JP6155389B2 - アモルファスシリコン膜の蒸着方法及び蒸着装置 - Google Patents

アモルファスシリコン膜の蒸着方法及び蒸着装置 Download PDF

Info

Publication number
JP6155389B2
JP6155389B2 JP2016521666A JP2016521666A JP6155389B2 JP 6155389 B2 JP6155389 B2 JP 6155389B2 JP 2016521666 A JP2016521666 A JP 2016521666A JP 2016521666 A JP2016521666 A JP 2016521666A JP 6155389 B2 JP6155389 B2 JP 6155389B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon film
gas
chamber
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016521666A
Other languages
English (en)
Other versions
JP2016539495A (ja
Inventor
シン，スン−ウ
キム，ハイ−ウォン
ドク ジョン，ウ
ドク ジョン，ウ
チョ，ソン−キル
ソク オ，ワン
ソク オ，ワン
ミン チェ，ホ
ミン チェ，ホ
ウ イ，クン
ウ イ，クン
Original Assignee
ユ−ジーン テクノロジー カンパニー．リミテッド
ユ−ジーン テクノロジー カンパニー．リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ−ジーン テクノロジー カンパニー．リミテッド, ユ−ジーン テクノロジー カンパニー．リミテッド filed Critical ユ−ジーン テクノロジー カンパニー．リミテッド
Publication of JP2016539495A publication Critical patent/JP2016539495A/ja
Application granted granted Critical
Publication of JP6155389B2 publication Critical patent/JP6155389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)

Description

本発明は，アモルファスシリコン膜を蒸着する方法及び装置に関するものであり，より詳しくは，雰囲気ガスを利用してアモルファスシリコン膜を蒸着する方法及び装置に関するものである。
アモルファスシリコンは，半導体集積回路装置のコンタクトホールまたはラインの埋め込みに使用されているが，最近では，半導体集積回路装置の微細化につれて，コンタクトホールまたはラインの埋め込み基準が益々厳しくなっている。
アモルファスシリコンで微細化されたコンタクトホールまたはラインを埋め込みする場合，アモルファスシリコンがコンタクトホール部分においてカバレッジが悪いか，または大きなボイド（void）が発生し得る。大きなボイドがコンタクトホールまたはライン内に発生すると，例えば，抵抗値の増加要因のうちの一つになり得る。また，表面粗さの精密度が悪いことも要因になり得る。
本発明の目的は，表面粗さの精度を改善できるアモルファスシリコン膜の蒸着方法及び蒸着装置を提供することにある。
本発明の他の目的は，コンタクトホールまたはラインなどの微細化に対応できるアモルファスシリコン膜の蒸着方法及び蒸着装置を提供することにある。
本発明のさらに別の目的は，次の詳細な説明と添付した図面からより明確になるはずである。
本発明の一実施形態によれば，チャンバの内部に基板をローディングした状態でソースガスと雰囲気ガスとを供給して，前記基板上にアモルファスシリコン膜を蒸着する。前記雰囲気ガスは，水素とヘリウムのうち，何れか一つ以上である。
前記ソースガスは，シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），ジクロロシラン（ＳｉＣｌ２Ｈ２）のうち，何れか一つ以上であってもよい。
前記ソースガスの流量は，０．５〜３００ｓｃｃｍであり，前記雰囲気ガスの流量は，１００〜２５０００ｓｃｃｍであってもよい。
前記蒸着工程は，１〜３００Ｔｏｒｒにおいて行うことができる。
前記蒸着工程は，２００〜８００℃において行うことができる。
本発明の一実施形態によれば，アモルファスシリコン膜の蒸着装置は，基板に対する工程が行われる内部空間を提供するチャンバと，前記チャンバ内に提供されて，前記基板を支持する基板支持部と，前記チャンバの一側に形成された導入部に連結され，前記導入部を介して前記チャンバの内部にソースガス及び雰囲気ガスをそれぞれ供給する第１及び第２供給ラインと，前記第１及び第２供給ラインにそれぞれ連結され，前記ソースガス及び前記雰囲気ガスが貯蔵された第１及び第２貯蔵タンクを含む。前記雰囲気ガスは，水素とヘリウムのうちの何れか一つである。
本発明の一実施形態によると，表面粗さの精度をさらに改善することができる。また，コンタクトホールまたはラインなどの微細化に対応することができる。
本発明の一実施形態によるアモルファスシリコン膜の蒸着装置を概略的に示す図である。 窒素ガスを雰囲気ガスとするアモルファスシリコン膜の蒸着結果を示すグラフである。 ヘリウムガスを雰囲気ガスとするアモルファスシリコン膜の蒸着結果を示すグラフである。 雰囲気ガスを窒素ガスとヘリウムガスとするアモルファスシリコン膜の蒸着率を蒸着温度に応じて比較したグラフである。 雰囲気ガスに応じる表面粗さを示すグラフである。
以下，本発明の好ましい実施形態を添付した図１乃至図５を参照して，より詳細に説明する。本発明の実施形態は様々な形に変形されてもよく，本発明の範囲が後述する実施形態に限定されると解釈してはならない。本実施形態は当該発明の属する技術分野における通常の知識を有する者に，本発明をより詳細に説明するために提供されるものである。よって，図面に示す各要素の形状はより明確に発明を強調するために誇張されている可能性がある。
一方，以下ではアモルファスシリコンは，単にアモルファスシリコンだけを意味する用語ではなく，アモルファスシリコン，以下で説明する表面粗さの精度を達成することができるアモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコン及び前記アモルファスシリコンと前記ナノ結晶シリコンとが混在したシリコンともを含む。
図１は，本発明の一実施形態によるアモルファスシリコン膜の蒸着装置を概略的に示す図である。一般に，化学気相蒸着は，気体状態のソースガスを供給して基板との化学的反応を誘導することによって，半導体基板上に薄膜を形成する工程である。
図１に示すように，チャンバ１１は，外部から遮断された内部空間を提供し，チャンバ１１の上部には，内部空間にソースガスを導入するための導入部１２が提供される。導入部１２には，主供給ライン１２ａと主供給ライン１２ａに連結した第１供給ライン１８ａ，及び第２供給ライン１９ａが連結される。第１供給ライン１８ａは，チャンバ１１の内部にソースガスを供給し，第２供給ライン１８ｂは，チャンバ１１の内部に雰囲気ガスを供給する。ソースガスは，シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），ジクロロシラン（ＳｉＣｌ２Ｈ２，ＤＣＳ）を含むシラン系ガスであってもよく，雰囲気ガスは，水素とヘリウムのうちのいずれか一つ以上である。ソースガスは，第１供給ライン１８ａに連結した第１貯蔵タンク１８ｄに貯蔵され，雰囲気ガスは，第２供給ライン１９ａに連結した第２貯蔵タンク１９ｄに貯蔵される。
また，第１供給ライン１８ａ上には，第１流量制御機１８ｂ及び第１バルブ１８ｃが設置され，第２供給ライン１９ａ上には，第２流量制御機１９ｂ及び第２バルブ１９ｃが設置される。一方，導入部１２により流入したガスは，チャンバ１１の内部に設置されたシャワーヘッド１３を介してチャンバ１１の内部に噴射される。
また，蒸着の対象になるウエハ１５は，ヒータ１４上に置かれ，ヒータ１４は，ヒータ支持台１６により支持された状態でウエハ１５を加熱して工程温度を生成する。蒸着が完了すると，チャンバ１１の内部の未反応ガス及び反応副産物は，真空ポート１７により排出する。真空ポート１７には，排出ライン１７ａ及び真空ポンプ１７ｂが連結され，チャンバ１１の内部の未反応ガス及び反応副産物を強制的に排出する。その他に，排出ライン１７ａ及び真空ポンプ１７ｂを利用して，チャンバ１１の内部の工程圧力を調節することができる。
このような方法によりウエハ１５上にソースガス及び雰囲気ガスをチャンバ１１の内部に供給し，ヒータ１４の熱分解により分解されたソースガスを介してウエハ１５上にアモルファスシリコン膜を蒸着する。一方，工程温度を調節するためのヒータ１４及び工程圧力を調節するための真空ポンプ１７ｂ，そしてソースガス及び雰囲気ガスの供給流量を調節するための第１及び第２流量制御機１８ｂ，１９ｂは，制御部２０を介して制御される。制御部２０は，チャンバ１１内部の工程温度を２００〜８００℃に調節し，チャンバ１１内部の工程圧力を１〜３００Ｔｏｒｒに調節する。また，制御部２０は，ソースガスの供給流量を０．５〜３００ｓｃｃｍに調節し，雰囲気ガスの供給流量を１００〜２５０００ｓｃｃｍに調節する。
上述のように，ウエハ１５は，チャンバ１１の内部にローディングされ，以後ソースガスと雰囲気ガスとをほぼ同時に供給して，ウエハ１５上にアモルファスシリコン膜が蒸着される。ソースガスは，シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），ジクロロシラン（ＳｉＣｌ２Ｈ２，ＤＣＳ）を含むシラン系ガスであってもよい。また，ウエハ１５は，上部面にシード層の形成された状態でチャンバ１１の内部にローディングされ，アモルファスシリコン膜を，シード層上に形成することができる。
図２は，窒素ガスを雰囲気ガスにするアモルファスシリコン膜の蒸着結果を示すグラフであり，５３０℃及び５４０℃にて１０００Åの厚さに蒸着した場合と，５５０℃及び５７０℃にて７５００Åの厚さに蒸着した場合，各アモルファスシリコン膜の表面粗さを示す（工程圧力＝２Ｔｏｒｒ，ソースガスは，ジシラン（Ｓｉ２Ｈ６））。図３は，ヘリウムガスを雰囲気ガスにするアモルファスシリコン膜の蒸着結果を示すグラフであり，５３０℃及び５４０℃にて１０００Åの厚さに蒸着した場合と，５５０℃及び５７０℃にて７５００Åの厚さに蒸着した場合，各アモルファスシリコン膜の表面粗さを示す。
図２に示すように，窒素ガスを雰囲気ガスにする場合，アモルファスシリコン膜の厚さが１０００Åであるとき，１ｎｍ以下であるが，アモルファスシリコン膜の厚さが７５００Åであるとき，２ｎｍ以上であることが分かる。すなわち，アモルファスシリコン膜の厚さが増加することによって，表面粗さが急激に増加することが分かる。これに対し，図３に示すように，ヘリウムガスを雰囲気ガスにする場合，アモルファスシリコン膜の厚さが１０００Åであるとき，１ｎｍ以下であり，アモルファスシリコン膜の厚さが７５００Åであるときにも，１ｎｍ以下であることが分かる。すなわち，アモルファスシリコン膜の厚さが増加するにもかかわらず，表面粗さを同等な水準で維持することが分かる。
一般に，バッチ式（batch type）蒸着装置は，図１に示した枚葉式（single type）蒸着装置に比べて改善された表面粗さを示し，表面粗さは，薄膜の厚さが増加することによって増加する。しかしながら，図３に示したように，ヘリウムガスを雰囲気ガスにする場合，アモルファスシリコン膜の表面粗さは，薄膜の厚さと関係なく同等な水準を示す。特に，アモルファスシリコン膜の厚さが７５００Åであるとき，表面粗さは，バッチ式蒸着装置と同等な水準の表面粗さを示す。
図４は，雰囲気ガスを窒素ガスとヘリウムガスにするアモルファスシリコン膜の蒸着率（Å／ｓｅｃ）を蒸着温度に応じて比較したグラフである。図４に示すように，蒸着温度が５３０℃であるとき，蒸着率は，１１．０７（雰囲気ガス＝窒素）と１１．１９（雰囲気ガス＝ヘリウム）で大きな差がないことが分かる。しかしながら，蒸着温度が増加することによって蒸着率の差は増加し，蒸着温度が５７０℃であるとき，蒸着率は，２６．４８（雰囲気ガス＝窒素）と３５．５１（雰囲気ガス＝ヘリウム）で３０％以上差があることが分かる。
結論的に，ヘリウムガスを雰囲気ガスにする場合，薄膜が厚さが増加（例えば，７５００Å）するとき，表面粗さが増加するのを防止することができ，枚葉式蒸着装置を利用してバッチ式蒸着装置と同等な水準の表面粗さを確保することができる。特に，高い温度（例えば，５４０℃以上）で蒸着率を大きく改善することができる。
図５は，雰囲気ガスに応じる表面粗さを示すグラフである。雰囲気ガスを窒素，アルゴン，ヘリウム，水素にし，ソースガスをジシラン（Ｓｉ２Ｈ６）にして，以下の表１と同じ条件でアモルファスシリコン膜を蒸着した。
Figure 0006155389
その結果，上述のように，ヘリウムは，窒素だけでなくアルゴンに比べて改善された表面粗さを示した。すなわち，窒素及びアルゴンは，０．３を超える表面粗さを示したが，ヘリウムは，０．３（ｎｍ）未満の表面粗さを示して１５％以上の表面粗さを改善できることが分かる。また，水素は，ヘリウムより改善された表面粗さを示し，蒸着率においてもヘリウム（０．７２Å）より高い数値（０．７６）を示した。
上述のアモルファスシリコン膜は，例えば，シリコン酸化膜またはシリコン窒化膜を含む層間絶縁膜中に形成されたコンタクトホールの埋め込みまたは層間絶縁膜中に形成されたライン，例えば，内部配線用の溝の埋め込みに有用である。特に，アモルファスシリコン膜の表面粗さが大きな場合，コンタクトホールの埋め込みのとき，大きなボイドが発生できることに対し，アモルファスシリコン膜の表面粗さが小さな場合，ボイドが小さくなるので，コンタクトホールの内部に埋め込まれたアモルファスシリコン膜の抵抗値の増大を抑制できる。
好ましい実施形態を介して本発明を詳細に説明したが，それとは異なる実施形態ないし実施例も可能である。よって，後述する特許請求の範囲の技術的思想と範囲は好ましい実施形態に限定されない。
本発明は多様な形態の半導体製造設備及び製造方法に応用される。

Claims (4)

  1. チャンバの内部に基板をローディングした状態でソースガスと雰囲気ガスとを供給して，前記基板上にアモルファスシリコン膜を蒸着し，
    前記雰囲気ガスは，水素とヘリウムのうち，何れか一つ以上であり，
    前記ソースガスは，シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），ジクロロシラン（ＳｉＣｌ２Ｈ２）のうち，何れか一つ以上であり，
    前記蒸着工程は，５３０〜５７０℃の工程温度において行われ，
    前記ソースガスの流量は，０．５〜３００ｓｃｃｍであり，
    前記雰囲気ガスの流量は，１００〜２５０００ｓｃｃｍであることを特徴とするアモルファスシリコン膜の蒸着方法。
  2. 蒸着されたアモルファスシリコン膜の表面粗さが１nm以下であることを特徴とする請求項１記載のアモルファスシリコン膜の蒸着方法。
  3. 前記蒸着工程は，１〜３００Ｔｏｒｒにおいて行われることを特徴とする請求項１又は２記載のアモルファスシリコン膜の蒸着方法。
  4. 基板に対する工程が行われる内部空間を提供するチャンバと，
    前記チャンバ内に提供されて，前記基板を支持する基板支持部と，
    前記チャンバの一側に形成された導入部に連結され，前記導入部を介して前記チャンバの内部にソースガス及び雰囲気ガスをそれぞれ供給する第１及び第２供給ラインと，
    前記第１及び第２供給ラインにそれぞれ連結され，前記ソースガス及び前記雰囲気ガスが貯蔵された第１及び第２貯蔵タンクを含み，
    前記ソースガスは，シラン（ＳｉＨ４），ジシラン（Ｓｉ２Ｈ６），ジクロロシラン（ＳｉＣｌ２Ｈ２）のうち，何れか一つ以上であり，
    工程温度を５３０〜５７０℃に調整するために前記基板支持部を制御すると共に，ソースガスの流量を０．５〜３００ｓｃｃｍに，雰囲気ガスの流量を１００〜２５０００ｓｃｃｍにそれぞれ調整するために前記第１及び第２供給ラインにそれぞれ設けられた第１，第２流量制御機を制御する制御部とを備え，
    前記雰囲気ガスは，水素とヘリウムのうちの何れか一つであることを特徴とするアモルファスシリコン膜の蒸着装置。
JP2016521666A 2013-10-21 2014-09-15 アモルファスシリコン膜の蒸着方法及び蒸着装置 Active JP6155389B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2013-0125075 2013-10-21
KR20130125075A KR101489306B1 (ko) 2013-10-21 2013-10-21 어모퍼스 실리콘막의 증착 방법 및 증착 장치
PCT/KR2014/008571 WO2015060541A1 (ko) 2013-10-21 2014-09-15 어모퍼스 실리콘막의 증착 방법 및 증착 장치

Publications (2)

Publication Number Publication Date
JP2016539495A JP2016539495A (ja) 2016-12-15
JP6155389B2 true JP6155389B2 (ja) 2017-06-28

Family

ID=52591279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016521666A Active JP6155389B2 (ja) 2013-10-21 2014-09-15 アモルファスシリコン膜の蒸着方法及び蒸着装置

Country Status (6)

Country Link
US (2) US9721798B2 (ja)
JP (1) JP6155389B2 (ja)
KR (1) KR101489306B1 (ja)
CN (1) CN105612603B (ja)
TW (1) TWI601842B (ja)
WO (1) WO2015060541A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2661320C1 (ru) * 2017-04-26 2018-07-13 Закрытое акционерное общество Научно-инженерный центр "ИНКОМСИСТЕМ" Способ гидрофобизации субстрата
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459163A (en) * 1981-03-11 1984-07-10 Chronar Corporation Amorphous semiconductor method
JPH0722130B2 (ja) * 1985-11-25 1995-03-08 松下電器産業株式会社 シリコン薄膜およびその作成方法
JPH01268064A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 多結晶シリコン薄膜の形成方法
JPH02138727A (ja) * 1988-11-18 1990-05-28 Matsushita Electric Ind Co Ltd 薄膜の形成方法
JP2775460B2 (ja) 1989-02-20 1998-07-16 三洋電機株式会社 非晶質太陽電池の製造方法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JP3303559B2 (ja) * 1994-10-19 2002-07-22 富士ゼロックス株式会社 転写材検知装置
JPH09129626A (ja) * 1995-11-01 1997-05-16 Sony Corp 薄膜形成方法
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
US6410090B1 (en) * 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6436488B1 (en) * 2000-06-12 2002-08-20 Agilent Technologies, Inc. Chemical vapor deposition method for amorphous silicon and resulting film
US6559052B2 (en) * 2000-07-07 2003-05-06 Applied Materials, Inc. Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures
US6459482B1 (en) * 2000-10-24 2002-10-01 Advanced Micro Devices, Inc. Grainless material for calibration sample
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
EP1284306B1 (en) * 2001-08-14 2011-08-03 JSR Corporation Silane composition, silicon film forming method and solar cell production method
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
US20080299747A1 (en) * 2007-05-30 2008-12-04 Asm Japan K.K. Method for forming amorphouse silicon film by plasma cvd
KR100906048B1 (ko) 2007-06-14 2009-07-03 주식회사 동부하이텍 Ｌｐｃｖｄ 장치 및 ｌｐｃｖｄ 장치를 이용한 폴리 실리콘증착 방법
KR100943426B1 (ko) * 2007-06-22 2010-02-19 주식회사 유진테크 박막 증착 방법 및 박막 증착 장치
WO2009009499A1 (en) * 2007-07-07 2009-01-15 Xunlight Corporation Hybrid chemical vapor deposition process combining hot-wire cvd and plasma-enhanced cvd
US20090065816A1 (en) * 2007-09-11 2009-03-12 Applied Materials, Inc. Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
US7955890B2 (en) * 2008-06-24 2011-06-07 Applied Materials, Inc. Methods for forming an amorphous silicon film in display devices
CN101996869A (zh) * 2009-08-31 2011-03-30 北大方正集团有限公司 多晶硅薄膜的制造方法及装置
US20110088760A1 (en) * 2009-10-20 2011-04-21 Applied Materials, Inc. Methods of forming an amorphous silicon layer for thin film solar cell application
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자

Also Published As

Publication number Publication date
US9721798B2 (en) 2017-08-01
US20170256410A1 (en) 2017-09-07
JP2016539495A (ja) 2016-12-15
CN105612603B (zh) 2019-05-03
WO2015060541A1 (ko) 2015-04-30
TWI601842B (zh) 2017-10-11
KR101489306B1 (ko) 2015-02-11
US20160211141A1 (en) 2016-07-21
TW201516175A (zh) 2015-05-01
CN105612603A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US11049716B2 (en) Gap fill using carbon-based films
US10658172B2 (en) Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
US10242866B2 (en) Selective deposition of silicon nitride on silicon oxide using catalytic control
JP5940199B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101189642B1 (ko) 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
US11107683B2 (en) Selective growth of metal-containing hardmask thin films
US20160329206A1 (en) Methods of modulating residual stress in thin films
US9127345B2 (en) Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
KR20130035913A (ko) 박막의 형성 방법 및 성막 장치
TW201329275A (zh) 金屬硬罩幕、其製造方法及氮化鈦硬罩幕之製造方法
KR20160059952A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
KR101217980B1 (ko) 순차 흐름 성막법을 이용한 텅스텐 성막 방법
CN113316835A (zh) 用于形成具有低漏电流的含硅硼膜的方法
KR20230150404A (ko) 비대칭 웨이퍼 보우 보상
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
JP6155389B2 (ja) アモルファスシリコン膜の蒸着方法及び蒸着装置
JP6925976B2 (ja) 熱ｃｖｄ中にリガンドを並行して流すことにより高アスペクト比トレンチを充填するプロセス
US20230032481A1 (en) Station-to-station control of backside bow compensation deposition
US20200144056A1 (en) Method of forming a cobalt layer on a substrate
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
KR20150083639A (ko) 하부막 전처리 방법 및 이를 이용한 박막 형성 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R150 Certificate of patent or registration of utility model

Ref document number: 6155389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250