JP2007073941A - 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 - Google Patents
非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 Download PDFInfo
- Publication number
- JP2007073941A JP2007073941A JP2006214703A JP2006214703A JP2007073941A JP 2007073941 A JP2007073941 A JP 2007073941A JP 2006214703 A JP2006214703 A JP 2006214703A JP 2006214703 A JP2006214703 A JP 2006214703A JP 2007073941 A JP2007073941 A JP 2007073941A
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal semiconductor
- semiconductor film
- chamber
- crystallizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Dram (AREA)
Abstract
【課題】基板を熱により損傷及び不純物により汚染させることなく、半導体膜の脱水素を容易に行うことを可能とする半導体膜の結晶化方法及び結晶化用被処理基板の製造装置を提供すること。
【解決手段】 基板上に非単結晶半導体膜を形成すること、前記非単結晶半導体膜表面に、フラッシュランプ光を照射すること及び加熱された不活性ガスを吹き付けることからなる群から選ばれた少なくとも一種の加熱処理により、前記非単結晶半導体膜を脱水素処理すること、前記非単結晶半導体膜上にキャップ膜を形成すること、及び前記キャップ膜を介して前記非単結晶半導体膜に最も小さい光強度の領域から周囲に向かって増加する光強度分布を有するレーザ光を照射し、前記非単結晶半導体膜の被照射領域を結晶化することを具備することを特徴とする。
【選択図】図1
【解決手段】 基板上に非単結晶半導体膜を形成すること、前記非単結晶半導体膜表面に、フラッシュランプ光を照射すること及び加熱された不活性ガスを吹き付けることからなる群から選ばれた少なくとも一種の加熱処理により、前記非単結晶半導体膜を脱水素処理すること、前記非単結晶半導体膜上にキャップ膜を形成すること、及び前記キャップ膜を介して前記非単結晶半導体膜に最も小さい光強度の領域から周囲に向かって増加する光強度分布を有するレーザ光を照射し、前記非単結晶半導体膜の被照射領域を結晶化することを具備することを特徴とする。
【選択図】図1
Description
本発明は、非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置に係り、特に大粒径の結晶を得るための非単結晶半導体層の結晶化方法及び結晶化用被処理基板の製造装置に関する。
従来、液晶表示装置などの表示装置のスイッチングトランジスタは、ガラス基板上に形成された非晶質半導体膜に形成されていた。IT市場の拡大により、取り扱う情報はデジタル化され、高速化されるため、表示装置も高画質化が要求されている。この要求を満足するため、例えば各画素を切換えるスイッチングトランジスタや駆動回路部のトランジスタは、多結晶半導体膜領域に形成されたものが開発されており、それにより、高画質化や小型化が可能となっている。
ガラス基板上に形成された非晶質シリコン層を結晶化する手段としては、エキシマレーザアニール法(ELA法)が知られている。しかしながら、このELA法により得られた結晶の粒径は、0.1μm程度であり、この結晶化された領域に薄膜トランジスタ(TFT)を形成した場合、1個の薄膜トランジスタのチャネル領域に多数の結晶粒界が含まれることになり、この薄膜トランジスタの特性は、移動度が200cm2 /Vs、オン・オフ電流比が107程度と、単結晶Siに形成したMOSトランジスタの特性と比較すると大幅に劣ってしまう。
本出願人は、先に、非晶質シリコン層にレーザ光を照射することにより、少なくとも1個のTFTを形成できる程度の大きな結晶粒を形成できる製造技術を開発した。このように単一の結晶粒に形成されたTFTは、結晶粒界によるTFT特性のバラツキなどの悪影響がなくなり、TFTの特性が大幅に改善される。さらに、このように単一の結晶粒に形成されたTFTは、高性能のプロセッサ、メモリ、センサなどの機能素子を形成することができる。このような非晶質シリコン膜の結晶化方法としては、例えば、非特許文献1及び非特許文献2に記載された方法がある。
非特許文献1には、SiO2膜やSiON/SiO2積層膜からなる キャップ膜を介して非晶質シリコン膜に800mJ/cm2 フルエンスの位相変調したレーザ光を照射することにより、非晶質シリコン膜に平行な方向に結晶粒をラテラル成長させ、非晶質シリコン膜を結晶化する方法が記載されている。
また、非特許文献2には、基板加熱下でSiO2 キャップ膜を介して非晶質シリコン膜に、ホモジナイズし、位相変調したレーザ光を照射することにより、非晶質シリコン膜をラテラル方向に結晶成長させる方法が記載されている。
更に、特許文献1には、非単結晶半導体膜のレーザ光入射面上に、少なくともSiOx膜とSiON膜とを設け、複数の断面逆三角形状のパターンの光強度分布を有するレーザ光を照射することにより非単結晶半導体膜を結晶化する方法が記載されている。
以上のように、上記各文献に記載の方法では、SiOx膜とSiON膜等からなるキャップ膜を介して非晶質シリコン膜にレーザ光を照射して大粒径の結晶化領域の形成を可能にしている。それは、上記キャップ膜は、レーザー光を吸収するとともに、その蓄熱効果によって、結晶粒の成長を促進させるからである。
上記キャップ膜は、大粒径の結晶化領域を形成するのに大きな効果がある。しかしながら、結晶化工程の前工程である脱水素工程を、上記キャップ膜を形成した後、例えばフラッシュランプアニール装置により実行した場合、非単結晶半導体膜のほぼ全域にアブレーションした領域が存在していた。
アブレーションした領域の非単結晶半導体膜は、特性が悪く、その後結晶化した領域にTFTを形成することが困難であるという問題がある。
本発明者は、このアブレーションの発生について詳細に検討した結果、アブレーションは次の理由により発生することが判った。即ち、非単結晶半導体膜、例えば非晶質シリコン膜は、プラズマCVD法により成膜されるため、数%の水素を含んでいる。このような水素を含む非晶質シリコン膜をレーザ光の照射により結晶化すると、非晶質シリコン膜がアブレーションするという重大な問題が生ずる。従って、結晶化工程の前工程において、脱水素工程を実行している。
上記特許文献1に記載の方法では、非単結晶半導体膜のレーザ光入射面上にキャップ膜としての絶縁層を形成した後、例えば570℃、2時間の条件で熱処理を行うことにより、非単結晶半導体膜に含まれる水素を除去する脱水素処理を行っている。しかし、キャップ膜の存在下で脱水素処理を行うと、キャップ膜の存在のため水素が抜けにくいために、被処理面全面に渉って十分な脱水素処理が実施されていないということが判った。
また、キャップ膜の存在下にて充分な脱水素処理を実施するためには、高温雰囲気中で、長時間の熱処理が必要となることが判った。このような高温、長時間の熱処理は、基板としてガラスを用いる液晶表示装置の製造プロセスに、適用することが困難であるという問題がある。
また、非単結晶半導体膜形成後にキャップ膜を連続成膜しないと、非単結晶半導体膜が不純物により汚染されるという問題が生ずるため、キャップ膜成膜後に脱水素工程を実施している。
W.Yeh and M.Matsumura Jpn.Appl.Phys.Vol.41(2002)1909. 2002年秋季第63回応用物理学会学術講演会予稿集2,p779,26a-G-2.平松雅人他 特開2005−39259 本発明は、上記事情の下になされたもので、半導体膜が熱により損傷したり、不純物により汚染させることなく、非単結晶半導体膜の脱水素をアブレーションさせることなく行うことを可能とする半導体膜の結晶化方法及び結晶化用被処理基板の製造装置を提供することを目的とする。
W.Yeh and M.Matsumura Jpn.Appl.Phys.Vol.41(2002)1909. 2002年秋季第63回応用物理学会学術講演会予稿集2,p779,26a-G-2.平松雅人他
上記課題を解決するため、本発明の第1の態様は、基板上に非単結晶半導体膜を形成すること、前記非単結晶半導体膜表面に、フラッシュランプ光を照射すること及び加熱された不活性ガスを吹き付けることからなる群から選ばれた少なくとも一種の加熱処理により、前記非単結晶半導体膜を脱水素処理すること、前記非単結晶半導体膜上にキャップ膜を形成すること、及び前記キャップ膜を介して前記非単結晶半導体膜に最も小さい光強度の領域から周囲に向かって増加する光強度分布を有するレーザ光を照射し、前記非単結晶半導体膜の被照射領域を結晶化することを具備することを特徴とする非単結晶半導体膜の結晶化方法を提供する。
本発明の第1の態様に係る半導体膜の結晶化方法において、非単結晶半導体膜形成工程から前記脱水素処理する工程までの前記基板の移動が、大気に開放することなく行われることが望ましい。
脱水素処理に用いられるフラッシュランプとして、キセノンフラッシュランプを用いることができる。また、脱水素処理に用いられる高温不活性ガスの吹き付けを、アルゴンプラズマジェットを高速スキャンする、もしくは加熱炉で加熱された600〜700℃の窒素ガスを吹き付けることにより行うことができる。この加熱処理は、真空中もしくは不活性ガス雰囲気で行われることが望ましい。
キャップ膜は、レーザ光の波長に対して吸収特性を示す膜を含むものとすることができる。また、キャップ膜は、SiO2膜、SiOx膜、SiON膜、SiN膜、及びこれらの2層以上の積層膜からなる群から選ばれた絶縁膜とすることができる。キャップ膜は、40〜500nmの膜厚を有することが望ましい。
非単結晶半導体膜の結晶化に使用されるレーザ光は、複数の断面逆三角形状パターンを有する光強度分布のレーザ光であることが望ましい。非単結晶半導体膜は、30ないし200nmの膜厚を有することが望ましい。
本発明の第1の態様に係る半導体膜の結晶化方法は、非単結晶半導体膜の形成前に、前記基板上に下地保護膜を形成する工程を更に具備する構成とすることができる。この場合、下地保護膜は、SiO2膜、SiOx膜、SiON膜、SiN膜、及びこれらの2層以上の積層膜からなる群から選ばれた絶縁膜とすることができる。下地保護膜は、100nm〜800nmの膜厚を有することが望ましい。
本発明の第2の態様は、気密容器からなる共通室と、この共通室にロードロック機構を介して設けられた気密容器からなる非単結晶半導体膜を成膜するための非単結晶半導体膜成膜室と、前記共通室にロードロック機構を介して設けられた前記非単結晶半導体膜を脱水素処理するための気密容器からなる脱水素処理室と、前記共通室にロードロック機構を介して設けられたキャップ膜及び下地絶縁膜を含む絶縁膜を成膜するための気密容器からなる成膜室とを具備することを特徴とする結晶化用被処理基板の製造装置を提供する。
このような本発明の第2の態様に係る半導体膜の結晶化装置は、非単結晶半導体膜成膜室、脱水素処理室、及び絶縁膜成膜室を、共通室を中心に放射状に配置する構成とすることができる。
この場合、脱水素処理室は、フラッシュランプ光照射手段及び高温不活性ガス吹き付け手段からなる群から選ばれた少なくとも1種の加熱処理手段を具備するものとすることができる。
本発明によると、半導体膜が熱により損傷したり、不純物により汚染させることなく、半導体膜の脱水素を容易に行うことを可能とする半導体膜の結晶化方法及び結晶化装置を提供することができる。
以下、本発明を実施するための最良の形態について説明する。
本発明の第1の態様に係る半導体膜の結晶化方法は、非単結晶半導体膜表面に所定の加熱処理を施すことにより、非単結晶半導体膜を脱水素処理し、次いで非単結晶半導体膜上にキャップ膜を形成し、その後、このキャップ膜を介して非単結晶半導体膜にレーザ光を照射し、非単結晶半導体膜の被照射領域を結晶化することを特徴とする。脱水素処理のための加熱は、フラッシュランプ光を照射すること又は高温不活性ガスを吹き付けることにより行うことができる。
このような半導体膜の結晶化方法において、非単結晶半導体膜を形成する工程から脱水素処理する工程への基板の移動は、大気に開放することなく行うことが望ましい。大気中での基板の移動の際に、不純物が混入する場合があるからである。
脱水素処理に用いられるフラッシュランプとして、キセノンフラッシュランプを用いることができる。また、脱水素処理に用いられる高温不活性ガスの吹き付けを、アルゴンプラズマジェットを高速スキャンすること、もしくは加熱炉で加熱された高温の窒素ガスを吹き付けることにより行うことができる。
キャップ膜は、レーザ光の波長に対して吸収特性を示す膜を含むものとすることができる。また、キャップ膜は、SiO2膜、SiOx膜、SiON膜、SiN膜、及びこれらの2層以上の積層膜からなる群から選ばれた絶縁膜とすることができる。
本発明の第1の態様に係る半導体膜の結晶化方法は、基板上に下地保護膜を形成する工程を更に具備することができる。この場合、下地保護膜は、SiO2膜、SiOx膜、SiON膜、SiN膜、及びこれらの2層以上の積層膜からなる群から選ばれた絶縁膜とすることができる。
非単結晶半導体膜の結晶化に使用されるレーザ光は、複数の断面逆三角形状パターンを有する光強度分布のレーザ光であることが望ましい。
本発明の第2の態様に係る結晶化用被処理基板の製造装置は、気密容器からなる共通室と、この共通室にロードロック機構を介して設けられた気密容器からなる非単結晶半導体膜を成膜するための非単結晶半導体膜成膜室と、前記共通室にロードロック機構を介して設けられた前記非単結晶半導体膜を脱水素処理するための気密容器からなる脱水素処理室と、前記共通室にロードロック機構を介して設けられたキャップ膜及び下地絶縁膜を含む絶縁膜を成膜するための気密容器からなる成膜室とを具備することを特徴とする。
このような結晶化用被処理基板の製造装置は、非単結晶半導体膜成膜室、脱水素処理室、及び絶縁膜成膜室を、共通室を中心に放射状に配置する構成とすることができる。
この場合、脱水素処理室は、フラッシュランプ光照射手段及び高温不活性ガス吹き付け手段からなる群から選ばれた少なくとも1種の加熱処理手段を具備するものとすることができる。
本発明によると、半導体膜が熱により損傷したり、不純物により汚染させることなく、半導体膜の脱水素を容易に行うことを可能とする半導体膜の結晶化方法及び結晶化装置が提供される。
以下、本発明の実施形態について説明する。
本発明の一実施形態は、非単結晶半導体膜の脱水素工程後にキャップ膜の成膜を可能にした、品質管理された結晶化プロセスである。この結晶化プロセスでは、結晶化工程の前工程である非単結晶半導体膜の脱水素工程は、被処理基板である非単結晶半導体膜を形成した後、非単結晶半導体膜表面を大気に晒すことなく真空雰囲気中にて、非単結晶半導体膜表面に対し実施される。脱水素工程が終了した後、大気に晒すことなく真空雰囲気中にて非単結晶半導体膜上にキャップ膜を成膜することにより、非単結晶半導体膜の脱水素をアブレーションさせることなく行うことが可能である。
次に、この実施形態の詳細を図面を参照して具体的に説明する。各図において同一部分には同一符号を付与し、その詳細な説明を省略する。
図1は、本発明の第1の実施形態に係る非単結晶半導体膜の結晶化方法を工程順に説明するための断面図である。
まず、図1(a)に示すような被処理基板1を準備する。被処理基板1は、金属板、絶縁体または半導体からなる基体、例えばガラス基板2の上に、下地保護膜3及び非単結晶半導体膜4を順次大気に晒すことなく積層してなる構造体である。
下地保護膜3としては、例えば窒化シリコン(SiN)膜、酸化シリコン(SiO2)膜、光吸収特性を有するSiOX膜等を用いることができる。ここで、SiOX膜は、xが2以下のSiリッチな酸化膜である。SiN膜とSiO2膜、SiN膜とSiOx膜との積層構造としても良い。これらの膜は、CVD(例えば,プラズマ化学気相成長法や低圧化学気相成長法など)やスパッタ法を用いて成膜することができる。下地保護膜3の膜厚は、例えば100nm〜800nm程度であるのが好ましい。
このような下地保護膜3は、ガラス基板2からの不純物からの汚染防止、拡散防止と共に、後の工程におけるレーザ光の照射による結晶化の際に、その断熱性による蓄熱効果により、冷却(降温)速度を遅らせ、より大きな結晶成長を促進する働きをも有している。
下地保護膜3は、例えばプラズマCVD法によりガラス基板2の全面に形成し、そのまま残しておいても,パターニングによって部分的に残しておいても良い。ここでは,ガラス基板2の全面にそのまま残した場合について説明する。
下地保護膜3上に形成される非単結晶半導体膜4は、結晶化の対象となる膜であり、例えば、30ないし200nm程度の膜厚に形成される。非単結晶半導体膜4は、例えばSi膜、Si1−xGex膜、またはSi1−x−yGexCy膜などである。これら非単結晶半導体膜4は、CVD(例えば,プラズマ化学気相成長法や低圧化学気相成長法など)やスパッタ法を用いて成膜される。この非単結晶半導体膜4は、下地保護膜3の全面に、または,パターニングによって下地保護膜3の一部に形成してもよい。ここでは,非単結晶半導体膜4が、下地保護膜3の全面に形成されている。
次に、形成された非単結晶半導体膜4が大気に晒されることなく連続して、図1(b)に示すように、非単結晶半導体膜4の脱水素工程を実施する。脱水素は、フラッシュランプ光を照射する法及び高温不活性ガスを吹き付ける法からなる群から選ばれた少なくとも一種の加熱処理法により実施することができる。フラッシュランプ光を照射する法及び高温不活性ガスを吹き付ける法などによる脱水素工程は、比較的急速な瞬時に加熱する処理法である。さらに、この脱水素工程の特徴は、非単結晶半導体膜4表面に直接、膜が無い状態で実施することである。従って、低温による脱水素プロセスを可能にする。低温による脱水素プロセスが可能になることにより、薄膜トランジスタの製造工程を低温化することが可能となる。薄膜トランジスタの製造工程を低温化することは、表示装置例えば液晶表示装置の材料、例えばガラス基板をプラスチック基板に置換することを可能にする。
この実施形態では、図1(b)に示すように、被処理基板1の非単結晶半導体膜4に、図2に示すような脱水素装置19例えばフラッシュランプアニール装置により光5を照射し、非単結晶半導体膜4の脱水素処理を行う。このようにフラッシュランプアニール装置により光5を照射すると、フラッシュランプ光は、非単結晶半導体膜4により吸収され、熱伝導係数の低い下地保護膜3及びガラス基板には熱が伝導しないために基板加熱をしなくても効率よく非単結晶半導体膜4のみを加熱することができ、更に非単結晶半導体膜4の上には、膜がないため、水素脱離を短時間で容易に行うことができ、また後述する結晶化工程においてアブレーションも起こりにくい。
フラッシュランプとしては、キセノン(Xe)ランプや微量のハロゲン化金属や水銀等の金属を含むXeランプが、紫外から可視光領域に光強度を有するために好適である。フラッシュランプのパルス半値幅としては、0.1〜10ms程度のものを用いるとよい。更に、例えば2ms以上のパルス幅の広いものを用いる方が、非単結晶半導体膜4の加熱時間を長くすることができるため、水素の脱離には好適である。また、加熱時間がミリ秒オーダーと短くても、水素脱離に十分な高温加熱(500℃乃至1000℃)を達成することができる。
フラッシュランプアニールとしては、非単結晶半導体膜4の表面にキャップ膜が形成されていないため真空中もしくは窒素ガス等の不活性ガス雰囲気で行うことが望ましい。このようなプロセスを可能にする結晶化用被処理基板の製造装置としては、特に、後述するような、共通室にそれぞれロードロック機構を介して下地保護膜成膜室、非単結晶半導体膜成膜室及びキャップ膜成膜室を備えるクラスターツール型の装置に付属させて構成することができる。このような結晶化用被処理基板の製造装置では、少なくとも下地保護膜の成膜、非単結晶半導体膜の成膜、脱水素、及びキャップ膜の成膜を、被処理基板を大気に曝すことなく共通室を介して各処理室に移送する枚様式装置で行うことが望ましい。
このフラッシュランプアニールにより脱水素工程を実行するためのフラッシュランプアニール装置は、図2に示すように、被処理基板12が例えば底部に搬入される気密容器11と、この容器11の天井部に透光板15を介在して設けられたフラッシュランプ例えば複数本の棒状のキセノンフラッシュランプ13とを備えている。キセノンフラッシュランプ13の上方気密容器11内には、上方に放射されたランプ光を被処理基板12方向に反射させるために、リフレクタ14が配置されている。キセノンフラッシュランプ13の光は、例えば石英等の紫外線から可視領域の光の透過性を有する透光板15を通過して被処理基板12に照射される。
なお、キセノンフラッシュランプ13の光路には、光の均一性を高めるために、上記透光板15の例えば入射光側に光拡散板16を配置してもよい。また、被処理基板12を支持するプレート17に加熱手段を配置して予備加熱(例えば250〜550℃)を行うようにしてもよい。キセノンフラッシュランプ照射による加熱処理は、ランプ長を長くすることと、複数のランプを用いることにより一括して広い面積の加熱を達成できるが、更に、キセノンフラッシュランプの照射を照射領域が重なるようにして複数回の照射により所望の領域全体を加熱するようにしてもよい。一括して広い面積の加熱が可能であるため、水素脱離のむらの発生が抑制できることから、レーザーアニール時のむらの発生も抑制することができる。
キセノンフラッシュランプ13は、その内部にキセノンガスが封入され、その両端にコンデンサーに接続された陽極及び陰極が配置されたガラス管であり、駆動電源回路のコンデンサーに蓄えられた電気がガラス管内に流れ、その時に生ずるジュール熱でキセノンガスが加熱されて、光が放出される。
このようなフラッシュランプによる照射は、照射エネルギ密度と予備加熱温度を調整することにより、非単結晶半導体膜4をパルス幅が0.1乃至10ms程度のランプ光を1発又は複数発照射することによる短時間の加熱で脱水素を達成する。
なお、非単結晶半導体膜4の脱水素処理は、フラッシュランプアニールによるだけでなく、液晶表示装置の製造技術の分野においてRTA(Rapid Thermal Annealing)と呼ばれている、加熱炉と加熱配管を用いて高温(例えば、600〜700℃)に加熱された窒素ガスを吹き付けることにより、例えば非単結晶半導体膜4を例えば1分〜数分程度の短時間で加熱したり、アルゴンガス等の熱プラズマを微細領域に高密度化させたプラズマジェットを高速スキャンさせることで非単結晶半導体膜4を短時間加熱する方法によっても行うことができる。なお、このように高温の不活性ガスを吹き付けたとしても、処理時間が短いためにガラス基板2が損傷することはない。
アルゴンガス等の熱プラズマ加熱ではスキャン速度を変えることによって高温加熱(500℃乃至1000℃)を達成することができるとともに、水素脱離むらも発生しにくい。もちろん、加熱したガスを照射する場合、急激な温度上昇を緩和するために予備加熱をするようにしてもよい。
次いで、水素脱離(脱水素)処理された非単結晶半導体膜4の上に、図1(c)に示すように、キャップ膜6を形成する。キャップ膜6としては、絶縁膜、例えばSiO2膜、SiOx膜、SiON膜、SiN膜、又はこれらの積層膜を用いることが出来、その膜厚は、40〜500nmが好ましく、例えば約300nmである。
キャップ膜6は、非単結晶半導体膜4表面の外部からの汚染防止、パーティクル汚染防止と共に、その断熱性による蓄熱効果を呈する。キャップ膜6は、被処理基板28が、結晶化のためのパルスレーザ光を受光したときその受光領域の非単結晶半導体膜が溶融する。パルスレーザ光による照射後、溶融領域の温度が降温しようとするが、キャップ膜6の蓄熱効果により非単結晶半導体膜4の被照射領域がゆっくりと冷却されるため、固液界面がゆっくり移動し、より大きな結晶粒の成長を得ることができる。なお、結晶粒径拡大の効果を得るためには、キャップ膜6としてSiOx膜やSiON膜を用いるのが好ましい。このようにして結晶化用被処理基板1が形成される。表面にキャップ膜6が形成された被処理基板1は、図3に示す結晶化装置20に搬入される。
次に、結晶化工程を実行する。図1(d)に示すように、キャップ膜6の表面の予め定められた位置に位置合わせして、所定のレーザ光強度分布を有するエキシマパルスレーザ光8を照射する。ここでは,このようなレーザ光の照射は、予め被処理基板1に設けられた位置合わせマークに従って照射位置が設定される。
結晶化工程は、例えば図3に示すレーザ結晶化装置を用いて行われる。図3において、エキシマレーザ21から出射されたパルスレーザ光21aの光路には、レーザ光21aのエネルギ密度 (図4に示す極小値J1、極大値J2)を制御するためのアッテネータ22、及びレーザ光の断面内光強度を均一化するホモジナイズ光学系23が順次配設されている。このホモジナイズ光学系23の出射側には、90度反射鏡24を介して、ホモジナイズ光学系23の出射側には、光学変調素子として石英基板表面に直線状の段差加工を施した位相シフタ26が配置されている。
位相シフタ26の出射側には、等倍もしくは縮小する投影(結像)レンズ25が配置されている。投影レンズ25の出射側の焦点位置には、ステージ27の上に設けられる被処理基板1が載置されている。このステージ27は、X方向、Y方向、θ回転並びにZ方向に移動可能であり、被処理基板1を位相シフタ26に対して相対的に水平方向にシフトさせることができる。
このようなレーザ結晶化装置20を用いたレーザ照射においては、レーザ光21aが位相シフタ26を通ることにより、レーザ光のエネルギ密度は、図4に示すように、最小光強度J1と最大光強度J2間を三角形状に変化するレーザ光強度分布31に位相変調される。レーザ光強度分布31は、断面逆三角形状パターンを有する光強度分布のレーザ光である。レーザ光強度分布31は、最も小さい光強度の領域から周囲に向かって増加する光強度分布である。この場合、光強度の極小値が横方向成長条件の臨界値j1を越えていて且つ非溶融温度であり、光強度の極大値が半導体膜4の蒸発臨界値j2以下で且つ溶融温度であることが望ましい。これら臨界値であるj1、j2の値は,主に半導体膜4のレーザ光に対する吸収係数と膜厚によって決定される。
このようなパルスレーザ光8の照射によって、半導体膜4の照射領域は溶融し、レーザ光による照射が遮断されたとき、溶融領域は降温する。この降温過程は、図4の光強度分布に応じて固液界面が移動し降温するが、下地保護膜3とキャップ膜6の蓄熱機能により、降温速度が大きく緩和され、極小値J1位置から極大値J2方向に横方向の結晶成長が行われる。この結果、半導体膜4の照射領域7は結晶化される。
以上のように、本発明の第1の 実施形態に係る半導体膜の結晶化方法によると、キャップ膜6を形成する前の非単結晶半導体膜4に対し、図2に示すような複数本の棒状のキセノンフラッシュランプ13を備えるフラッシュランプ装置を用いて急速加熱による脱水素処理を行っているため、処理時間は極めて短時間であり、アブレーションが生ずることなく、かつ、ガラス基板2の損傷なしに、効果的な脱水素処理を行うことができた。
次に、本発明の第2の実施形態に係る結晶化用被処理基板の製造装置について説明する。
図5は、本発明の第2の実施形態に係る、クラスターツール型の枚様式結晶化用被処理基板製造装置40を示す。この結晶化用被処理基板製造装置の基本構造は、気密容器からなる搬送室(共通室)41と、この搬送室(共通室)41にロードロック機構42Aを介して設けられた気密容器からなる下地保護膜を成膜するための下地保護膜成膜室43と、上記搬送室(共通室)41にロードロック機構42Bを介して設けられた気密容器からなる非単結晶半導体膜を成膜するための非単結晶半導体膜成膜室44と、上記搬送室(共通室)41にロードロック機構42Cを介して設けられた気密容器からなる前記非単結晶半導体膜を脱水素処理するための脱水素処理室45と、上記搬送室(共通室)41にロードロック機構42Fを介して設けられた気密容器からなるキャップ膜成膜室48と、上記搬送室(共通室)41にロードロック機構42Dを介して設けられた気密容器からなる上記被処理ガラス基板1を搬入するためのローダ室46と、上記搬送室(共通室)41にロードロック機構42Eを介して設けられた気密容器からなる上記ガラス基板1を搬出するためのアンローダ室47と、からなる。さらに、ローダ室46には、キャリア(図示せず)に収納された次に処理される被処理ガラス基板1を受け入れるためのロードロック機構42Gが設けられている。さらに、アンローダ室47には、表面にキャップ膜6が形成された処理済みの被処理基板1を搬出するためのロードロック機構42Hが設けられている。このようにしてクラスタツール構造の結晶化用被処理基板の製造装置40が構成されている。
下地保護膜成膜室43は、この実施形態では、SiO2膜のプラズマCVDを行う成膜室であり、下地保護膜3としてのSiO2膜を成膜する。なお、図5では、キャップ膜6を成膜するための成膜室48が独立に設けられているが、下地保護膜成膜室とキャップ膜成膜室の両方を兼ねる絶縁膜成膜室43において、下地保護膜3及びキャップ膜6を成膜してもよい。
図5に示すように、結晶化用被処理基板の製造装置40は、搬送室(共通室)41を中心に、それぞれロードロック機構42A〜42Fを介して下地保護膜成膜室43、非単結晶半導体膜成膜室44、脱水素処理室45、キャップ膜成膜室48、ローダ室46、及びアンローダ室47が放射状に配置されており、各室43〜47には、排気ポンプが接続され、各所望する処理や被処理基板1の搬入・搬出が実行できる圧力に調整されるように構成されている。
各工程を実行することは、被処理基板1が搬送室(共通室)41を介して次の工程の室に移動することである。被処理基板1が搬送室(共通室)41は、各処理の室より僅かに陽圧に設定されコンタミネーションが発生しないように調整される。被処理基板1は、被処理基板1が搬送室(共通室)41が陽圧に設定されたのちに、処理室を出入りする。
次に、図5を参照して結晶化用被処理基板の製造方法を説明する。図5に示す装置40において、最初にローダー室46に搬入されたガラス基板2は、搬送室41を経由して下地保護膜成膜室43に搬送される。下地保護膜成膜室43に搬送されたガラス基板2上には、下地保護膜3例えばSiOX膜がプラズマCVD法により成膜される。下地保護膜3が成膜されたガラス基板2は、次いで、搬送室41に戻された後、非単結晶半導体膜成膜室44に搬送される。非単結晶半導体膜成膜室44に搬送された基板2は、下地保護膜3上に非単結晶半導体膜4、例えば非晶質シリコン膜がプラズマCVD法により成膜され、被処理基板1が得られる。
非単結晶半導体膜4が成膜された被処理基板1は、次に、搬送室41に戻された後、脱水素処理室45に搬送される。脱水素処理室45に搬送された被処理基板1は、例えば図2に示す脱水素装置19によりフラッシュランプアニールプロセスにより脱水素処理される。脱水素処理された被処理基板1は、更に搬送室41に戻された後、キャップ膜成膜室48に搬送される。キャップ膜成膜室48に搬送された被処理基板1上には、キャップ膜6例えばSiOX膜が成膜される。キャップ膜6が成膜された基板1は、搬送室41を経由してアンローダー室47に戻された後、最後に、別途配置された図3に示すレーザ結晶化装置20に搬送され、そこで非単結晶半導体膜の結晶化が行われる。
このような半導体膜の形成装置において、下地保護膜成膜室43における下地保護膜3の形成からキャップ膜成膜室48におけるキャップ膜6の形成に到るプロセスは、被処理基板1が大気にさらされることなく気密に保持されている。従って、キャップ膜6が形成される前の非晶質シリコン基板が露出した状態で脱水素工程を実施しても、非晶質シリコン基板に異物が付着するのを回避することができる。
このように、特に、非単結晶半導体膜を形成する工程から脱水素処理する工程までの基板1の処理及び移動が大気に開放することなく行われているため、脱水素処理室45における脱水素処理の際に、従来の方法のようにキャップ膜が存在しなくても、大気から混入した不純物により非単結晶半導体膜4が汚染されることがない。
なお、図5に示す例では、搬送室41を中心に各成膜室及び処理室が放射状に配置された実施例について説明したが、本発明はこれに限らず、中心に搬送室41を設けずに、被処理基板が順次隣接する各成膜室と処理室の間を直接移送される構成とし、それらの間に必要に応じて搬送室を設けてもよい。また、各成膜室及び処理室をロードロック機構を介して直線状に配置してもよい。さらにまた、直線状に設けられた搬送室の左右側端縁に、ロードロック機構を介して各成膜室及び各処理室を設けてもよい。また、もちろん、レーザ光を照射する結晶化室を併設するようにしてもよいことは言うまでも無い。
加熱工程の雰囲気としては、真空中もしくは不活性ガスからなる雰囲気で行うことが望ましい。しかし、このような手法に本発明は限定されることはない。
以上説明したように、上記実施形態によれば、キャップ膜を形成する前の非単結晶半導体膜に対し、急速加熱処理による脱水素処理を行っているため、アブレーションが生ずることなく、かつ、基板の損傷なしに、効果的な脱水素処理を行うことができる。また、非単結晶半導体膜の成膜から脱水素処理までの経路を気密に保持することにより、キャップ膜がなくても不純物による汚染なしに脱水素処理を行うことができる。
1・・・被処理基板、2・・・ガラス基板、3・・・下地保護膜、4・・・非単結晶半導体膜、5・・・レーザ光、6・・・キャップ膜、7・・・結晶化領域、11・・・気密容器、12・・・被処理基板、13・・・キセノンフラッシュランプ、14・・・リフレクタ、15・・・透光板、16・・・光拡散板、17・・・プレート、19・・・脱水素装置、21・・・エキシマレーザ、21a・・・レーザ光、22・・・アッテネータ、23・・・ホモジナイズ光学系、24・・・90度反射鏡、25・・・投影レンズ、26・・・位相シフタ、27・・・ステージ、28・・・被処理基板、31・・・レーザ光強度分布、40・・・結晶化用被処理基板製造装置、41・・・・搬送室、42A,42B,42C,42D、42E,42F,42G,42H・・・ロードロック機構、43・・下地保護膜成膜室、44・・・非単結晶半導体膜成膜室、45・・・脱水素処理室、46・・・ローダ室、47・・・アンローダ室、48・・・キャップ膜成膜室。
Claims (17)
- 基板上に非単結晶半導体膜を形成すること、
前記非単結晶半導体膜表面に、フラッシュランプ光を照射すること及び加熱された不活性ガスを吹き付けることからなる群から選ばれた少なくとも一種の加熱処理により、前記非単結晶半導体膜を脱水素処理すること、
前記非単結晶半導体膜上にキャップ膜を形成すること、及び
前記キャップ膜を介して前記非単結晶半導体膜に最も小さい光強度の領域から周囲に向かって増加する光強度分布を有するレーザ光を照射し、前記非単結晶半導体膜の被照射領域を結晶化すること
を具備することを特徴とする非単結晶半導体膜の結晶化方法。 - 前記非単結晶半導体膜形成工程から前記脱水素処理する工程までの前記基板の移動が、大気に開放することなく行われることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記フラッシュランプは、キセノンフラッシュランプであることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記不活性ガスの吹き付けは、アルゴンプラズマジェットを高速スキャンする、もしくは加熱炉で加熱された600〜700℃の窒素ガスを吹き付けることにより行われることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記加熱処理は、真空中もしくは不活性ガス雰囲気で行われることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記キャップ膜は、前記レーザ光の波長に対して吸収特性を示す膜であることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記キャップ膜は、SiO2膜、SiOx膜、SiON膜、SiN膜、及びこれらの2層以上の積層膜からなる群から選ばれた絶縁膜であることを特徴とする請求項6に記載の非単結晶半導体膜の結晶化方法。
- 前記キャップ膜は、40〜500nmの膜厚を有することを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記レーザ光は、複数の断面逆三角形状パターンを有する光強度分布のレーザ光であることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記非単結晶半導体膜は、Si膜、Si1−xGex膜、及びSi1−x−yGexCy膜からなる群から選ばれた膜であることを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記非単結晶半導体膜は、30ないし200nmの膜厚を有することを特徴とする請求項11に記載の非単結晶半導体膜の結晶化方法。
- 前記非単結晶半導体膜の形成前に、前記基板上に下地保護膜を形成することを含むことを特徴とする請求項1に記載の非単結晶半導体膜の結晶化方法。
- 前記下地保護膜は、SiN膜、SiO2膜、SiOX(xは2以下の数)膜、SiN膜とSiO2膜の積層構造、及びSiN膜とSiOx膜の積層構造であることを特徴とする請求項12に記載の非単結晶半導体膜の結晶化方法。
- 前記下地保護膜は、100nm〜800nmの膜厚を有することを特徴とする請求項12に記載の非単結晶半導体膜の結晶化方法。
- 気密容器からなる共通室と、
この共通室にロードロック機構を介して設けられた気密容器からなる非単結晶半導体膜を成膜するための非単結晶半導体膜成膜室と、
前記共通室にロードロック機構を介して設けられた前記非単結晶半導体膜を脱水素処理するための気密容器からなる脱水素処理室と、
前記共通室にロードロック機構を介して設けられたキャップ膜及び下地絶縁膜を含む絶縁膜を成膜するための気密容器からなる成膜室と
を具備することを特徴とする結晶化用被処理基板の製造装置。 - 前記脱水素処理室は、フラッシュランプ光照射手段及び高温不活性ガス吹き付け手段からなる群から選ばれた少なくとも1種の加熱処理手段を具備することを特徴とする請求項15に記載の結晶化用被処理基板の製造装置。
- 前記成膜室は、SiO2膜、SiOx膜、SiON膜、及びSiN膜からなる郡から選ばれた少なくとも1層からなる絶縁膜を成膜するプラズマCVD室であることを特徴とする請求項15に記載の結晶化用被処理基板の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214703A JP2007073941A (ja) | 2005-08-11 | 2006-08-07 | 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005233366 | 2005-08-11 | ||
JP2006214703A JP2007073941A (ja) | 2005-08-11 | 2006-08-07 | 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073941A true JP2007073941A (ja) | 2007-03-22 |
Family
ID=37935089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214703A Abandoned JP2007073941A (ja) | 2005-08-11 | 2006-08-07 | 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073941A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060810A (ja) * | 2009-09-07 | 2011-03-24 | Hiroshima Univ | 半導体製造装置および半導体の製造方法 |
US7998841B2 (en) | 2008-03-25 | 2011-08-16 | Advanced Lcd Technologies Development Center Co., Ltd. | Method for dehydrogenation treatment and method for forming crystalline silicon film |
-
2006
- 2006-08-07 JP JP2006214703A patent/JP2007073941A/ja not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7998841B2 (en) | 2008-03-25 | 2011-08-16 | Advanced Lcd Technologies Development Center Co., Ltd. | Method for dehydrogenation treatment and method for forming crystalline silicon film |
JP2011060810A (ja) * | 2009-09-07 | 2011-03-24 | Hiroshima Univ | 半導体製造装置および半導体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
KR100490497B1 (ko) | 박막 반도체 장치의 제조 방법 | |
JP5467238B2 (ja) | 半導体の熱処理方法 | |
JP5690828B2 (ja) | パルストレインアニール法を使用する薄膜の固相再結晶化の方法 | |
US7407873B2 (en) | Method of manufacturing semiconductor device | |
US20060186415A1 (en) | Thin film semiconductor device, method of manufacturing the same, and display | |
JP2004158795A (ja) | 半導体装置の作製方法及びレーザ照射装置 | |
CN106783536B (zh) | 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法 | |
JP2007324425A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
KR100753432B1 (ko) | 다결정 실리콘 및 그의 결정화 방법 | |
JP2002203861A (ja) | 半導体装置、液晶表示装置、el表示装置、半導体薄膜の製造方法および半導体装置の製造方法 | |
JP2005142567A (ja) | ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法 | |
JP2007317991A (ja) | 半導体装置の製造方法並びに薄膜トランジスタ | |
JP2011165717A (ja) | 表示装置及び表示装置の製造方法 | |
JP4937546B2 (ja) | 半導体装置の製造方法および表示装置 | |
KR20120086303A (ko) | 레이저 빔으로 비결정질 반도체 층의 결정화하기 위한 방법 및 장치 | |
JP2007073941A (ja) | 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置 | |
CN103745916A (zh) | 定义多晶硅生长方向的方法 | |
US20060183303A1 (en) | Crystallized semiconductor device, method for producing same and crystallization apparatus | |
KR101734386B1 (ko) | 박막 증착장치 및 기판처리방법 | |
US20070037366A1 (en) | Method of crystallizing amorphous semiconductor film | |
JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
JP2003168646A (ja) | 半導体装置の製造方法 | |
TWI801418B (zh) | 處理目標材料之方法 | |
JP2006066902A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20091222 |