CN109037238B - 阵列基板及阵列基板的制作方法 - Google Patents

阵列基板及阵列基板的制作方法 Download PDF

Info

Publication number
CN109037238B
CN109037238B CN201810828697.XA CN201810828697A CN109037238B CN 109037238 B CN109037238 B CN 109037238B CN 201810828697 A CN201810828697 A CN 201810828697A CN 109037238 B CN109037238 B CN 109037238B
Authority
CN
China
Prior art keywords
layer
photoresist
drain electrode
electrode
pattern unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810828697.XA
Other languages
English (en)
Other versions
CN109037238A (zh
Inventor
朱茂霞
徐洪远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201810828697.XA priority Critical patent/CN109037238B/zh
Publication of CN109037238A publication Critical patent/CN109037238A/zh
Application granted granted Critical
Publication of CN109037238B publication Critical patent/CN109037238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及阵列基板的制作方法。阵列基板的制作方法包括提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；形成覆盖栅极图案单元的钝化层；在钝化层上形成光阻层；将漏极暴露；进行高灰化处理；进行除绒处理；进行植绒处理；在光阻层、钝化层及漏极上形成像素电极层并与所述漏极连接；将光阻层去除。以此使钝化层上方无掉落的绒状光阻，从而减少光罩数量，提高制程稳定性和光学品质。

Description

阵列基板及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及阵列基板的制作方法。
背景技术
液晶显示器(liquid crystal displays，LCDs)是一种被广泛应用的平板显示器，主要是通过液晶开关调制背光源光场强度来实现画面显示。阵列基板(Thin FilmTransistor，TFT)制作过程一般采用五道光罩(5mask)，过多的光罩次数会增加制程成本，同时也会增大生产节拍时间，使生产效率大大降低。为了达到缩减光罩数量的目的，很多公司纷纷发展四道光罩(4mask)技术，将有源半导体层和源极、漏极用一道半色调(half-tone，HTM)或灰色调(gray tone，GTM)光罩同时形成。HTM或GTM光罩可以使光阻得到两种不同的膜厚，这两种膜厚分别可以用来定义有源半导体层和源极、漏极的图案。
为了进一步缩减光罩数量，透明导电层(indium tin oxide，ITO)采用剥离制程可以将ITO层和钝化层用一张光罩同时形成，从而使总光罩数量减小至三张(3mask)。但传统的3mask制程多数只针对TN模式，ITO并不形成断裂图形，或者ITO形成断裂图形，但因ITO只能沉积于挖洞处，使所有ITO层(包括像素区)都处在凹槽中，ITO横向电场减弱，影响液晶显示效果，形成色差。随着技术的发展，改进后的3mask技术将钝化层及ITO层用一张HTM或GTM光罩形成，使像素区的ITO既能形成断裂图形，又能覆盖在钝化层上方，形成与4mask完全一样的结构。3mask技术难点在于光阻被ITO覆盖后难以被剥离，剥离效果差，效率低。通过植绒的方法可以解决此问题，高强度的灰化处理可在光阻表面形成绒状，利用绒毛结构高低起伏(约0.2um)的表面特征，可使覆盖在其表面的薄膜ITO断裂，从而利用剥离液接触，提高剥离效率，但植绒的技术难点在于高强度的灰化处理后会提前形成绒状物于钝化层上方(即掉绒问题)，钝化层上方绒状光阻无法用水、剥离液、风枪去除，对制程稳定性及光学品质造成影响。
发明内容
本发明主要解决的技术问题是提供一种阵列基板及阵列基板的制作方法，以实现光罩数量少、像素电极层形成断裂图案、光阻易剥离且不会掉绒的目的。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，所述方法包括：
提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；
形成覆盖所述栅极图案单元的钝化层；
在所述钝化层上形成光阻层；
将所述漏极暴露；
进行高灰化处理；
进行除绒处理；
进行植绒处理；
在所述光阻层、所述钝化层及所述漏极上形成像素电极层并与所述漏极连接；
及将所述光阻层去除。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，所述阵列基板通过上述方法制成。
本发明的有益效果是：区别于现有技术的情况，本发明通过对覆盖栅极图案单元的钝化层上的光阻进行植绒、除绒、再植绒处理，并在光阻层、钝化层、漏极上方形成像素电极层，以使像素电极层形成断裂图案，再将光阻层去除，以此实现在阵列基板的制作时使用光罩数量少、光阻易剥离且不会掉绒的目的。
附图说明
图1a-图1h是本发明阵列基板的工艺流程示意图；
图2是本发明阵列基板的制作方法的流程示意图；
图3是本发明阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参阅图1a至图1h，是本发明阵列基板的工艺流程示意图。其中，如图1a所示在基板10上设置金属层及在所述金属层上设置栅极绝缘层，利用第一道光罩工艺形成栅极11的图案，所述第一道光罩为普通光罩，首先在基板10上沉积一层金属层即栅极层，再在所述金属层上沉积一层绝缘层即栅极绝缘层，然后经过曝光显影刻蚀后形成图案，其中基板10为玻璃基板或其他材质制成的基板。
在栅极绝缘层20上设置半导体层及在所述半导体层上设置金属层，以利用第二道光罩工艺形成有源半导体层30、源极40、漏极41的图案，所述第二道光罩为半色调光罩或灰色调光罩，首先在上述栅极绝缘层20上方沉积半导体层即有源半导体层及金属层即源极、漏极，然后通过采用半色调光罩或灰色调光罩对其进行曝光、显影、刻蚀形成半导体有源层30、源漏极图案40、41。
在上述基板上沉积钝化层50，利用第三道光罩工艺定义像素电极图案，进行蚀刻以及光阻制绒，然后沉积像素电极(ITO)60，ITO采用剥离制程可以将ITO层60和钝化层50用同一光罩同时形成；所述第三道光罩为半色调光罩和普通光罩。
通过蚀刻处理或直接光阻剥离，形成像素电极图案。
请参阅图1a，在基板10上设置一层栅极绝缘层20。所述栅极层为薄膜晶体管金属栅极，经曝光显影刻蚀后形成栅极11。在所述栅极11上形成覆盖所述栅极11的栅极绝缘层20。
所述栅极绝缘层20上方覆盖一层有源半导体层30，在所述有源半导体层30上设置源极40、漏极41；所述源极、所述漏极、所述有源半导体层用同一道半色调或灰色调光罩同时形成。半色调或灰色调光罩可以使光阻得到两种不同的膜厚，用这两种不同的膜厚分别定义有源半导体层30和源极、漏极层40、41的图案。
在所述源极、所述漏极上沉积一层钝化层50。
请参阅图1b，定义有源半导体层30和源极40、漏极41图案的两种不同膜厚的光阻70、71分别位于钝化层50上方，在本实施例中，光阻70的厚度大于光阻71的厚度。在其他实施中，也可能是光阻71的厚度大于光阻70的厚度，具体根据需要进行设置，只要使得设置在钝化层50上的光阻的厚度不同即可。
请参阅图1c，对钝化层50进行干蚀刻处理，对漏极41上方的钝化层50进行蚀刻挖洞，将被覆盖的漏极41暴露出来，以使其方便与像素电极连接。
请参阅图1d及图1e，进行高灰化处理以降低生产节拍时间，但高灰化处理使得光阻70、71上生成绒状物72，低灰化处理可去除绒状物但同时使光阻70及71的厚度减薄。在通过低灰化处理进行去除绒状物时减薄了光阻70、71的厚度，因对应漏极41位置处的钝化层50被蚀刻挖掉，造成其上方延伸出来的光阻70及71上产生的绒状物掉落在暴露出来的漏极41上，会对制程稳定性及光学品质造成影响。
请继续参阅图1e，进行低灰化处理，去除掉落在所述漏极41上的光阻绒状物72及光阻70及71上生成的绒状物，并在此过程中减薄了所述光阻70、71的厚度。
请参阅图1f，进行灰化处理，灰化处理过程中对所述光阻70、71进行植绒，使其上方生成绒状物73。
请参阅图1g，沉积一层ITO 60于光阻70及71上方，因为光阻70及71上方生成的绒状物结构高低起伏，覆盖在光阻70及71上方的绒状物使所述ITO 60断裂，从而在光阻70及71上方形成断裂图案。
请参阅图1h，在形成断裂图案的像素电极60后使用剥离液接触，便可去除剩余的光阻70及71，从而在钝化层50上形成需要的像素电极60的图案，并使像素电极60与暴露出来的漏极41电性连接，提高了光阻的剥离效率。
请参阅图2，是本发明阵列基板的制作方法的流程示意图。所述方法包括：
步骤S1：提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层。具体地，所述有源半导体层设置在所述栅极绝缘层上方，所述源极、漏极设置于所述有源半导体上方。
步骤S2：形成覆盖所述栅极图案单元的钝化层。具体地，在上述栅极图案单元上沉积钝化层，其沉积方式可以采用现有技术中的任何沉积方式。
步骤S3：在所述钝化层上形成光阻层。涂布光阻，利用普通光罩工艺曝光、显影来定义像素电极图案。
步骤S4：将所述漏极暴露。对所述钝化层及光阻进行干蚀刻处理挖洞，将被覆盖的漏极暴露出来，以便与像素电极电性相连。
步骤S5：进行高灰化处理。对光阻进行高灰化处理，降低其生产节拍时间，低灰化处理可去除绒状物并使光阻减薄。此时进行低灰化处理以进行去绒处理并减薄光阻厚度，所述光阻在低灰化处理的过程中产生了一种光阻绒状物，因钝化层对应漏极41的部分被蚀刻挖掉，使得漏极上方延伸出来的光阻上产生的绒状物掉落在暴露出来的漏极上。
步骤S6：进行除绒处理。进行低灰化处理，去除掉落在所述漏极及光阻上的光阻绒状物，并在此过程中减薄所述光阻的厚度。
步骤S7：进行植绒处理。进行灰化处理，对所述光阻进行植绒，使其上方生成绒状物。
步骤S8：在所述光阻层、所述钝化层及所述漏极上形成像素电极层。沉积一层像素电极层60于光阻上方，因为光阻上方生成的绒状物结构高低起伏，覆盖在光阻上方的绒状物使所述ITO断裂，在光阻上方形成断裂图案。
步骤S9：将所述光阻层去除。用剥离液接触，去除光阻，使在钝化层上形成需要的像素电极的图案，并使像素电极与暴露出来的漏极电性连接，提高剥离效率。
请参阅图3，是本发明的阵列基板的结构示意图。所述阵列基板包括栅极11、覆盖所述栅极11的栅极绝缘层20、设置在所述栅极绝缘层20上的有源半导体层30、设置在所述有源半导体层30上且位于所述栅极11对应位置两侧的漏极41及源极40、覆盖所述源极40、有源半导体层30及栅极绝缘层20的钝化层50(所述钝化层50未覆盖所述漏极41以将所述漏极41暴露出来)、及设置在所述钝化层50上的像素电极层60，所述像素电极层60与所述暴露的漏极41电性连接。
其中，所述栅极11利用第一道光罩(普通光罩)工艺形成栅极图案，所述有源半导体层30、源极40、漏极41用同一光罩(半色调光罩或灰色调光罩)同时形成，所述钝化层50与所述像素电极层60用同一光罩(半色调光罩或普通光罩)同时形成。
在本实施例中，所述阵列基板只描述了部分相关功能层，其他功能层与现有技术中的阵列基板的功能层相同在此不再赘述。
所述阵列基板的制作方法通过对覆盖栅极图案单元的钝化层上的光阻进行植绒、除绒、再植绒处理，并在光阻层、钝化层、漏极上方形成像素电极层，以使像素电极层形成断裂图案，再将光阻层去除，以此实现在阵列基板的制作时使用光罩数量少、光阻易剥离且不会掉绒的目的。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；
形成覆盖所述栅极图案单元的钝化层；
在所述钝化层上形成光阻层；
将所述漏极暴露；
进行高灰化处理，对所述栅极图案单元及设置在所述栅极图案单元上的钝化层及光阻层进行高灰化处理，以降低生产节拍时间；
进行除绒处理，对所述栅极图案单元及设置在所述栅极图案单元上的钝化层及光阻层进行高灰化处理后通过低灰化处理削减所述光阻层上的薄区域以暴露所述钝化层及减薄所述光阻层上的厚区域，以进行除绒处理；
进行植绒处理，通过灰化处理使所述光阻层上形成绒状物，以进行植绒处理；
在所述光阻层、所述钝化层及所述漏极上形成像素电极层并与所述漏极连接；
及将所述光阻层去除。
2.根据权利要求1所述的制作方法，其特征在于，所述提供栅极图案单元，包括：
提供基板；
在所述基板上形成栅极；
形成覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上形成所述有源半导体层；及
在所述有源半导体层上且位于所述栅极的两侧分别形成所述源极及所述漏极。
3.根据权利要求2所述的制作方法，其特征在于，所述有源半导体层、所述漏极及所述源极通过半色调光罩或灰色调光罩同时形成。
4.根据权利要求1所述的制作方法，其特征在于，所述在所述钝化层上形成光阻层，包括：
采用半色调光罩或灰色调光罩并通过半曝光形成具有薄区域及厚区域的光阻层，且所述光阻层上对应所述栅极图案单元的漏极处通过曝光显影去除。
5.根据权利要求1所述的制作方法，其特征在于，所述将所述漏极暴露，包括：
将所述钝化层上对应所述栅极图案单元的漏极处通过干蚀刻去除。
6.根据权利要求1所述的制作方法，其特征在于，将所述光阻层去除，包括：
通过光阻剥离液去除光阻。
7.一种阵列基板，其特征在于，所述阵列基板通过如权利要求1至6任一项所述的制作方法制成。
CN201810828697.XA 2018-07-25 2018-07-25 阵列基板及阵列基板的制作方法 Active CN109037238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810828697.XA CN109037238B (zh) 2018-07-25 2018-07-25 阵列基板及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810828697.XA CN109037238B (zh) 2018-07-25 2018-07-25 阵列基板及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN109037238A CN109037238A (zh) 2018-12-18
CN109037238B true CN109037238B (zh) 2020-10-02

Family

ID=64645280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810828697.XA Active CN109037238B (zh) 2018-07-25 2018-07-25 阵列基板及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN109037238B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782493B (zh) * 2021-08-24 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法及阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630640A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN106783885A (zh) * 2017-01-03 2017-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630640A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN106783885A (zh) * 2017-01-03 2017-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法

Also Published As

Publication number Publication date
CN109037238A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
JP5804538B2 (ja) フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP5503996B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US8040452B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
CN107086181B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US6972820B2 (en) Method of manufacturing array substrate for liquid crystal display device
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP6293905B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
CN108538855B (zh) 一种阵列基板的制作方法
CN113488517B (zh) 显示面板的制作方法及光罩
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
KR20160101211A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US7125756B2 (en) Method for fabricating liquid crystal display device
CN109037238B (zh) 阵列基板及阵列基板的制作方法
JP3706043B2 (ja) 液晶用マトリクス基板の製造方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
CN102637698B (zh) 一种阵列基板及其制备方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR100707024B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN111725134A (zh) 一种阵列基板及其制造方法
CN110993625B (zh) 阵列基板及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210630

Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000

Patentee after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: TCL China Star Optoelectronics Technology Co.,Ltd.