JP6293905B2 - Tft−lcdアレイ基板の製造方法、液晶パネル、液晶表示装置。 - Google Patents

Tft−lcdアレイ基板の製造方法、液晶パネル、液晶表示装置。

Info

Publication number
JP6293905B2
JP6293905B2 JP2016543289A JP2016543289A JP6293905B2 JP 6293905 B2 JP6293905 B2 JP 6293905B2 JP 2016543289 A JP2016543289 A JP 2016543289A JP 2016543289 A JP2016543289 A JP 2016543289A JP 6293905 B2 JP6293905 B2 JP 6293905B2
Authority
JP
Japan
Prior art keywords
photoresist
thin film
tft
amorphous silicon
electrode metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016543289A
Other languages
English (en)
Other versions
JP2016533530A (ja
Inventor
柴立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2016533530A publication Critical patent/JP2016533530A/ja
Application granted granted Critical
Publication of JP6293905B2 publication Critical patent/JP6293905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、薄膜トランジスタ液晶表示装置(Thin Film Transistor Liquid Crystal Display,TFT−LCD)に関し、特にTFT−LCDアレイ基板の製造方法、液晶パネル、液晶表示装置に関する。
情報社会の発展にともない、人々のパネル表示装置に対するニーズも急速に高まっている。TFT−LCDは体積が小さく、低パワーで、電磁波の放射がないなどの長所を具え、目下のパネル表示装置の市場において、主導的な地位を得ている。だが、各メーカーの間では熾烈な競争が展開されており、TFT−LCDメーカーにとって表示技術の品質向上し、歩留まりの向上、製造コストの低下こそが、過酷な競争に生き残るための重要な保証となっている。
従来の技術によるTFT−LCDアレイ基板の製造方法は、4マスク工程と、5マスク工程を主流としている。その内5マスク工程は、ゲートマスク、活性領域マスク、ソース・ドレインマスク、バイアホールマスク、ピクセルマスクの工程を含む。それぞれのマスク工程のステップは、蒸着による成膜工程、エッチング工程(ドライエッチングとウエットエッチングを含む)、剥離工程を含み、成膜→露光→エッチング→剥離と工程を5回循環させる。
4マスク工程は、5マスク工程を基礎とし、グレイトーンマスク、又はハーフトーンマスク、又はシングルスリットマスクを利用した工程であって、活性領域マスクとソース・ドレインマスクの工程を併合して一つのマスク工程とし、かつエッチング工程を介して本来の活性領域マスクとソース・ドレインマスクの工程の効能を得る。即ち、1回のマスク工程で2回のマスク工程の効果を達成する。
然しながら、4マスク工程であろうと、5マスク工程であろうと、製造するTFT−LCDアレイ基板は、ITOフォトマスクによって形成されるITOパターンのパターン間隔は、最小2.25umであって、これ以上狭くなると、露光位置(即ちパターン間隔の位置)に対応するITO電極パターンが、露光の後からエッチングできずブレイクするという問題が発生する。しかも、既存のレイアウト、現有する製造方法では、ITO電極パターンの間隔を更に狭めることは難しい。よって、ITO電極パターンにおけるパターン間隔を縮小してTFT−LCDアレイ基板の透過率を高めることは難しい。
この発明は、電極パターンのパターン間隔を効率よく縮小し、TFT−LCDアレイ基板の透過率を高め、かつ製造コストを低下させるTFT−LCDアレイ基板の製造方法、液晶パネル、液晶表示装置を提供することを課題とする。
そこで、本発明者は従来の技術に見られ前述のる欠点に鑑み鋭意研究を重ねた結果、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成するa)のステップと、
該a)のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、TFTエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してTFTエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させるb)のステップと、
4回のドライエッチングによって、該b)のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させるc)のステップと、
3回のウエットエッチングで該ステップb)と該ステップc)で露出させた導電薄膜を除去するd)のステップと、
除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続するe)のステップと、を含むTFT−LCDアレイ基板と、係るTFT−LCDアレイ基板を用いた
液晶パネル、液晶表示装置によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
以下この発明について説明する。請求項1に記載するTFT−LCDアレイ基板の製造方法は、a)のステップにおいて、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成し、
b)のステップにおいて、該a)のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、TFTエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してTFTエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させ、
c)のステップにおいて、4回のドライエッチングによって、該b)のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させ、
d)のステップにおいて、3回のウエットエッチングで該ステップb)と該ステップc)で露出させた導電薄膜を除去し、
e)のステップにおいて、除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続する。
請求項2に記載するTFT−LCDアレイ基板の製造方法は、請求項1におけるa)のステップが、ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第1回目のウエットエッチングと剥離によってゲートを形成するa1)のステップと、
該a1)のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁層と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ露光と現像と第1回目のウエットエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とを形成するa2)のステップと、
該a2)のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ露光と現像と第2回目のドライエッチングと剥離とを行ってソースとドレインとを形成するa3)のステップと、
該a3)のステップを完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第3回目のドライエッチングと剥離とを行って該ドレインとの上方に位置する不動態化層バイアホールを形成するa4)のステップと、をさらに含む。
請求項3に記載するTFT−LCDアレイ基板の製造方法は、請求項1におけるa)のステップが、ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第1回目のウエットエッチングと剥離によってゲートを形成するa1)のステップと、
該a1)のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜と、ソース・ドレイン電極金属膜を形成し、かつ露光と現像と第2回目のウエットエッチングと第3回目のウエットエッチングと第2回目のドライエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とソースとドレインとを形成するa3)のステップと、
該a2)のステップを完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第3回目のドライエッチングと剥離とを行って該ドレインとの上方に位置する不動態化層バイアホールを形成するa4)のステップと、をさらに含む。
請求項4に記載するTFT−LCDアレイ基板の製造方法は請求項2におけるa1)のステップが、洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ該ゲート電極金属膜上にフォトレジストを塗布するa11)のステップと、
該a11)のステップで該ゲート電極金属膜に塗布した該フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるa12)のステップと、
該a12)のステップで露出させた該ゲート電極金属膜に第1回目のウエットエッチングを行って除去するa13)のステップと、
ゲートを形成する位置のフォトレジストを剥離してゲートを形成するa14)のステップと、をさらに含む。
請求項5に記載するTFT−LCDアレイ基板の製造方法は、請求項3におけるa1)のステップが、洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ該ゲート電極金属膜上にフォトレジストを塗布するa11)のステップと、
該a11)のステップで該ゲート電極金属膜に塗布した該フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるa12)のステップと、
該a12)のステップで露出させた該ゲート電極金属膜に第1回目のウエットエッチングを行って除去するa13)のステップと、
ゲートを形成する位置のフォトレジストを剥離してゲートを形成するa14)のステップと、をさらに含む。
請求項6に記載するTFT−LCDアレイ基板の製造方法は、請求項2におけるa2)のステップが、該a1)のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ該アモルファスシリコン混合薄膜にフォトレジストを塗布するa21のステップと、
該a21)のステップで該アモルファスシリコン混合薄膜に塗布した該フォトレジストに露光と現像を行い、画素エリアの該アモルファスシリコン混合薄膜を露出させるa22)のステップと、
第1回目のドライエッチングで、画素エリアの露出した該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜とを除去するa23)のステップと、
TFTエリアのフォトレジストを剥離してゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層を形成するa24のステップと、さらに含む。
請求項7に記載するTFT−LCDアレイ基板の製造方法は、請求項2におけるa2)のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布するa31)のステップと、
該a31)のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の該ソース・ドレイン電極金属膜と画素エリアの該ソース・ドレイン電極金属膜を露出させるa32)のステップと、
第2回目のウエットエッチングと剥離とを行って該a32)のステップで露出した該ソース・ドレイン電極金属膜を除去するa33)のステップと、
第2回目のドライエッチングで、形成する溝内の該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするa34)のステップと、
TFTエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するa35)のステップと、をさらに含む。
請求項8に記載するTFT−LCDアレイ基板の製造方法は、請求項6におけるa3)のステップが、該a2)のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布するa31)のステップと、
該a31)のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の該ソース・ドレイン電極金属膜と画素エリアの該ソース・ドレイン電極金属膜を露出させるa32)のステップと、
第2回目のウエットエッチングと剥離とを行って露出した該ソース・ドレイン電極金属膜を除去するa33)のステップと、
第2回目のウエットエッチングと剥離とを行って該a32のステップで露出した該ソース・ドレイン電極金属膜を除去するa33)のステップと、
第2回目のドライエッチングで、形成する溝内の該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするa34)のステップと、
TFTエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するa35)のステップと、をさらに含む。
請求項9に記載するTFT−LCDアレイ基板の製造方法は、請求項3におけるa3)のステップが、該a1)のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とソース・ドレイン電極金属膜を形成し、かつ該ソース・ドレイン電極金属膜にフォトレジストを塗布するa31)のステップと、
該a31)のステップで該ソース・ドレイン電極金属膜に塗布した該フォトレジストに露光と現像を行い、溝を形成する位置以外の一部フォトレジストを除去し、かつ画素エリアのフォトレジストを全て除去して該画素エリアの該ソース・ドレイン電極金属膜を露出させるa32)のステップと、
該a32)のステップで露出させたソース・ドレイン電極金属膜に第2回目のウエットエッチングを行うa33)のステップと、
第1回目のドライエッチングを行い、該a32)のステップで形成する該溝の位置の残余のフォトレジストを除去して、形成する該溝の位置の該ソース・ドレイン電極金属膜を露出させるa34)のステップと、
第3回目のウエットエッチングを行い、該a34)のステップにおいて露出した該ソース・ドレイン電極金属膜を除去し該、該溝を形成する位置のアモルファスシリコン混合薄膜を露出させるs35)のステップと、
第2回目のドライエッチングを行い、該S35)のステップにおいて露出した該アモルファスシリコン混合薄膜と、その下層の該アモルファスシリコン薄膜の一部を除去して、形成する該溝がアモルファスシリコン層に深く入るようにするs36)のステップと、
TFTエリアの該溝を形成する位置以外のフォトレジストを除去し、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成される活性層と、ソース及びドレインと、を形成するa37)のステップと、をさらに含む。
請求項10に記載するTFT−LCDアレイ基板の製造方法は、請求項2におけるa4)のステップが、該a3)のステップを完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ該不動態化層薄膜上にフォトレジストを塗布するa41)のステップと、
該a41)のステップで該不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるa42)のステップと、
第3回目のドライエッチングを行って該a42のステップで露出させた該不動態化層薄膜を除去するa43)のステップと、
該不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、該不動態化層バイアホールを形成するa44)のステップと、をさらに含む。
請求項11に記載するTFT−LCDアレイ基板の製造方法は、請求項3におけるa4)のステップが、該a3)のステップを完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ該不動態化層薄膜上にフォトレジストを塗布するa41)のステップと、
該a41)のステップで該不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるa42)のステップと、
第3回目のドライエッチングを行って該a42のステップで露出させた該不動態化層薄膜を除去するa43)のステップと、
該不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、該不動態化層バイアホールを形成するa44)のステップと、をさらに含む。
請求項12に記載する液晶パネルは、TFT−LCDアレイ基板と、該TFT−LCDアレイ基板に対応して設けるカラーフィルタ基板と、該TFT−LCDアレイ基板と該カラーフィルタ基板との間に挟まれる液晶層とを含んでなり、かつ該TFT−LCDアレイ基板が請求項1に記載する製造法で製造されたTFT−LCDアレイ基板である。
請求項13に記載する液晶表示装置は、液晶パネルと、該液晶パネルに対向して設け、かつ該液晶パネルに画像を表示するための光源を提供するバックライトモジュールとを含んでなり、かつ該液晶パネルが請求項12に記載する液晶パネルである。
この発明の実施例のTFT−LCDアレイ基板の正面図である。 この発明の実施例のTFT−LCDアレイ基板の側面図である。 この発明の実施例のTFT−LCDアレイ基板の製造方法を示したフローチャートである。 実施例における画素エリアに形成されるITO電極パターン形成の過程を示した説明図である。 実施例における画素エリアに形成されるITO電極パターン形成の過程を示した他の説明図である。 実施例における画素エリアに形成されるITO電極パターン形成の過程を示したその他の説明図である。 実施例における画素エリアに形成されるITO電極パターン形成の過程を示したその他の説明図である。 実施例における画素エリアに形成されるITO電極パターン形成の過程を示したその他の説明図である。 図1に開示するTFT−LCDアレイ基板を用いた液晶表示装置の構造を示した説明図である。
この発明はこの発明のTFT−LCDアレイ基板は、図面に開示する画素と画素にデータを書き込み制御するTFT(Thin Film Transistor、薄膜電界効果トランジスタ)とによって構成され、この発明は両者に対する製造方法を改善するものであって、即ち、電極パターンのパターン間隔を効率よく縮小し、TFT−LCDアレイ基板の透過率を高め、かつ製造コストを低下させるTFT−LCDアレイ基板の製造方法、液晶パネル、液晶表示装置を提供するものであって、該TFT−LCDアレイ基板の製造方法は、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成するa)のステップと、
該a)のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、TFTエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してTFTエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させるb)のステップと、
4回のドライエッチングによって、該b)のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させるc)のステップと、
3回のウエットエッチングで該ステップb)と該ステップc)で露出させた導電薄膜を除去するd)のステップと、
除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続するe)のステップと、を含んでなり、液晶パネルと液晶装置は、係る製造方法によるTFT−LCDアレイ基板を用いる。
係るTFT−LCDアレイ基板の製造方法、液晶パネル、液晶表示装置の特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
図1は、この発明の実施例によるTFT−LCDアレイ基板の正面図である。但し、図1には一つの画素と一つのTFTのみを開示する、TFT−LCDアレイ基板は、図1に開示する画素とTFTをアレイ状に配置してなることは、理解できることである。図2はこの発明の実施例によるTFT−LCDの側面図である。
図1、2に開示するように、この発明によるTFT−LCDアレイ基板は、画像を表示する画素10と、画素10にデータを書き込み制御するTFT20とを含んでなる。その内、画素10の存在する領域を画素エリアと称し、TFT20の存在する領域をTFTエリアと称する。具体的に言えば、TFT20はガラス基板21上に順に積層したゲート22、ゲート絶縁層23,アモルファスシリコン層24とオーミック接触層25とによってなる活性層、該活性層上のソース26a(金属層)とドレイン層26b(金属層)、不動態化層29、不動態化層29の上方に位置し、かつ不動態化層29上に形成された不動態化層バイアホール28、及び透明画素電極、即ちITO(Indium Tin Oxide、酸化インジウム錫)電極27を含んでなる。画像を表示する画素電極10は、ガラス基板21上に順に形成されたゲート絶縁層23、不動態化29、及び不動態化29上に形成したITO電極27を含んでなる。その内、ITO電極27は画素エリアにおいて、通常米字状を呈するITO電極パターンである。即ち、ITO電極27が画素エリアにおいて呈するITO画素パターンにはギャップ271が存在する。
この発明の実施例によるTFT−LCDアレイ基板の製造方法について、以下に述べる。即ち、画素10とTFT20の製造方法について説明する。図3は、この発明の実施例によるTFT−LCDアレイ基板の製造方法を示したフローチャートである。図4aから図4eは、この発明の実施例における画素エリアにITO電極パターンを形成する過程を示した説明図である。図4aから図4eには、図1に開示するAの位置の断面を開示する。
図2と図3を合わせ説明する。この発明の実施例のTFT−LCDアレイ基板の製造方法は、次に掲げるステップを含んでなる。
S1のステップでガラス基板21上にゲート22と、ゲート絶縁層23と、アモルファスシリコン層24及びオーミック接触層25によってなる活性層と、該活性層上のソース26a(金属層)及びドレイン26b(金属層)と、不動態化層29と、を形成するとともに、ドレイン26bの上方に位置する不動態化層バイアホール28を不動態化層29に形成する。
S2のステップにおいて、S1のステップを完成させたガラス基板上にITO薄膜を蒸着し、かつ該ITO薄膜上にフォトレジストを塗布する。画素エリアの状態は図4aに開示するとおりである。
S3のステップにおいて、ITOフォトマスクを利用して、S2のステップでITO薄膜上に塗布したフォトレジストに露光を行う。このステップでは紫外線を利用し、ITOフォトレジストを介して塗布したフォトレジストに照射を行う。フォトレジストは紫外線に対して感光する。紫外線を受けると中性が酸性になり、紫外線の照射を受けていない場合は中性を維持する。ITOフォトマスクは、例えば4マスク工程において活性層とソース・ドレイン層を形成するステップで使用するシングルスリットマスクか、グレイトーンマスクか、又はハーフトーンマスクである。紫外線の干渉と回折の効果によって、ITOフォトマスク上に半透明のパターンエリアを形成する。露光の工程において、紫外線は一部分だけが半透明エリアを透過する。露光量を制御することによって、フォトレジスト層は一部だけが露光されるようにし、その他部分は十分に露光する。現像した後、完全に露光した領域にはフォトレジストが存在しない。十分に露光しない領域のフォトレジストの厚さは、完全に露光した領域のフォトレジストの厚さより薄い。よって、このステップを終了した後、TETエリアでは、不動態化層バイアホール28内及び近接した位置に塗布したフォトレジストは露光しなく、その他の位置に塗布したフォトレジストは十分に露光する。画素エリアでは、最終的に形成されたITO電極27上に塗布したフォトレジストは露光しなく、最終的に形成されたITO電極パターン内のギャップ271上に塗布されたフォトレジストは十分露光しない。
S4ステップにおいては、露光したフォトレジスト(即ち、S3のステップで中性から酸性に変化したフォトレジスト)を剥離するために、S3のステップで露光したフォトレジストに現像を行う。例えば、アルカリ性現像液を用いて露光したフォトレジストを取り除く。更にTFTエリア内に塗布したその他位置のフォトレジストを取り除き、その他位置に蒸着したITO薄膜を露出させる。また、最終的に形成されたITO電極パターン内のギャップ271上のフォトレジストも取り除く。画素エリアの状態は図4bに開示する通りである。
言い換えれば、S3のステップ、S4のステップの露光、現像の後、TFTエリアにおいては、不動態化層バイアホール28の位置以外のフォトレジストを取り除き、画素エリアではギャップ271を形成する位置の一部フォトレジストを取り除く。さらにTFTエリアでは不動態化層バイアホール28の位置以外の導電薄膜を露出させる。
S5のステップにおいては、4回のドライエッチングで、ステップS4で最終的に形成したITO電極パターン内のギャップ271上の残余のフォトレジストを除去して、該残余のフォトレジストが被覆していたITO薄膜を露出させる。画素エリアの状態は図4cに開示するとおりである。
S6のステップにおいて、3回のウエットエッチングで、S4のステップとS5のステップで露出させたITO薄膜を除去する。画素エリアの状態は図4dに開示するとおりである。
S7のステップにおいて、最終的に形成するITO電極27を得るために、S3のステップで露光されていないフォトレジストを除去する。画素エリアの状態は図4eに開示するとおりである。
上述するステップで形成されたTFT−LCDアレイ基板は、従来の技術に比して、ITO電極27を形成するステップにドライエッチングの工程を加えたことによって、後続のウエットエッチングで画素エリアに形成するITO電極パターンのギャップ271が約1.9umになり、ITO電極のギャップ271の間隔を効率よく縮小することができる。このため、TFT−LCDアレイ基板の透過率を高め、同時に生産コストを節減することができる。
S1のステップは、さらに以下のステップを含む。
S1.1のステップにおいて、ガラス基板21上にゲート電極金属膜を蒸着し、ゲートマスクを利用して露光、現像を行い、第1回目のドライエッチングと剥離を行ってゲート22を形成する。このステップにおいて採用する金属は、例えばタンタル(Ta)、モリブデンタンタル(MoTa)、モリブデンタングステン(MoW)、又はアルミニウム(Al)などが挙げられる。
S1.2のステップにおいて、S1.1のステップを完成させたガラス基板21上に蒸着で絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを順に形成し、活性層マスクを利用して露光、現像を行い、かつ第1回目のドライエッチングと剥離を行った後、ゲート絶縁層23と、アモルファスシリコン層24と、オーミック接触層25(アモルファスシリコン混合薄膜)とを形成して活性層を構成する。このステップにおいて、絶縁膜は例えばSiNxか、SiOxの単層膜か、又はSiNxとSiOxとによって形成した複合膜である。アモルファスシリコン薄膜は、例えばa−Siであって、混合したアモルファスシリコン薄膜は、例えばn+a−Siである。
S1.3のステップにおいて、S1.2のステップを完成させたガラス基板21上にソース・ドレイン電極金属膜を蒸着し、ソース・ドレインマスクを利用して露光、現像を行ない、かつ第2回目のウエットエッチング、第2回目ドライエッチング、剥離を行ってソース・ドレイン電極26(金属層)を形成する。このステップにおいて用いる金属は、例えばモリブデン(Mo)、又はアルミニウム(Al)である。
S1.4のステップにおいて、S1.3のステップを完成させたガラス基板21上に不動態化層29を蒸着し、不動態化層バイアホールマスクを利用して露光、現像を行ない、第3回目のドライエッチング、剥離を行って、ドレイン上方に位置し、かつ不動態化層29上に位置する不動態化層バイアホール28を形成する。
S1.1のステップは、さらに以下のステップを含む。
S1.11のステップにおいて、洗浄したガラス基板21上にゲート電極金属膜を蒸着し、かつゲート該電極金属膜上にフォトレジストを塗布する。
S1.12のステップにおいて、ゲートマスクを利用してS1.11のステップで該ゲート電極金属膜上に塗布した該フォトレジストに露光を行う。このステップにおいては、ゲートマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線(Ultra violet−Ray、UV)に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。
S1.13のステップにおいて、十分に露光した該フォトレジスト(即ち、S1.12のステップで中性から酸性に変化したフォトレジスト)を除去するために、S1.12のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露出したフォトレジストを除去する。さらに、ゲート22を形成したゲート電極金属膜以外のその他ゲート電極金属膜を露出させる。
S1.14のステップにおいて、必要のないゲート電極金属膜(即ちS1.13のステップにおいて露出させたゲート電極金属膜)を除去するために、第1回目のウエットエッチングで必要のないゲート電極金属膜を取り除く。
S1.15のステップにおいて、最終的にゲート22を得て、S1.12のステップにおいて紫外線の照射を受けていないフォトレジストを剥離して取り除く。
S1.2のステップは、さらに次に掲げるステップを含む。
S1.21のステップにおいて、S1.1のステップを完成させたガラス基板21上に蒸着で絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを順に形成し、かつアモルファスシリコン混合薄膜上にフォトレジストを塗布する。
S1.22のステップにおいて、活性層マスクを利用してS1.21のステップでアモルファスシリコン混合薄膜上に塗布したフォトレジストに露光を行う。このステップにおいては、活性層マスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線(Ultra violet−Ray、UV)に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。このステップにおいてTFTエリアのフォトレジストは照射されることなく、画素エリアのフォトレジストが照射される。
S1.23のステップにおいて、十分に露光した該フォトレジスト(即ち、S1.22のステップで中性から酸性に変化したフォトレジスト)を除去するために、S1.22のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露光したフォトレジストを除去する。さらに、画素エリアのアモルファスシリコン混合薄膜を露出させる。
S1.24のステップにおいて、必要のないアモルファスシリコン薄膜とアモルファスシリコン混合薄膜(即ちS1.23のステップにおいて露出させたアモルファスシリコン混合薄膜と、それより下層のアモルファスシリコン薄膜)を除去するために、第1回目のドライエッチングで必要のないアモルファスシリコン混合薄膜とアモルファスシリコン薄膜を取り除く。
S1.25のステップにおいて、最終的にゲート絶縁層23と、2アモルファスシリコン層24と、オーミック接触層25(アモルファスシリコン混合層)を得て、S1.22のステップにおいて紫外線の照射を受けていないフォトレジストを剥離して取り除く。
S1.2のステップにさらに含まれるそれぞれのステップから明らかなように、S1.2を経た後、画素エリア内においては、ガラス基板21上にのみゲート絶縁層23が形成される。
S1.3のステップは、さらに次に掲げるステップを含む。
S1.31のステップにおいて、S1.2のステップを完成させたガラス基板21上にソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布する。
S1.32のステップにおいて、ソース・ドレインマスクを利用しS1.31のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光を行う。このステップにおいては、ソース・ドレインマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線(Ultra violet−Ray、UV)に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。このステップにおいて最終的に形成したTFTの溝30上方のフォトレジストが照射され、かつ画素エリアのフォトレジストが照射される。その他領域のフォトレジストは照射されない。
S1.33のステップにおいて、十分に露光した該フォトレジスト(即ち、S1.32のステップで中性から酸性に変化したフォトレジスト)を除去するために、S1.32のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露光したフォトレジストを除去する。さらに、最終的に形成したTFTの溝30上方のソース・ドレイン電極金属膜及び画素エリアのソース・ドレイン電極金属膜を露出させる。
S1.34のステップにおいて、必要のないソース・ドレイン電極金属膜(即ちS1.33のステップにおいて露出させたソース・ドレイン電極金属膜)を除去するために、第2回目のウエットエッチングで必要のないソース・ドレイン電極金属膜を取り除く。
S1.35のステップにおいて、最終的に形成したTFTの溝30が活性層に深く入るために、第2回目ドライエッチングで溝30内のアモルファスシリコン混合薄膜及びその下層になるアモルファスシリコン薄膜の一部分を除去する。
S1.36のステップにおいて、最終的にソース26a(金属層)とドレイン26b(金属層)を得るために、S1.32のステップにおいて紫外線に照射されなかったフォトレジストを剥離、除去する。
S1.4のステップは、以下に掲げるステップをさらに含む。
S1.41のステップにおいては、S1.3のステップを完成させたガラス基板21上に不動態化層薄膜を蒸着し、かつ不動態化層薄膜上にフォトレジストを塗布する。
S1.42のステップにおいて、不動態化層バイアホールマスクを利用してS1.41のステップで不動態化層薄膜上に塗布したフォトレジストに露光を行う。このステップにおいては、ソース・ドレインマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線(Ultra violet−Ray、UV)に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。実施例において、最終的に形成される不動態化層バイアホール28の位置のフォトレジストが照射され、その他部分は、いずれも照射されない。
S1.43のステップにおいて、十分に露光した該フォトレジスト(即ち、S1.42のステップで露光し、中性から酸性に変化したフォトレジスト)を除去するために、S1.42のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露光したフォトレジストを除去する。さらに、不動態化層バイアホール28の位置に形成した不動態化層薄膜を露出させる。
S1.44のステップにおいて、必要のない不動態化層膜(即ちS1.43のステップにおいて露出させた不動態化層膜)を除去するために、第3回目のドライエッチングで必要のない不動態化層膜を取り除く。
S1.45のステップにおいて、S1.42のステップで紫外線の照射を受けていないフォトレジストを剥離して取り除き、最終的な不動態化層バイアホール28を形成する。
S1.4のステップにさらに含まれるそれぞれのステップから明らかなように、S1.4のステップを完成させた後、画素領域におけるガラス基板21上にゲート絶縁層23と不動態化層29とを形成する。また、上述するS2乃至S7のステップから明らかなように、ガラス基板21上にはゲート絶縁層23と、不動態化層29と、ITO電極27とを形成する。
第2の実施例を説明する。上述する第1の実施例と異なる点は、上述するS1のステップがS1.2とS1.3のステップをさらに含み、合わせて一つのステップとして実現した点である。以下具体的に述べる。
S1のステップは、さらに以下のステップは次に掲げるステップを含む。
S2.1のステップにおいてガラス基板21上にゲート電極金属膜を蒸着し、ゲートマスクを利用して露光、現像を行い、かつ第1回目ウエットエッチングと剥離を行ってゲート22を形成する。
S2.2のステップにおいて、S2.1のステップを完成させたガラス基板21上にアモルファスシリコン薄膜、アモルファスシリコン混合薄膜、ソース・ドレイン電極金属膜の順に蒸着し、SSMマスクを利用して露光、現像を行ない、かつ第2回目のドライエッチングと2回のウエットエッチングと剥離とを行って、ゲート絶縁層23と、アモルファスシリコン層24と、オーミック接触層25(アモルファスシリコン混合薄膜)25とによって構成される活性層、ソース26a(金属層)、ドレイン26b(金属層)を形成する。
S2.3のステップにおいて、S2.2のステップを完成させたガラス基板21上に不動態化層29を蒸着し、不動態化層バイアホールマスクを利用して露光、現像を行ない、第3回目のドライエッチング、剥離を行って、ドレイン26b上方に位置し、かつ不動態化層29上に位置する不動態化層バイアホール28を形成する。
S2.2のステップは、さらに以下のステップを含む。
S2.21のステップにおいて、S2.1のステップを完成させたガラス基板21上に蒸着で絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜と、ソース・ドレイン電極金属膜とを順に形成し、かつソース・ドレイン電極金属膜上にフォトレジストを塗布する。
S2.22のステップにおいて、シングルスリットマスクを利用して該ソース・ドレイン電極金属膜上に塗布したフォトレジストを露光する。このステップにおいては、SSMマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線(Ultra violet−Ray、UV)に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。紫外線の干渉と回折効果によって、SSMマスク上に半透明のパターン領域を形成する。露光量を調整することによって、フォトレジストを部分的に露光し、その他の部分は十分に露光することができる。現像した後、完全に露光した領域にはフォトレジストがなく、十分に露光していない領域のフォトレジストの厚さは完全に露光していない領域のフォトレジストの厚さより薄くなる。このステップにおいて、最終的に形成したTFTの溝30上方のフォトレジストは完全に照射されていなく、このため十分に露光されていない、最終的に形成されたTFTのその他部分のフォトレジストは照射されず、画素エリアのフォトレジストは完全に照射される。
S2.23のステップにおいて、露光した該フォトレジスト(即ち、S2.22のステップで中性から酸性に変化したフォトレジスト)を除去するために、S2.22のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して露光したフォトレジストを除去する。その内、十分に露光されていない領域のフォトレジストは一部分を除去して(即ち、TFTエリアは、まだフォトレジストによって完全に覆われていなく、ただ十分に露光されていない領域のフォトレジストの厚さが露光されていない領域フォトレジストの厚さより薄いだけである)、画素エリアのソース・ドレイン電極金属膜を露出させる。
S2.24のステップにおいて、必要のないソース・ドレイン電極金属膜(即ちS2.23のステップにおいて露出させたソース・ドレイン電極金属膜)を除去するために、第2回目のウエットエッチングで必要のないソース・ドレイン電極金属膜を取り除く。
S2.25のステップにおいて、S2.24のステップの完成を基礎として、第1回目のドライエッチングで、S2.23のステップで十分露光していないフォトレジストを除去し、十分に露光されていない該フォトレジストに覆われたソース・ドレイン電極金属膜を露出させる。
S2.26のステップにおいて、S2.25のステップの完成を基礎として、第3回目のウエットエッチングで、S2.25のステップにおいて露出させたソース・ドレイン電極金属膜を除去し、露出した該ソース・ドレイン電極金属膜に覆われたアモルファスシリコン混合薄膜を露出させる。
S2.27のステップにおいて、S2.26のステップの完成を基礎として、第2回目のドライエッチングで、S2.26のステップにおいて露出させたアモルファスシリコン混合薄膜を除去し、かつ露出した該アモルファスシリコン混合薄膜に覆われたアモルファスシリコン薄膜の一部分を除去してTFTの溝30を形成する。
S2.28のステップにおいて、S2.22のステップにおいて紫外線に照射されなかったフォトレジストを除去し、ゲート絶縁層23と、アモルファスシリコン層24及びオーミック接触層25(アモルファスシリコン混合薄膜)とによって構成される活性層と、ソース26aと、ドレイン26bとを形成する。
上述の実施例によるTFT−LCDアレイ基板の製造方法によって製造したTFT−LCDアレイ基板は、通常液晶表示装置に応用する。具体的には、図5に開示するとおりである。
図5は、この発明の実施例の図1に開示するTFT−LCDアレイ基板を具える液晶表示装置の構造を示した説明図である。
図5に開示するように、この発明の実施例の液晶表示装置は、液晶パネル41と、液晶パネル41に対応して設けるバックライトモジュール42とを含んでなる。バックライトモジュール42は画像を表示するための光線を液晶パネル41に提供し、液晶パネル41はバックライトモジュール42の提供する光線によって画像を表示する。液晶パネル41は、次に掲げる構成を有する、即ち、上述する実施例のTFT−LEDアレイ基板の製造方法で製造された第1基板411と、カラーフィルタ基板である第2基板412と、第1基板411と第2基板412との間に挟まれる液晶層413とを含んでなり、かつ第1基板411と第2基板412は対向して設ける。
第1基板411と対応して設ける第2基板412は、CF(Color Filter)基板とも称し、通常は透明基板(例えばガラス基板)と、透明基板上に設けるブラックマトリクスパターンと、カラーレジスト層(例えば赤(R)、緑(G)、青(B)色のカラーフィルタパターン)と配向層などを含む。この発明で採用する第2基板412が現有する液晶パネルのカラーフィルタ基板と同一であることから、その具体的な構造は関連する従来の技術を参照することができるので、ここでは詳述しない。また、実施例のバックライトモジュール42も従来の液晶表示装置におけるバックライトモジュールとい同一であって、その具体的な構造は関連する従来技術を参照することができるので、ここでは詳述しない。
以上はこの発明の具体的な例を挙げ説明するための実施例であるが、この発明の特許請求の範囲に限定されるこの発明の精神と範囲を離れないという情況下にあって、形式上、もしくは細部に関する変更を行うことができることは、当業者の理解し得るところである。
10 画素
20 TFT
21 ガラス基板
22 ゲート
23 ゲート絶縁層
24 アモルファスシリコン層
25 オーミック接触層
26 ソース・ドレイン電極
26a ソース
26b ドレイン
27 ITO電極
271 ギャップ
28 不動態化層バイアホール
29 不動態化層
30 溝
41 液晶パネル
411 第1基板
412 第2基板
413 液晶層
42 バックライトモジュール

Claims (13)

  1. ステップ(a)において、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、前記活性層上のソースとドレインと、不動態化層と、前記ドレイン上方に位置する不動態化層バイアホールとを形成し、
    ステップ(b)において、前記ステップ(a)を完成させたガラス基板上に導電薄膜を蒸着し、前記導電薄膜上にフォトレジストを塗布し、
    ステップ(c)において、導電薄膜マスクと紫外線を利用して前記導電薄膜上の前記フォトレジストを露光し、このとき、前記導電薄膜マスクは、グレイトーンマスク、ハーフトーンマスクおよびシングルスリットマスクから選択されるいずれかであり、
    TFTエリアにおいては、不動態化層バイアホール内およびその周辺の前記フォトレジストは露光せず、TFTエリアのその他の領域は完全に露光し、
    画素エリアにおいては、最終的に残したい前記導電電極の上の前記フォトレジストは露光せず、一方、前記最終的に残したい前記導電電極の間のギャップ部分の上の前記フォトレジストについては紫外線の干渉と回折の効果によって不十分な露光とし、
    ステップ(d)において、TFTエリアにおいては、前記不動態化層バイアホールの外側において前記フォトレジストを除去し、
    かつ、前記画素エリアにおいては、前記最終的に残したい前記導電電極の間のギャップ部分で前記導電電極が露出するように一部の前記フォトレジストを除去し、
    ステップ(e)において、前記画素エリアにおいて前記最終的に残したい前記導電電極の間のギャップ部分で残っている前記フォトレジストをドライエッチングを利用して除去し、
    ステップ(f)において、前記ステップ(d)と前記ステップ(e)で露出した前記導電電極をウエットエッチングで除去して、前記導電電極の間の前記ギャップ部分が1.9マイクロメートル以下になるようにし、
    ステップ(g)において、除去していないフォトレジストを剥離して導電電極を形成し、かつ前記導電電極と前記不動態化層バイアホールとを接続する
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  2. 請求項1に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a)が、
    ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第1回目のウエットエッチングと剥離によってゲートを形成するステップ(a1)と、
    前記ステップ(a1)を完成させたガラス基板上に連続して蒸着を行い、絶縁層と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ露光と現像と第1回目のドライエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とを形成するステップ(a2)と、
    前記ステップ(a2)を完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ露光と現像と第2回目のウエットエッチングと第2回目のドライエッチングと剥離とを行ってソースとドレインとを形成するステップ(a3)と、
    前記ステップ(a3)を完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第3回目のドライエッチングと剥離とを行って前記ドレインの上方に位置する不動態化層バイアホールを形成するステップ(a4)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  3. 請求項1に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a1)が、
    洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ前記ゲート電極金属膜上にフォトレジストを塗布するステップ(a11)と、
    前記ステップ(a11)で前記ゲート電極金属膜に塗布した前記フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるステップ(a12)と、
    前記ステップ(a12)で露出させた前記ゲート電極金属膜に第1回目のウエットエッチングを行って除去するステップ(a13)と、
    ゲートを形成する位置のフォトレジストを剥離してゲートを形成するステップ(a14)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  4. 請求項2に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a2)が、
    前記ステップ(a1)を完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ前記アモルファスシリコン混合薄膜にフォトレジストを塗布するステップ(a21)と、
    前記ステップ(a21)で前記アモルファスシリコン混合薄膜に塗布した前記フォトレジストに露光と現像を行い、画素エリアの前記アモルファスシリコン混合薄膜を露出させるステップ(a22)と、
    第1回目のドライエッチングで、画素エリアの露出した前記アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜とを除去するステップ(a23)と、
    TFTエリアのフォトレジストを剥離してゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層を形成するステップ(a24)と、さらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  5. 請求項4に記載するTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a2)を完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ前記ソース・ドレイン電極金属膜上にフォトレジストを塗布するステップ(a31)と、
    前記ステップ(a31)で前記ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の前記ソース・ドレイン電極金属膜と画素エリアの前記ソース・ドレイン電極金属膜を露出させるステップ(a32)と、
    第2回目のウエットエッチングと剥離とを行って前記ステップ(a32)で露出した前記ソース・ドレイン電極金属膜を除去するステップ(a33)と、
    第2回目のドライエッチングで、形成する溝内の前記アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするステップ(a34)と、
    TFTエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するステップ(a35)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  6. 請求項2に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a3)が、
    前記ステップ(a2)を完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ前記ソース・ドレイン電極金属膜上にフォトレジストを塗布するステップ(a31)と、
    前記ステップ(a31)で前記ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の前記ソース・ドレイン電極金属膜と画素エリアの前記ソース・ドレイン電極金属膜を露出させるステップ(a32)と、
    第2回目のウエットエッチングと剥離とを行って前記ステップ(a32)で露出した前記ソース・ドレイン電極金属膜を除去するステップ(a33)と、
    第2回目のドライエッチングで、形成する溝内の前記アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするステップ(a34)と、
    TFTエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するステップ(a35)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  7. 請求項2に記載のTFT−LCDアレイ基板の製造方法において、
    前記(a4)のステップが、
    前記ステップ(a3)を完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ前記不動態化層薄膜上にフォトレジストを塗布するステップ(a41)と、
    前記ステップ(a41)で前記不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるステップ(a42)と、
    第3回目のドライエッチングを行って前記ステップ(a42)で露出させた前記不動態化層薄膜を除去するステップ(a43)と、
    前記不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、前記不動態化層バイアホールを形成するステップ(a44)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  8. 請求項1に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a)が、
    ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第1回目のウエットエッチングと剥離によってゲートを形成するステップ(a1)と、
    前記ステップ(a1)を完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜と、ソース・ドレイン電極金属膜を形成し、かつ露光と現像と第2回目のウエットエッチング、第一回目のドライエッチングと第3回目のウエットエッチングと第2回目のドライエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とソースとドレインとを形成するステップ(a3)と、
    前記ステップ(a3)を完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第3回目のドライエッチングと剥離とを行って前記ドレインとの上方に位置する不動態化層バイアホールを形成するステップ(a4)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  9. 請求項8に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a1)が、
    洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ前記ゲート電極金属膜上にフォトレジストを塗布するステップ(a11)と、
    前記ステップ(a11)で前記ゲート電極金属膜に塗布した前記フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるステップ(a12)と、
    前記ステップ(a12)で露出させた前記ゲート電極金属膜に第1回目のウエットエッチングを行って除去するステップ(a13)と、
    ゲートを形成する位置のフォトレジストを剥離してゲートを形成するステップ(a14)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  10. 請求項8に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a3)が、
    前記ステップ(a1)を完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とソース・ドレイン電極金属膜を形成し、かつ前記ソース・ドレイン電極金属膜にフォトレジストを塗布するステップ(a31)と、
    前記ステップ(a31)で前記ソース・ドレイン電極金属膜に塗布した前記フォトレジストに露光と現像を行い、溝を形成する位置以外の一部フォトレジストを除去し、かつ画素エリアのフォトレジストを全て除去して前記画素エリアの前記ソース・ドレイン電極金属膜を露出させるステップ(a32)と、
    前記ステップ(a32)で露出させた前記ソース・ドレイン電極金属膜に第2回目のウエットエッチングを行うステップ(a33)と、
    第1回目のドライエッチングを行い、前記ステップ(a32)で形成する前記溝の位置の残余のフォトレジストを除去して、形成する前記溝の位置の前記ソース・ドレイン電極金属膜を露出させるステップ(a34)と、
    第3回目のウエットエッチングを行い、前記ステップ(a34)において露出した前記ソース・ドレイン電極金属膜を除去し前記、前記溝を形成する位置のアモルファスシリコン混合薄膜を露出させるステップ(a35)と、
    第2回目のドライエッチングを行い、前記ステップ(a35)において露出した前記アモルファスシリコン混合薄膜と、その下層の前記アモルファスシリコン薄膜の一部を除去して、形成する前記溝がアモルファスシリコン層に深く入るようにするステップ(a36)と、
    TFTエリアの前記溝を形成する位置以外のフォトレジストを除去し、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成される活性層と、ソース及びドレインと、を形成するステップ(a37)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  11. 請求項8に記載のTFT−LCDアレイ基板の製造方法において、
    前記ステップ(a4)が、
    前記ステップ(a3)を完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ前記不動態化層薄膜上にフォトレジストを塗布するステップ(a41)と、
    前記ステップ(a41)で前記不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるステップ(a42)と、
    第3回目のドライエッチングを行って前記ステップ(a42)で露出させた前記不動態化層薄膜を除去するステップ(a43)と、
    前記不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、前記不動態化層バイアホールを形成するステップ(a44)と、をさらに含む
    ことを特徴とするTFT−LCDアレイ基板の製造方法。
  12. TFT−LCDアレイ基板と、前記TFT−LCDアレイ基板に対応して設けるカラーフィルタ基板と、前記TFT−LCDアレイ基板と前記カラーフィルタ基板との間に挟まれる液晶層とを含んでなり、かつ前記TFT−LCDアレイ基板が請求項1に記載する製造法で製造されたTFT−LCDアレイ基板である
    ことを特徴とする液晶パネル。
  13. 液晶パネルと、前記液晶パネルに対向して設け、かつ前記液晶パネルに画像を表示するための光源を提供するバックライトモジュールとを含んでなり、かつ前記液晶パネルが請求項12に記載する液晶パネルである
    ことを特徴とする液晶表示装置。
JP2016543289A 2013-09-24 2013-10-21 Tft−lcdアレイ基板の製造方法、液晶パネル、液晶表示装置。 Active JP6293905B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310439974.5 2013-09-24
CN201310439974.5A CN103474396B (zh) 2013-09-24 2013-09-24 Tft-lcd阵列基板的制造方法
PCT/CN2013/085597 WO2015043023A1 (zh) 2013-09-24 2013-10-21 Tft-lcd阵列基板的制造方法、液晶面板及液晶显示器

Publications (2)

Publication Number Publication Date
JP2016533530A JP2016533530A (ja) 2016-10-27
JP6293905B2 true JP6293905B2 (ja) 2018-03-14

Family

ID=49799194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016543289A Active JP6293905B2 (ja) 2013-09-24 2013-10-21 Tft−lcdアレイ基板の製造方法、液晶パネル、液晶表示装置。

Country Status (6)

Country Link
JP (1) JP6293905B2 (ja)
KR (2) KR101880875B1 (ja)
CN (1) CN103474396B (ja)
GB (1) GB2531203B (ja)
RU (1) RU2623187C1 (ja)
WO (1) WO2015043023A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761935B (zh) 2014-01-21 2016-01-06 深圳市华星光电技术有限公司 显示面板
CN109639856B (zh) * 2018-11-23 2021-03-16 维沃移动通信有限公司 一种显示屏及终端设备
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
CN109920729B (zh) * 2019-03-27 2022-12-02 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示装置
CN113436548B (zh) * 2021-06-23 2024-01-30 南方科技大学 一种黑色矩阵的制备方法
CN113772963B (zh) * 2021-09-13 2023-07-07 芜湖长信科技股份有限公司 一种双面线路触摸屏结构及其制备方法
CN114967212B (zh) * 2022-05-24 2024-03-19 苏州华星光电技术有限公司 彩膜基板及液晶显示面板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
JP3152193B2 (ja) * 1996-12-18 2001-04-03 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
JP3436487B2 (ja) * 1998-05-18 2003-08-11 シャープ株式会社 アクティブマトリクス基板の製造方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR100957614B1 (ko) * 2005-10-17 2010-05-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100517075C (zh) * 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
JP5477523B2 (ja) * 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
CN100442132C (zh) * 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR20090027920A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
CN101290446B (zh) * 2008-05-16 2011-10-05 京东方科技集团股份有限公司 Tft-lcd阵列基板及其制造方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
KR101560397B1 (ko) * 2008-12-08 2015-10-15 엘지디스플레이 주식회사 액정표시장치용 박막트랜지스터의 제조방법
JP5553513B2 (ja) * 2009-02-09 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN101887897B (zh) * 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5409238B2 (ja) * 2009-09-29 2014-02-05 Hoya株式会社 フォトマスク、フォトマスクの製造方法、パターン転写方法及び表示装置用画素電極の製造方法
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102456619B (zh) * 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN102646630B (zh) * 2011-10-11 2014-04-02 京东方科技集团股份有限公司 一种制造tft-lcd阵列基板的方法及其产品

Also Published As

Publication number Publication date
RU2623187C1 (ru) 2017-06-22
GB2531203B (en) 2020-11-04
CN103474396A (zh) 2013-12-25
KR101880875B1 (ko) 2018-07-20
WO2015043023A1 (zh) 2015-04-02
CN103474396B (zh) 2015-09-02
KR20170124624A (ko) 2017-11-10
GB201600839D0 (en) 2016-03-02
GB2531203A (en) 2016-04-13
KR20160020525A (ko) 2016-02-23
JP2016533530A (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP6293905B2 (ja) Tft−lcdアレイ基板の製造方法、液晶パネル、液晶表示装置。
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP5095865B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
JP4607418B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US9274368B2 (en) COA substrate, method for fabricating the same and display device
KR101048927B1 (ko) 액정표시장치 및 그 제조방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
US20160013210A1 (en) Array substrate, method for manufacturing the same, and display device
US9274388B2 (en) Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display
WO2018032670A1 (zh) Tft基板的制作方法
WO2018188160A1 (zh) Tft基板及其制作方法
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
TWI442152B (zh) 顯示裝置及其製造方法
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
WO2014127573A1 (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
US9366932B2 (en) TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
JP3857142B2 (ja) 液晶用マトリクス基板の製造方法
US20140001475A1 (en) Manufacturing method of array substrate, array substrate and lcd device
KR20070072182A (ko) 액정표시소자 제조방법
WO2016037391A1 (zh) 薄膜晶体管阵列基板及其制造方法、液晶显示器
JPH11119251A (ja) アクティブマトリックス基板の製造方法
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180214

R150 Certificate of patent or registration of utility model

Ref document number: 6293905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250