CN108828853A - 像素结构与显示装置 - Google Patents
像素结构与显示装置 Download PDFInfo
- Publication number
- CN108828853A CN108828853A CN201810906024.1A CN201810906024A CN108828853A CN 108828853 A CN108828853 A CN 108828853A CN 201810906024 A CN201810906024 A CN 201810906024A CN 108828853 A CN108828853 A CN 108828853A
- Authority
- CN
- China
- Prior art keywords
- electrode
- bump
- dot structure
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000004973 liquid crystal related substance Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 239000002775 capsule Substances 0.000 claims 1
- 239000003292 glue Substances 0.000 claims 1
- 239000012774 insulation material Substances 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 22
- 239000011148 porous material Substances 0.000 description 19
- 230000012447 hatching Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- -1 PI) Polymers 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002088 nanocapsule Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003447 ipsilateral effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Dispersion Chemistry (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种像素结构与显示装置，该像素结构包含基板、主动元件、绝缘层、至少一突起物、第一电极与第二电极。主动元件设置于基板上。绝缘层设置于主动元件与基板上。绝缘层具有凹部。突起物设置于绝缘层的凹部。第一电极设置于突起物的至少一侧壁上。第二电极设置于绝缘层上，且第一电极与第二电极不接触。
Description
技术领域
本发明是关于显示科技，特别是涉及一种具有低驱动电压的像素结构及显示装置。
背景技术
显示装置因具有低功率消耗、薄型量轻、色彩饱和度高、寿命长等优点而成为现代显示科技产品的主流之一。
现有的显示装置的显示介质的型态会影响到其显示特性。一般而言，对于应用了需要大电场驱动型的显示介质(例如，纳米胶囊微胞(单元)液晶)的显示装置而言，需要使用较高的驱动电压来产生所需的大电场，以正确驱动显示介质。然而，显示装置在高驱动电压的操作下，却容易劣化其基板上的主动元件(有源元件)，并进而降低其可靠度。
此外，在以水平电场驱动的显示装置中，一般多是以增加水平电极的数量或者减缩水平电极之间的间距来达到所需的电场强度。然而，此些举动却会影响到显示装置的开口率以及其像素设计。
发明内容
在一实施例中，一种像素结构，其包含基板、主动元件、绝缘层、至少一突起物、第一电极以及第二电极。主动元件设置于基板上。绝缘层设置于主动元件与基板上，并且绝缘层具有凹部。突起物设置于绝缘层的凹部。第一电极设置于突起物的至少一侧壁上。第二电极设置于绝缘层上，并且第一电极与第二电极不接触。
在一实施例中，一种显示装置包含任一实施例的像素结构以及液晶层，且液晶层覆盖于第一电极、突起物、第二电极以及绝缘层上。其中，液晶层包含纳米胶囊微胞液晶。
综上所述，本发明实施例的像素结构及显示装置，其通过拓展像素电极及/或共用电极于基板的法线方向上的可配置面积来提升水平电场的强度。在像素结构及显示装置的一实施例中，其通过突起物与凹部的搭配设置来协助拓展像素电极及/或共用电极于基板的法线方向上的可配置面积。此外，还可通过沟槽的设置来协助拓展共用电极于基板的法线方向上的可配置面积。
以下在实施方式中详细叙述本发明的详细特征及优点，其内容足以使任何熟悉相关技术者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求及附图，任何熟悉相关技术者可轻易地理解本发明相关的目的及优点。
附图说明
图1为像素结构的第一实施例的俯视示意图；
图2为图1中沿AA’剖线的一实施例的剖面示意图；
图3为图1中沿AA’剖线的另一实施例的剖面示意图；
图4为像素结构的第二实施例的俯视示意图；
图5为图4中沿BB’剖线的一实施例的剖面示意图；
图6为像素结构的第三实施例的俯视示意图；
图7为图6中沿CC’剖线的一实施例的剖面示意图；
图8为像素结构的第四实施例的俯视示意图；
图9为图8中沿DD’剖线的一实施例的剖面示意图；
图10为沟槽的一实施例的局部放大示意图；
图11为沟槽的另一实施例的局部放大示意图；
图12为像素结构的第五实施例的俯视示意图；
图13为图12中沿EE’剖线的一实施例的剖面示意图；
图14为第五实施例的像素结构的一变化实施例的剖面示意图；
图15为第五实施例的像素结构的另一变化实施例的剖面示意图；
图16为像素结构的一实施例的俯视示意图；
图17为突起物的一实施例的SEM示意图；
图18为凹部对水平电场的影响的模拟结果示意图；
图19为显示装置的一实施例的剖面示意图。
符号说明
100 像素结构 110 基板
120 主动元件
130 绝缘层
130T 沟槽 130C 连通孔
130H 凹部 130S 上表面
140 突起物 140S 侧壁
140T 顶面 150 第一电极
150M 第一主干部 150B 第一支部
160 第二电极 160M 第二主干部
160B 第二支部 170 介电层
180 第三电极 190 连接线
200 显示装置 210 液晶层
D1 第一方向 D2 第二方向
D3 法线方向 DL1-DL2 数据线
GL1-GL2 扫描线 P1 像素区域
SE 源极 DE 漏极
GE 栅极 CH 通道层
GI 栅极绝缘层 H1 高度
H2 深度 C1 接触窗
θ 夹角 Cs 存储电容
具体实施方式
图1为像素结构的第一实施例的俯视示意图，图2为图1中沿AA’剖线的一实施例的剖面示意图。请参阅图1与图2，像素结构100包含基板110、主动元件120、绝缘层130、突起物140、第一电极150以及第二电极160。以下，以单一个像素为例来进行像素结构100的详细说明，但其数量并非用以限定本发明。
像素结构100具有一像素区域P1，且此像素区域P1可由两条扫描线GL1、GL2以及两条数据线DL1、DL2共同定义所得。扫描线GL1、GL2是沿第一方向D1延伸且彼此平行并排，而数据线DL1、DL2则是沿第二方向D2延伸且彼此平行并排，其中第一方向D1垂直第二方向D2。换言之，像素区域P1是位于扫描线GL1与扫描线GL2之间以及数据线DL1与数据线DL2之间。
于此，扫描线GL1与扫描线GL2分别同时与数据线DL1与数据线DL2相交但不接触。具体而言，扫描线GL1、GL2和数据线DL1、DL2分别是利用不同层的金属制成。在一实施例中，在扫描线GL1、GL2之上会形成栅极绝缘层GI，且数据线DL1、DL2形成在栅极绝缘层GI上，并跨越扫描线GL1、GL2。
在一些实施例中，基板110可为硬质基板、可挠式基板或可塑形式基板，其材质可包括例如聚亚酰胺(polyimide,PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚萘二甲酸乙二酯(polyethylene naphthalate,PEN)、聚酰胺(Polyamide,PA)等有机材料，但不以此为限。像素区域P1的形状可为弯折形，但本发明并非仅限于此，像素区域P1的形状也可为矩形、平行四边形或其他合适的形状。此外，数据线DL1与数据线DL2的形状可依据像素区域P1的形状而对应设置。因此，数据线DL1、DL2的形状可为弯折形、直条形或其他合适的形状。
主动元件120电连接此像素所对应的一条扫描线GL1与一条数据线DL1，且主动元件120可由扫描线GL1来控制其为开启(ON)或关闭(OFF)的状态。在一实施例中，主动元件120为薄膜晶体管，其包含栅极GE、通道层CH、漏极DE以及源极SE。此外，主动元件120还可包含栅极绝缘层GI。栅极GE设置于基板110上。栅极绝缘层GI覆盖于栅极GE上。通道层CH对应于栅极GE设置于栅极绝缘层GI的上方，且源极SE和漏极DE位于通道层CH的上方。
于此，栅极GE和扫描线GL1可为利用同一道制作工艺所形成的一个连续导电图案，并且源极SE和数据线DL1可为利用同一道制作工艺所形成的一个连续导电图案。换言之，主动元件120的栅极GE是电连接至扫描线GL1，且其源极SE则是电连接至数据线DL1。
应注意的是，在此虽是以底部栅极型薄膜晶体管为例来说明主动元件120，但本发明并非以此为限，主动元件120也可以顶部栅极型薄膜晶体管或其他种类薄膜晶体管来实现。
绝缘层130设置于主动元件120与基板110之上。在一实施例中，像素结构100还包含介电层170，且介电层170夹设于绝缘层130和主动元件120之间。在一些实施态样中，绝缘层130、介电层170和栅极绝缘层GI的材质可为无机材料、有机材料或其组合。其中，无机材料例如为氧化硅、氮化硅、氮氧化硅或前述至少二种材料的堆叠层。有机材料例如为聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料。
绝缘层130具有凹部130H，在一实施例中，凹部130H分别对应地设置于数据线DL1、DL2上方，并与数据线DL1、DL2具有相同的延伸方向。突起物140设置于绝缘层130的凹部130H，且第一电极150设置于突起物140上。突起物140的材质可为无机材料、有机材料或其组合。其中，无机材料例如为氧化硅、氮化硅、氮氧化硅或前述至少二种材料的堆叠层。有机材料例如为聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料。
在一些实施例中，第二电极160是设置于绝缘层130上，且第二电极160不接触于第一电极150。于此，第一电极150和第二电极160分别电连接至不同的电位，使得在第一电极150和第二电极160之间可因具有电位差而形成水平电场。在一些实施态样中，第一电极150是设置在突起物140的至少一个侧壁140S上。举例来说，第一电极150可设置于突起物140的所有侧壁140S上而将突起物140围绕于其中。在其他实施例中，第一电极150也可仅设置于突起物140的部分侧壁140S。在又另一实施例中，第一电极150除设置在突起物140的侧壁140S上，也可设置于突起物140的顶面140T。
在另一些实施例中，第二电极160也可以不接触于第一电极150的方式设置在突起物140的顶面140T上。换言之，在同一个突起物140上可同时设有第一电极150与第二电极160。在一些实施态样中，当突起物140具有多个侧壁140S时，第一电极150和第二电极160可分别位于突起物140的不同侧壁140S上。举例而言，当突起物140为矩形柱体而具有两组分别包含彼此相对的二侧壁140S时，第一电极150和第二电极160可分别位于任一组中的二侧壁140S上。但本发明并非以此为限，在另一些实施态样中，当突起物140仅具有一个侧壁140S时，例如突起物140为圆柱体时，第一电极150和第二电极160也可位于同一个侧壁140S上。此时，第一电极150与第二电极160较佳地是分别位于突起物140的不同侧，即沿法线方向D3垂直切割突起物140以区分出突起物140的两侧时，第一电极150与第二电极160较佳地是分别位于此二侧上。
在一些实施态样中，凹部130H可为绝缘层130的一个凹陷结构且不贯穿绝缘层130。换言之，此时设置于凹部130H中的突起物140的下方，仍可存有部分的绝缘层130，如图2所示。但本发明并非以此为限，在另一些实施态样中，凹部130H则可为贯穿于绝缘层130的孔洞，使得设置于凹部130H的突起物140可直接位于介电层170的上方，如图3所示。
在本发明的任一实施例中，突起物140是用以协助拓展第一电极150及/或第二电极160于基板110的法线方向D3上的可配置面积，以使得形成于第二电极160和第一电极150间的水平电场的强度可随着第一电极150及/或第二电极160的可配置面积的提升而增强。并且，凹部130H更用以协助延展突起物140于基板110的法线方向D3上可配置的高度H1，使得第一电极150及/或第二电极160于基板110的法线方向D3上的可配置面积可获得更多的拓展，进而可更强化形成于第二电极160和第一电极150间的水平电场的强度。举例而言，在像素结构100在法线方向D3上总高度大致上相同的情况下，当凹部130H设于绝缘层130中的深度H2越深时，突起物140于基板110的法线方向D3上可配置的高度H1越高，使得第一电极150及/或第二电极160于基板110的法线方向D3上可具有更多的可配置面积，进而可更强化形成于第二电极160和第一电极150间的水平电场的强度。
在一些实施态样中，凹部130H的深度H2可大于0微米(μm)且小于3微米之间，较佳大于0.1微米(μm)至小于2微米之间。并且，突起物140的高度H1可介于1微米至10微米之间，较佳地可介于1.5微米至5微米之间。
请参阅图1与图2，在第一实施例中，第二电极160是设置于绝缘层130的上表面130S上。并且，凹部130H、突起物140和第一电极150的数量可各为多个。其中，各突起物140分别位于此些凹部130H中的一者，且各第一电极150分别位于此些突起物140中的一者的侧壁140S上。
在本实施例中，是以数量各为二个的凹部130H、突起物140、第一电极150以及一个第二电极160为例来进行说明，但其数量并非用以限定本发明。于此，第二电极160于基板110的垂直投影是位于二个第一电极150于基板110的垂直投影之间。
在本实施例中，第二电极160是作为像素电极而电连接至主动元件120的漏极DE，使得于扫描线GL1上有驱动信号输入时，第二电极160可因主动元件120的开启而通过漏极DE接收到经由主动元件120的源极SE输入的像素电位。并且，第一电极150则是作为共用电极而电连接至共用电源。因此，于驱动像素结构100进行显示时，此些第一电极150和第二电极160可因具有电位差而于其间形成水平电场，且此水平电场的强度可因第一电极150于法线方向D3上的面积的拓展而得到提升。
在一些实施态样中，绝缘层130还包含连通孔130C。于此，连通孔130是贯穿于绝缘层130至介电层170的孔洞，且第二电极160可通过填入其局部至连通孔130C中来与主动元件120的漏极DE相接触以形成电连接。
在一些实施态样中，各个第一电极150可通过同层及/或不同层的连接线电连接至共用电源。在一些实施态样中，共用电源可为一浮接电位或一参考电位。
在一些实施态样中，此些第一电极150可为一个连续图案。此外，此些第一电极150和第二电极160可利用同一道制作工艺分别形成于突起物140的侧壁140S上和绝缘层130上。
本发明的像素结构并不以上述实施例为限。下文将依序介绍本发明的其它实施例的像素结构，且为了便于比较各实施例的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
请参阅图4与图5，在第二实施例中，第二电极160是设置于绝缘层130的上表面130S上。并且，像素结构100所包含的第二电极160可为多个。以下，是以两个第二电极160为例来进行说明，但其数量并非用以限定本发明。
此外，在第二实施例中，像素结构100还可包含第三电极180。第三电极180配置于绝缘层130上，且第三电极180是位于此二个第二电极160之间。因此，第三电极180于基板110的垂直投影会位于此二个第二电极160于基板110的垂直投影之间，并且各个第二电极160于基板110的垂直投影会位于第三电极180于基板110的垂直投影和第一电极150于基板110的垂直投影之间。
于此，第三电极180是电连接至共用电源。在一些实施态样中，第三电极180可经由同层及/或不同层的连接线电连接至共用电源，换言之，第三电极180和第一电极150可电连接或具有相同的共用电位。
在本实施例中，连通孔130C贯穿于绝缘层130至介电层170，第二电极160填入连通孔130C中与主动元件120的漏极DE相接触以形成电连接。但本发明并非以此为限，在另一实施例中，连通孔130C的数量可为多个，使第二电极160与主动元件120的漏极DE电连接更佳。
在一些实施态样中，此些第一电极150和第三电极180可为一个连续图案。并且，此些第二电极160可为一个连续图案。此外，此些第一电极150、第二电极160和第三电极180可利用同一道制作工艺分别形成于突起物140的侧壁140S上和绝缘层130上。
在一些实施态样中，第一电极150、第二电极160与第三电极180的材质可为铟锡氧化物、铟锌氧化物或其他合适的金属氧化物或其他适合的导电材料。
请参阅图6与图7，图6为像素结构的第三实施例的俯视示意图，且图7为图6中沿CC’剖线的一实施例的剖面示意图。第三实施例的像素结构100的组成构件可大致上相同于第一实施例和第二实施例的像素结构100的组成构件，在本实施例中的此些第一电极150是改作为像素电极而电连接至主动元件120的漏极DE，使得于扫描线GL1上有驱动信号输入时，第一电极150可因主动元件120的开启而通过漏极DE接收到经由主动元件120的源极SE输入的像素电位。并且，第二电极160是改作为共用电极而电连接至共用电源。
在一些实施态样中，第一电极150可通过同层及/或不同层的连接线电连接至主动元件120。举例而言，第一电极150可先通过同层的连接线以彼此电连接后，再通过填入连通孔130C中来与主动元件120的漏极DE相接触以形成电连接。但本发明并非以此为限，在本实施例中，连通孔130C可为多个，且第一电极150可分别通过此些连通孔130C电连接至主动元件120的漏极DE。于此，当主动元件120的漏极DE是位于连通孔130C下方时，填入到连通孔130C中的第一电极150的局部可直接和主动元件120的漏极DE相接触，而当主动元件120的漏极DE并非直接位于连通孔130C下方时，填入到连通孔130C中的第一电极150的局部更可通过和主动元件120的漏极DE同层的走线来和主动元件120的漏极DE形成电性相接。
在本实施例中，凹部130H与突起物140对应地设置于扫描线GL1、GL2上方，并与扫描线GL1、GL2具有相同的延伸方向，连通孔130C可位于突起物140的任一侧边的下方。于此，连通孔130C以突起物140中邻近于第二电极160的那一侧为较佳的设置处。由于凹部130H与突起物140设置于扫描线GL1、GL2上方并与扫描线GL1、GL2具有相同的延伸方向，使得第一电极150可通过此凹部130H与突起物140的设置拓展其于基板110的法线方向D3上的面积，且因突起物140邻近于第二电极160的一侧而得以更强化形成于第一电极150和第二电极160之间在第二方向D2方向上的水平电场的强度。
在一些实施态样中，此些第一电极150可为一个连续图案。
在本实施例中，第二电极160可通过同层及/或不同层的连接线190电连接至共用电源。于此，因第二电极160被第一电极150环绕于其中，故第二电极160需经由位于不同层的连接线190电连接至共用电源。在一些实施态样中，第二电极160可通过和扫描线GL1、GL2位于同一层的连接线190电连接至共用电源。具体而言，第二电极160可先通过贯穿于绝缘层130、介电层170及栅极绝缘层GI的接触窗C1和连接线190接触，之后再通过此连接线190电连接至共用电源，但本发明并非以此为限。
在一些实施态样中，此些第一电极150和第二电极160可利用同一道制作工艺分别形成于突起物140的侧壁140S上和绝缘层130上。
此外，本实施例的突起物140是对应于扫描线GL1、GL2的位置而设置于绝缘层130的凹部130H中。于此，对应于扫描线GL1的位置的突起物140可为多个，且设置于此些突起物140上的各个第一电极150可分别连接至于第二方向D2上和扫描线GL1相邻的二个像素电极中之一。同样地，对应于扫描线GL2的位置的突起物140可为多个，且设置于此些突起物140上的各个第一电极150可分别连接至于第二方向D2上和扫描线GL2相邻的二个像素电极中之一。
举例而言，对应于扫描线GL1的位置的突起物140的数量以及对应于扫描线GL2的位置的突起物140的数量可各为四个，且分别排列成二乘二的矩阵。在对应于扫描线GL1的位置的此些突起物140中，设置在第一横列的突起物140上的第一电极150是电连接至位于扫描线GL1上方像素区域(未绘示)的像素电极，且设置在第二横列的突起物140上的第一电极150则电连接至位于扫描线GL1下方像素区域P1的像素电极。并且，在对应于扫描线GL2的位置的此些突起物140中，设置在第一横列的突起物140上的第一电极150是电连接至位于扫描线GL2上方像素区域P1的像素电极(即位于扫描线GL1和扫描线GL2之间的像素电极)，且设置在第二横列的突起物140上的第一电极150则电连接至位于扫描线GL2下方像素区域(未绘示)的像素电极。但本发明并非以此为限。
在另一些实施例中，对应于扫描线GL1的位置的突起物140可为一或多个。设置于此些突起物140上的第一电极150连接至于第二方向D2上和扫描线GL1相邻的二个像素电极中之一，且此些第一电极150是连接至同一个像素电极。同样地，对应于扫描线GL2的位置的突起物140可为一或多个。设置于此些突起物140上的第一电极150连接至于第二方向D2上和扫描线GL2相邻的二个像素电极中之一，此些第一电极150是连接至同一个像素电极，且此些第一电极150所连接到的像素电极和设置在对应于扫描线GL1的突起物140上的第一电极150所连接到的像素电极是不同的。
举例而言，对应于扫描线GL1的位置的突起物140的数量以及对应于扫描线GL2的位置的突起物140的数量可各为二个，且分别排列成一乘二的矩阵。于此，设置在对应于扫描线GL1的突起物140上的第一电极150皆电连接至位于扫描线GL1下方像素区域P1的像素电极(即位于扫描线GL1和扫描线GL2之间的像素电极)，且设置在对应于扫描线GL2的突起物140上的第一电极150则皆电连接至位于扫描线GL2下方像素区域(未示出)的像素电极，如图8所示。
请参阅图8与图9，图8为像素结构的第四实施例的俯视示意图，且图9为图8中沿DD’剖线的一实施例的剖面示意图。第四实施例的像素结构100的组成构件可大致上相同前述第二实施例的像素结构100的组成构件。在本实施例中的此些第一电极150和第三电极180是改作为像素电极而电连接至主动元件120的漏极DE，使得于扫描线GL1上有驱动信号输入时，第一电极150和第三电极180可因主动元件120的开启而通过漏极DE接收到输入的像素电位。并且，第二电极160是改作为共用电极而电连接至共用电源。
在一些实施态样中，此些第二电极160可通过同层及/或不同层的连接线电连接至共用电源。此外，第一电极150和第三电极180可通过同层及/或不同层的连接线电连接至主动元件120。举例而言，第一电极150和第三电极180可先通过同层的连接线以彼此电连接后，再通过第一电极150与第三电极180中的一者的局部填入至连通孔130C中来与主动元件120的漏极DE相接触以形成电连接。但本发明并非以此为限，在另一例示中，连通孔130C可为多个，且第一电极150和第三电极180可分别通过填入至此些连通孔130C中之一来和主动元件120的漏极DE形成电性相接。
在一些实施态样中，此些第一电极150和第三电极180可为一个连续图案。并且，此些第二电极160可为一个连续图案。
在本实施例中，第二电极160可通过同层及/或不同层的连接线电连接至共用电源。于此，因第二电极160被第一电极150环绕于其中，故第二电极160需经由位于不同层的连接线190电连接至共用电源。由于第二电极160和位于不同层的连接线190的连接方式大致上和第三实施例相同，故于此不再赘述。
在一些实施态样中，此些第一电极150、第三电极180和第二电极160可利用同一道制作工艺分别形成于突起物140的侧壁140S上和绝缘层130上。
在本实施例中，设置在对应于扫描线GL1的突起物140上的第一电极150皆电连接至位于扫描线GL1下方的像素电极，且设置在对应于扫描线GL2的突起物140上的第一电极150则皆电连接至位于扫描线GL2下方的像素电极。
此外，本实施例的像素结构100还可包含对应于数据线DL1、DL2的位置而设置在绝缘层130的凹部130H中的多个突起物140。于此，设置在对应于数据线DL1的突起物140上的各个第一电极150可分别连接至于第一方向D1上和数据线DL1相邻的二个像素电极中之一。同样地，设置在对应于数据线DL2的突起物140上的各个第一电极150则可分别连接至于第一方向D1上和数据线DL2相邻的二个像素电极中之一。
举例而言，对应于数据线DL1的位置的突起物140的数量以及对应于数据线DL2的位置的突起物140的数量可各为二个，且分别于第一方向D1上并排。在对应于数据线DL1的位置的二突起物140中，设置在左边的突起物140上的第一电极150是电连接至位于数据线DL1左方像素区域(未绘示)的像素电极，且设置在右边的突起物140上的第一电极150则是电连接至位于数据线DL1右方像素区域P1的像素电极(即位于数据线DL1和数据线DL2之间的像素电极)。并且，在对应于数据线DL2的位置的二突起物140中，设置在左边的突起物140上的第一电极150是电连接至位于数据线DL2左方像素区域P1的像素电极(即位于数据线DL1和数据线DL2之间的像素电极)，且设置在右边的突起物140上的第一电极150则是电连接至位于数据线DL2右方像素区域(未绘示)的像素电极。
图10为沟槽的一实施例的局部放大示意图，且图11为沟槽的另一实施例的局部放大示意图。请参阅图1至图11，在任一实施例中，绝缘层130可包含多个沟槽130T。并且，此些沟槽130T可根据各电极(例如第二电极160或第三电极180)于绝缘层130上的配置处而凿设于绝缘层130上，以待各电极形成于绝缘层130后，各电极的局部便可填入至此些沟槽130T中，而使得各电极在基板110的法线方向D3上的面积得以拓展，进而得以更加强水平电场的强度。于此，图10与图11虽是以第二电极160为例进行绘示，如图9中虚线框所示的局部，但此并非用以限定沟槽130T仅可对应于第二电极160的配置处进行设置。换言之，沟槽130T也可对应于第三电极180的配置处进行设置。
在一些实施态样中，沟槽130T主要是对应于作为共用电极使用的电极的配置处而设置于绝缘层130上。举例而言，沟槽130T在图5中可对应于第三电极180的配置处而设置于绝缘层130上，并且在图9中则对应于第二电极160的配置处而设置于绝缘层130上，但本发明并以此为限。
在另一些实施态样中，沟槽130T也可对应于作为像素电极使用的电极的配置处而设置于绝缘层130上。举例而言，沟槽130T在图5中也可对应于第二电极160的配置处而设置于绝缘层130上，并且在图9中则对应于第三电极180的配置处而设置于绝缘层130上。于此，当作为像素电极使用的电极需经由连通孔130C和主动元件120的漏极DE形成电性相接时，沟槽130T和连通孔130C是可共同地设置于作为像素电极使用的电极于绝缘层130上的配置处。
在一些实施态样中，此些沟槽130T可为开口较小的凹槽，使得第二电极160(或第三电极180)形成于绝缘层130上时，第二电极160(或第三电极180)的局部得以填入至沟槽130T中但不至于出现凹陷，如图10所示。具体而言，此时沟槽130T的开口宽度可介于1微米(μm)至2微米之间。但本发明并非以此为限。在另一些实施态样中，此些沟槽130T也可为开口较广的凹槽，使得第二电极160(或第三电极180)形成于绝缘层130上时，第二电极160(或第三电极180)可随着沟槽130T的地形起伏，如图11所示。具体而言，此时沟槽130T的开口宽度可介于3微米至4微米之间。
图12为像素结构的第五实施例的俯视示意图，且图13为图12中沿EE’剖线的一实施例的剖面示意图。请参阅图12与图13，在第五实施例中，部分第一电极150与部分第二电极160分别设置在同一突起物140的相对两侧壁140S上，并且第二电极160与第一电极150互不相接触。
在本实施例中，同一个突起物140上设有第二电极160和第一电极150时，第二电极160和第一电极150是分别设置在此突起物140的不同侧壁140S上。于此，第二电极160所设置的侧壁140S和第一电极150所设置的侧壁140S彼此相对。
在本实施例中，第二电极160是作为像素电极而电连接至主动元件120的漏极DE，使得于扫描线GL1上有驱动信号输入时，第二电极160可因主动元件120的开启而通过漏极DE接收到像素电位。并且，第一电极150则是作为共用电极而电连接至共用电源。因此，于驱动像素结构100进行显示时，此些第一电极150和第二电极160可因具有电位差而于其间形成水平电场，且此水平电场的强度可因第一电极150和第二电极160于法线方向D3上的面积的拓展而得到提升。
在一些实施态样中，此些第一电极150可为一个连续图案。并且，此些第二电极160可为一个连续图案。此外，此些第一电极150和第二电极160可利用同一道制作工艺分别形成于突起物140的侧壁140S上。
图14为第五实施例的像素结构的一变化实施例的剖面示意图。请参阅图14，在一些实施例中，像素结构100可更包含突起物141。突起物141设置于绝缘层130的上表面130S上。并且，第一电极150和第二电极160更可分别设置在突起物141的不同侧壁140S上，以由此形成维持显示画面时所需的存储电容Cs。
图15为第五实施例的另一变化实施例的剖面示意图。请参阅图15，在一些实施例中，位于突起物140的侧壁140S上的第一电极150，其更可位于突起物140的部分顶面140T上，以由此加强形成于第一电极150和第二电极160之间的水平电场，且此时第一电极150仍不接触于第二电极160。但本发明并非仅限于此，在另一些实施例中，只要第一电极150与第二电极160互不接触，位于突起物140的侧壁140S上的第二电极160也可更位于突起物140的部分顶面140T上。
图16为像素结构的一实施例的俯视示意图。请参阅图16，在一些实施例中，第一电极150可具有第一主干部150M和至少一第一支部150B，且至少一第一支部150B耦接于第一主干部150M。此外，第二电极160具有第二主干部160M和至少一第二支部160B，且至少一第二支部160B耦接于第二主干部160M。
在一些实施态样中，各第一支部150B的延伸方向是和第二支部160B的延伸方向平行。举例而言，当第一支部150B为沿着第二方向D2延伸的直条状电极时，第二支部160B也可为沿着第二方向D2延伸的直条状电极而平行于第一支部150B。又例如，当第一支部150B为弯折形状的电极时，第二支部160B也可为和第一支部150B大致上相同的弯折形状的电极，使得第二支部160B的延伸方向是和第一支部150B的延伸方向平行。
在一些实施态样中，第一电极150的多个第一支部150B和第二电极160的多个第二支部160B是交替排列的。举例而言，于本实施例中，第一电极150可由一个第一主干部150M和三个第一支部150B组成，且第二电极160由一个第二主干部160M和两个第三支部160B组成。并且，第二电极160的各个第二支部160B分别是位于两个相邻的第一支部150B之间，而可和第一电极150的第一支部150B形成交替排列的形式。
请参阅图1至图16，在任一实施例中，突起物140于基板110的垂直投影可重叠于扫描线GL1-GL2于基板110的垂直投影或重叠于数据线DL1-DL2于基板110的垂直投影。换言之，突起物140可对应于扫描线GL1-GL2或数据线DL1-DL2的设置处来配置在绝缘层130上，以减少对像素区域P1的开口率的影响。在一些实施态样中，突起物140于基板110的垂直投影是完全重叠于扫描线GL1-GL2于基板110的垂直投影或数据线DL1-DL2于基板110的垂直投影，以不影响到像素区域P1的开口率。然而，在另一些实施态样中，若像素区域P1的开口率可被牺牲时，突起物140也可设置于像素区域P1内(附图未示)，例如，突起物140于基板110的垂直投影也可与扫描线GL1-GL2于基板110的垂直投影部分交叠、或不重叠于扫描线GL1-GL2于基板110的垂直投影、或与数据线DL1-DL2于基板110的垂直投影部分交叠、或不重叠于数据线DL1-DL2于基板110的垂直投影。
在一些实施例中，突起物140于基板110的垂直投影的形状可为圆形、椭圆形(如图8所示)、长条形或其他合适的形状。此外，突起物140的垂直剖面可为梯形、矩形或其他合适的形状。
图17为突起物的一实施例的SEM示意图。请参阅图17，在一些实施态样中，突起物140的底部宽度可介于4微米至8微米之间。突起物140的顶部宽度可介于3微米至7微米之间。此外，突起物140的侧壁140S和基板110之间的夹角θ可介于80度至90度之间。
图18为凹部对水平电场的影响的模拟结果示意图。请参阅图18，此为利用TechWizLCD 3D对有凹部130H的像素结构100和无凹部130H的像素结构100进行模拟后所得的模拟结果。其中，有凹部130H的像素结构100，其水平电场的强度会较无凹部130H的像素结构100的水平电场的强度更大。
图19为显示装置的一实施例的剖面示意图。请参阅图1至图19，显示装置200可包含任一实施例的像素结构100以及液晶层210，且液晶层210是覆盖于像素结构100的突起物140、第一电极150、第二电极160、第三电极180(如果有设置的话)以及绝缘层130上。
在一些实施例中，配置有第一电极150(与第二电极160)的突起物140主要是设置在像素区域P1的边缘处，因而使得显示装置200在像素区域P1的边缘处可具有较高的穿透率。
在一些实施态样中，显示装置200可还包含相对于基板110设置的对向基板(图未示)，使得液晶层210夹设于基板110和对向基板之间。
在一些实施态样中，液晶层210可包含以水平模式转动的液晶。
在一些实施态样中，液晶层210可包含纳米胶囊微胞液晶，使得显示装置200可仅利用单一基板(即基板110)制成，从而达到薄化，在一实施例中，纳米胶囊微胞液晶的尺寸大于等于100微米，且小于等于300微米。
在一些实施态样中，显示装置200是运用横向电场切换(IPS)技术来进行显示。
综上所述，本发明实施例的像素结构及显示装置，其通过拓展像素电极及/或共用电极于基板的法线方向上的可配置面积来提升水平电场的强度。在像素结构及显示装置的一实施例中，其通过突起物与凹部的搭配设置来协助拓展像素电极及/或共用电极于基板的法线方向上的可配置面积。此外，还可通过沟槽的设置来协助拓展共用电极于基板的法线方向上的可配置面积。
虽然结合以上优选实施例公开了本发明，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神所作些许的更动与润饰，都应涵盖于本发明的范畴内，因此本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (18)
1.一种像素结构，其特征在于，包含：
基板；
主动元件，设置于该基板上；
绝缘层，设置于该主动元件与该基板上，该绝缘层具有一凹部；
至少一突起物，设置于该绝缘层的该凹部；
第一电极，设置该突起物的至少一侧壁上；及
第二电极，设置于该绝缘层上，且该第一电极与该第二电极不接触。
2.如权利要求1所述的像素结构，其中该第一电极电连接至该主动元件，且该第二电极电连接至一共用电源。
3.如权利要求2所述的像素结构，还包含第三电极，设置于该绝缘层上，其中该第二电极具有两个第二支部，该第三电极位于两个该第二支部之间，且该第三电极电连接至该主动元件。
4.如权利要求1所述的像素结构，其中该第一电极电连接至一共用电源，且该第二电极电连接至该主动元件。
5.如权利要求4所述的像素结构，还包含第三电极，设置于该绝缘层上，其中该第二电极具有两个第二支部，该第三电极位于两个该第二支部之间，且该第三电极电连接至该共用电源。
6.如权利要求1所述的像素结构，其中部分该第二电极还位于该突起物的另一侧壁上，且该第二电极电连接该主动元件。
7.如权利要求1至权利要求6中任一所述的像素结构，其中该绝缘层包含多个沟槽，该些沟槽对应于该第二电极设置，且该第二电极填入至该些沟槽中。
8.如权利要求5所述的像素结构，其中该绝缘层包含多个沟槽，该些沟槽对应于该第三电极设置，且该第三电极填入至该些沟槽中。
9.如权利要求2或权利要求4中任一所述的像素结构，其中该第一电极具有第一主干部和至少一第一支部，该第二电极具有第二主干部和至少一第二支部，该第一支部的延伸方向和该第二支部的延伸方向平行。
10.如权利要求9所述的像素结构，其中该第一电极具有至少两个该第一支部，该第二电极具有至少两个该第二支部，该些第一支部和该些第二支部交替排列。
11.如权利要求1至权利要求6中任一所述的像素结构，其中部分该第一电极还位于该突起物的一顶面上。
12.如权利要求1至权利要求6中任一所述的像素结构，其中该突起物在该基板的投影形状为一长条形。
13.如权利要求1至权利要求6中任一所述的像素结构，其中该突起物在该基板的投影形状为圆形或椭圆形。
14.如权利要求1至权利要求6中任一所述的像素结构，其中该绝缘层为一有机绝缘材料。
15.如权利要求1至权利要求6中任一所述的像素结构，还包含扫描线与数据线配置于该基板上并与该主动元件电连接，该扫描线相交于该数据线，且该突起物于该基板的垂直投影重叠于该扫描线于该基板的垂直投影或该数据线于该基板的垂直投影。
16.如权利要求1至权利要求6中任一所述的像素结构，其中该凹部深度大于0.1微米且小于2微米。
17.如权利要求1至权利要求6中任一所述的像素结构，其中该突起物的高度介于1微米至10微米之间。
18.一种显示装置，包括如权利要求1至权利要求6中任一所述的像素结构以及液晶层，且该液晶层覆盖于该第一电极、该突起物、该第二电极与该绝缘层上，其中该液晶层包含纳米胶囊微胞液晶。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107118823 | 2018-05-31 | ||
| TW107118823A TWI657299B (zh) | 2018-05-31 | 2018-05-31 | 畫素結構與顯示裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108828853A true CN108828853A (zh) | 2018-11-16 |
Family
ID=64152788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810906024.1A Pending CN108828853A (zh) | 2018-05-31 | 2018-08-08 | 像素结构与显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108828853A (zh) |
| TW (1) | TWI657299B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110609423A (zh) * | 2019-09-04 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶面板 |
| CN110764321A (zh) * | 2019-10-16 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管像素电极层结构及显示面板 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1760737A (zh) * | 2004-10-14 | 2006-04-19 | 阿尔卑斯电气株式会社 | Ocb模式半透射反射型液晶显示装置 |
| CN102629040A (zh) * | 2012-02-02 | 2012-08-08 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| CN103018976A (zh) * | 2012-12-12 | 2013-04-03 | 河北工业大学 | 一种蓝相液晶显示器装置 |
| CN202939395U (zh) * | 2012-12-12 | 2013-05-15 | 河北工业大学 | 一种蓝相液晶显示器装置 |
| CN103984130A (zh) * | 2014-03-28 | 2014-08-13 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN104765207A (zh) * | 2015-01-20 | 2015-07-08 | 深圳市华星光电技术有限公司 | 像素结构及具有该像素结构的液晶显示器 |
| CN105116586A (zh) * | 2015-09-21 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种半透反式蓝相液晶显示器及其液晶显示模组 |
| TW201610530A (zh) * | 2014-09-15 | 2016-03-16 | 群創光電股份有限公司 | 畫素結構及液晶顯示器 |
| CN105549278A (zh) * | 2016-01-11 | 2016-05-04 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
| JP2017091693A (ja) * | 2015-11-05 | 2017-05-25 | 株式会社ジャパンディスプレイ | 表示装置の製造方法及び表示装置 |
| TWI588582B (zh) * | 2016-09-29 | 2017-06-21 | 元太科技工業股份有限公司 | 顯示裝置及其畫素結構 |
| CN107068691A (zh) * | 2017-03-28 | 2017-08-18 | 上海天马微电子有限公司 | 阵列基板和阵列基板的制作方法 |
| CN104880882B (zh) * | 2015-06-12 | 2018-03-02 | 武汉华星光电技术有限公司 | 一种蓝相液晶显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9383611B1 (en) * | 2015-01-06 | 2016-07-05 | Hiap L. Ong | Liquid crystal displays having pixels with a control electrode to amplify intrinsic fringe fields |
-
2018
- 2018-05-31 TW TW107118823A patent/TWI657299B/zh active
- 2018-08-08 CN CN201810906024.1A patent/CN108828853A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1760737A (zh) * | 2004-10-14 | 2006-04-19 | 阿尔卑斯电气株式会社 | Ocb模式半透射反射型液晶显示装置 |
| CN102629040A (zh) * | 2012-02-02 | 2012-08-08 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| CN103018976A (zh) * | 2012-12-12 | 2013-04-03 | 河北工业大学 | 一种蓝相液晶显示器装置 |
| CN202939395U (zh) * | 2012-12-12 | 2013-05-15 | 河北工业大学 | 一种蓝相液晶显示器装置 |
| CN103984130A (zh) * | 2014-03-28 | 2014-08-13 | 友达光电股份有限公司 | 像素结构及显示面板 |
| TW201610530A (zh) * | 2014-09-15 | 2016-03-16 | 群創光電股份有限公司 | 畫素結構及液晶顯示器 |
| CN104765207A (zh) * | 2015-01-20 | 2015-07-08 | 深圳市华星光电技术有限公司 | 像素结构及具有该像素结构的液晶显示器 |
| CN104880882B (zh) * | 2015-06-12 | 2018-03-02 | 武汉华星光电技术有限公司 | 一种蓝相液晶显示面板 |
| CN105116586A (zh) * | 2015-09-21 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种半透反式蓝相液晶显示器及其液晶显示模组 |
| JP2017091693A (ja) * | 2015-11-05 | 2017-05-25 | 株式会社ジャパンディスプレイ | 表示装置の製造方法及び表示装置 |
| CN105549278A (zh) * | 2016-01-11 | 2016-05-04 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
| TWI588582B (zh) * | 2016-09-29 | 2017-06-21 | 元太科技工業股份有限公司 | 顯示裝置及其畫素結構 |
| CN107068691A (zh) * | 2017-03-28 | 2017-08-18 | 上海天马微电子有限公司 | 阵列基板和阵列基板的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110609423A (zh) * | 2019-09-04 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶面板 |
| CN110764321A (zh) * | 2019-10-16 | 2020-02-07 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管像素电极层结构及显示面板 |
| CN110764321B (zh) * | 2019-10-16 | 2022-08-05 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管像素电极层结构及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI657299B (zh) | 2019-04-21 |
| TW202004304A (zh) | 2020-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106873839B (zh) | 一种触控显示面板及触控显示装置 | |
| CN104952902B (zh) | 显示装置 | |
| JP4907659B2 (ja) | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 | |
| CN104731405B (zh) | 一种触控显示装置及其制造方法 | |
| CN104699316B (zh) | 阵列基板、显示面板及显示装置 | |
| CN104460160B (zh) | 像素结构 | |
| CN205827025U (zh) | 一种阵列基板及显示面板 | |
| CN107797321A (zh) | 阵列基板、液晶显示面板和液晶显示装置 | |
| CN106200162A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN106783933A (zh) | 一种显示面板、装置以及制作方法 | |
| CN107039465A (zh) | 一种阵列基板及制备方法、显示面板和显示装置 | |
| KR20180079036A (ko) | 구동 박막 트랜지스터 및 이를 이용한 유기 발광 표시 장치 | |
| CN104865766A (zh) | 多域垂直配向型液晶的像素结构 | |
| CN205427404U (zh) | 阵列基板、显示装置 | |
| CN109950297B (zh) | 一种有机发光显示面板及装置 | |
| CN104317123B (zh) | 像素结构及其制造方法、阵列基板、显示面板和显示装置 | |
| CN108828853A (zh) | 像素结构与显示装置 | |
| US11765950B2 (en) | Display device | |
| US20160198582A1 (en) | Flexible display | |
| CN106775124A (zh) | 一种触控显示面板及显示装置 | |
| CN107561800A (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN101859048B (zh) | 电泳显示器及其像素结构 | |
| KR20190026155A (ko) | 전계발광표시장치 및 이의 제조방법 | |
| KR102019191B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| CN105182643B (zh) | 主动式阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181116 |