JP4907659B2 - アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 - Google Patents
アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 Download PDFInfo
- Publication number
- JP4907659B2 JP4907659B2 JP2008525797A JP2008525797A JP4907659B2 JP 4907659 B2 JP4907659 B2 JP 4907659B2 JP 2008525797 A JP2008525797 A JP 2008525797A JP 2008525797 A JP2008525797 A JP 2008525797A JP 4907659 B2 JP4907659 B2 JP 4907659B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- wiring
- active matrix
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 206
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 144
- 239000011159 matrix material Substances 0.000 title claims description 137
- 239000010408 film Substances 0.000 claims description 436
- 239000010410 layer Substances 0.000 claims description 199
- 239000003990 capacitor Substances 0.000 claims description 174
- 238000003860 storage Methods 0.000 claims description 164
- 125000006850 spacer group Chemical group 0.000 claims description 161
- 239000011229 interlayer Substances 0.000 claims description 71
- 239000010409 thin film Substances 0.000 claims description 52
- 238000000605 extraction Methods 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 43
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 9
- 229920003986 novolac Polymers 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 229920001296 polysiloxane Polymers 0.000 claims description 6
- 239000004925 Acrylic resin Substances 0.000 claims description 5
- 229920000178 Acrylic resin Polymers 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- -1 polysiloxane Polymers 0.000 claims description 5
- 229920005749 polyurethane resin Polymers 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 235000019557 luminance Nutrition 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- 101150096622 Smr2 gene Proteins 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910018540 Si C Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 230000002087 whitening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶表示装置、各種ＥＬ表示装置等の表示装置、およびそれらに用いられるアクティブマトリクス基板に関する。
アクティブマトリクス基板は、液晶表示装置、ＥＬ（Electro Luminescence：エレクトロルミネッセンス）表示装置等のアクティブマトリクス型表示装置において幅広く用いられている。一般的なアクティブマトリクス基板は、その表示領域に、複数の走査信号線、複数のデータ信号線、およびこれらの各交点に設けられたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を有しており、このＴＦＴを介して、データ信号線から画素電極に適宜電位信号が伝送される。また、ＴＦＴのオフ期間中の自己放電やＴＦＴのオフ電流による映像劣化を防止するため、あるいは液晶駆動における各種変調信号を伝送するために、各画素領域（表示領域）に保持容量配線を備えたアクティブマトリクス基板も存在する。
ところで、表示領域に形成される複数の保持容量配線は、表示領域の周囲に設けられる非表示領域において共通配線（幹配線）に接続される。例えば、図３７（ａ）・図３７（ｂ）に示す従来技術では、非表示領域において、各補助容量線８１１は、コンタクトホール８０８を介して、データ線８０４と同一層の導電膜で形成される集合補助容量線８１３（共通配線）に接続される（特許文献１・２参照）。なお、関連する公知文献として、下記特許文献３・４を挙げることができる。
日本国公開特許公報「特開２００２−６７７３号公報（平成１４年(2002)１月１１日公開）」
日本国公開特許公報「特開平１０−３１９４３３号公報（平成１０年(1998)１２月４日公開）」
日本国公開特許公報「特開平７−１１４０４４号公報（平成７年(1995)５月２日公開）」
日本国公開特許公報「特開平７−２８７２５２号公報（平成７年(1995)１０月３１日公開）」
ここで、上記従来技術では、各補助容量線８１１とゲート線８０２とは同一のレイヤーに形成され、集合補助容量線８１３（共通配線）はこれらより上層（データ線８０４と同一層）に形成され、非表示領域において集合補助容量線８１３はゲート線８０２（走査信号線）と交差している。したがって、この交差部分では、ゲート線８０２上に絶縁膜８０３を介して集合補助容量線８１３が形成されることになり、ゲート線８０２と集合補助容量線８１３との短絡を確実に防止するためには、非表示領域の絶縁膜８０３にも相応の厚さが要求される。
一方で、絶縁膜８０３の厚みが増すと、コンタクトホール形成時のエッチング深さが増すことになり、絶縁膜８０３の膜厚や膜質のばらつき等によるコンタクトホール８０８の形成不良が発生し易くなる。例えば、コンタクトホール形成位置の膜厚が大きくなっていると、絶縁膜エッチング時にホールが開き切らず、各補助容量線８１１と集合補助容量線８１３とが接続不良となるおそれがある。
また、非表示領域において各走査信号線を、コンタクトホールを介して外部接続用の引き出し配線に接続する部分についても同様の問題がある。すなわち、引き出し配線と他の配線（例えば、集合補助容量線）との短絡を確実に防止するには、非表示領域の絶縁膜にも相応の厚さが要求されるが、この絶縁膜の厚みが増すと、コンタクトホール形成時のエッチング深さが増すことになり、絶縁膜の膜厚や膜質のばらつき等によるコンタクトホールの形成不良が発生し易くなる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、非表示領域において２つの配線（例えば、保持容量配線とその幹配線）を精度良く接続でき、かつこれらの配線と他の配線（例えば、走査信号線）との短絡が生じにくいアクティブマトリクス基板を提供する点にある。
本発明に係るアクティブマトリクス基板は、複数の保持容量配線とこれらを覆う絶縁膜とを備えたアクティブマトリクス基板であって、各保持容量配線は、非表示領域において、絶縁膜の上層にある幹配線にコンタクトホールを介して接続され、上記絶縁膜は、該コンタクトホール内に（コンタクトホールの開口下に）刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とする。また、本アクティブマトリクス基板は、非表示領域に設けられたコンタクトホールを介して接続された２つの配線と、これら配線の一方の配線と同じ層に設けられ、他方の配線と非表示領域にて交差する交差配線とを備えたアクティブマトリクス基板であって、上記２つの配線間にある絶縁層は、上記コンタクトホールを形成するための刳り貫き部と、刳り貫き部に接する第１の膜厚部と、少なくとも上記他方の配線および交差配線が交差する部分に位置し、第１の膜厚部より膜厚の大きな第２の膜厚部とを備えることを特徴とするともいえる。例えば、上記２つの配線は保持容量配線とその幹配線で、交差配線は走査信号線である。
上記構成は、非表示領域において上記絶縁膜に局所的に膜厚の小さくなった部分を形成しておき、その一部（例えば中央部）を刳り貫いて上記コンタクトホール（保持容量配線と幹配線を接続するコンタクトホール）を形成することで得られる。
このように、非表示領域の絶縁膜について、コンタクトホール形成位置およびその近傍を薄く、その他の部分を厚くしておけば、幹配線と他の配線（例えば、走査信号線）との短絡を確実に回避しながら、該幹配線を保持容量配線に精度良く接続することができる。
本発明に係るアクティブマトリクス基板は、表示領域の各画素領域に、第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを備えたアクティブマトリクス基板であって、各画素領域を通る第１および第２の保持容量配線と、該第１および第２の保持容量配線を覆う絶縁膜とを備え、非表示領域において、上記第１の保持容量配線が絶縁膜の上層にある第１の幹配線に第１のコンタクトホールを介して接続されるとともに、上記第２の保持容量配線が絶縁膜の上層にある第２の幹配線に第２のコンタクトホールを介して接続されており、上記絶縁膜は、上記第１のコンタクトホール内に（第１のコンタクトホールの開口下に）刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっているとともに、上記第２のコンタクトホール内に（第２のコンタクトホールの開口下に）刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とする。
本アクティブマトリクス基板によれば、上記第１および第２の保持容量配線の電位を個別制御することによって１つの画素領域に輝度の異なる複数の領域を形成すること（マルチピクセル駆動）が可能となり、この場合においても上記の効果を望むことができる。この場合、上記第１および第２の幹配線は、それぞれの電位波形の位相が互いに１８０度ずれるように電位制御されても構わない。
また、上記第１および第２の幹配線はそれぞれ、第１および第２のトランジスタがオフされた後に電位が上昇あるいは降下するとともに、その状態が次フレームでこれらトランジスタがオフされるまで続くように電位制御されても良い。すなわち、上記第１の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第２の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるか、あるいは、上記第１の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第２の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御される。
この場合、上記第１の保持容量配線の電位が上昇するのと、第２の保持容量配線の電位が下降するのとが一水平期間ずれているか、あるいは、上記第１の保持容量配線の電位が下降するのと、第２の保持容量配線の電位が上昇するのとが一水平期間ずれていてもよい。
本アクティブマトリクス基板においては、上記絶縁膜はゲート絶縁膜であって、刳り貫かれた部分に隣接する第１の膜厚部と、該第１の膜厚部に隣接し、これより膜厚の大きな第２の膜厚部とを備え、各コンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、上記第１の膜厚部の外周内に位置していてもよい。このように、各幹配線下のより多くの部分を第１の膜厚部（ゲート絶縁膜が薄い部分）とすることで、各幹配線と対向電極との距離が広がり、両者間の寄生容量を低減することができる。これにより、各幹配線を伝わる信号の鈍りを抑制することができる。該構成では、さらに、非表示領域において、第２の幹配線に接続する第２の保持容量配線が第１の幹配線とも交差しており、この第２の保持容量配線と第１の幹配線とが交差する部分が、上記第１の膜厚部の外周内に位置するも、この第２の保持容量配線と第１の幹配線とが交差する部分のゲート絶縁膜構造は、上記第２の膜厚部（ゲート絶縁膜が厚い部分）と同一であることが望ましい。こうすれば、上記効果を得ながら第２の保持容量配線と第１の幹配線との短絡も防止することができる。
本発明に係るアクティブマトリクス基板は、複数の走査信号線とこれらを覆う絶縁膜とを備えたアクティブマトリクス基板であって、各走査信号線は、非表示領域において、絶縁膜の上層にある引き出し配線にコンタクトホールを介して接続され、上記絶縁膜は、上記コンタクトホール内に（コンタクトホールの開口下に）刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とする。
上記構成は、非表示領域において上記絶縁膜に周囲より膜厚の小さな部分を形成するとともにその一部（例えば中央部）を刳り貫いて上記コンタクトホール（走査信号線と引き出し配線を接続するコンタクトホール）を形成することで得られる。
このように、非表示領域の絶縁膜について、上記コンタクトホールの形成位置を薄く、その他の部分を厚くしておけば、引き出し配線と他の配線（例えば、保持容量配線）との短絡を確実に回避しながら、該引き出し配線と走査信号線とを精度良く接続することができる。
本発明に係るアクティブマトリクス基板においては、上記絶縁膜は、上記領域に該当する第１の膜厚部と、該第１の膜厚部に隣接し、これより膜厚の大きな第２の膜厚部とを備える。上記構成は、非表示領域に位置する絶縁膜に周囲（第２の膜厚部）より膜厚の小さな第１の膜厚部を形成するとともに該第１の膜厚部の一部（例えば中央部）を刳り貫いて上記コンタクトホールを形成することで得られる。なお、第１の膜厚部は刳り貫き部を取り囲むように形成されていることが好ましく、第２の膜厚部は、少なくとも非表示領域における幹配線および他配線の交差部に形成されていれば良い。
本アクティブマトリクス基板においては、上記絶縁層はゲート絶縁膜であっても良く、このゲート絶縁膜は複数のゲート絶縁層からなり、上記薄膜部においては少なくとも１つのゲート絶縁層が薄く形成されていても構わない。また、上記ゲート絶縁膜は複数のゲート絶縁層からなり、薄膜部において１以上のゲート絶縁層を有し、他の部分においてそれより多いゲート絶縁層を有する構成とすることもできる。
この場合、少なくとも１つのゲート絶縁層を平坦化膜としても良い。こうすれば、走査信号線およびデータ信号線の交差部の段差が小さくなり、データ信号線が走査信号線を乗り越える段差が軽減されるため、信号線交差部におけるデータ信号線の断線が発生し難くなる。また、例えば、ゲート絶縁層の１つにＳｉＮｘ（窒化シリコン）膜を用いる場合、ゲート電極のテーパ部における緻密さがその他の領域より低下（膜質が低下）し、静電気によるＳｉＮｘの破壊が発生しやすい。ここで、複数のゲート絶縁層のいずれかに平坦化膜を用いれば、上記テーパ部においても絶縁膜の厚みを確保することができ、ＳｉＮｘ膜の破壊を防止できる。
本アクティブマトリクス基板においては、上記ゲート絶縁膜が有機物を含むゲート絶縁層を備えても良い。有機物を含む材料としてはＳＯＧ（スピンオンガラス）材料やアクリル系樹脂材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂などがある。これらの材料は基板上に塗布することで形成できるので、ミクロンオーダーの厚膜化が比較的容易である。このため、走査信号線に接続された導電層や保持容量配線と他の配線との距離を大きくすることができ、短絡を発生し難くすることができる。
また、上記他の部分においては、最下層のゲート絶縁層を平坦化膜とすることが好ましい。さらに、上記平坦化膜の基板面に接する部分の厚みが、基板面に形成されるゲート電極の厚みよりも大きいことが好ましい。こうすれば、平坦化効果が向上し、各信号線間短絡の発生を一層抑制することができる。また、データ信号線の断線もより発生し難くなる。
また、この最下層のゲート絶縁層を、スピンオンガラス（ＳＯＧ）材料からなる平坦化膜（ＳＯＧ膜）とすることが好ましい。こうすれば、第１ゲート絶縁層としてのＳＯＧ膜上に、第２ゲート絶縁層、高抵抗半導体層、および低抵抗半導体層をＣＶＤ法などにより連続して成膜することができる。これにより、製造工程の短縮が可能となる。この場合、上記薄膜部ではＳＯＧ膜を抜いておき、他の部分の最下層にＳＯＧ膜を形成する構成とすることもできる。また、ゲート絶縁膜における上記薄膜部のエッジ近傍を順テーパ形状とすれば、その上層に形成される各電極が断線しにくくなる。
本アクティブマトリクス基板においては、上記コンタクトホールが複数形成されていても良い。このように、コンタクトホールを複数形成することで、コンタクトの冗長性が得られ、コンタクト不良の発生をさらに抑制することが可能となる。また、上記コンタクトホール内には、保持容量配線と幹配線とを接続する接続電極が形成されていても良い。こうすれば、コンタクトホール部分の面積を小さくできるので、非表示領域の面積を小さくできる。これにより、アクティブマトリクス基板を小型化できる。この場合、上記接続電極は、表示領域の画素電極と同一材料で形成されていても良い。こうすれば、接続電極を画素電極形成時に同時形成することができるので、アクティブマトリクス基板の製造工程を簡略化できる。また、上記幹配線は、表示領域のデータ信号線と同一材料で形成されていても良い。こうすれば、データ信号線形成時に幹配線を同時形成することができ、アクティブマトリクス基板の製造工程を簡略化できる。
本アクティブマトリクス基板は、ゲート絶縁層の上層に、第１および第２の層間絶縁膜を備え、上記コンタクトホールはゲート絶縁膜並びに第１および第２の層間絶縁膜を貫いていても良い。この場合、各画素領域に、トランジスタと画素電極とを接続する画素内コンタクトホールが形成され、画素内コンタクトホール下のゲート絶縁膜は第２の膜厚部と同一の構造であっても良い。こうすれば、画素領域においてトランジスタ（そのドレイン電極）と保持容量配線とが短絡しにくくなり、欠陥画素の発生を抑制することができる。
上記構成においては、非表示領域のコンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、第１の膜厚部の外周内に位置していることが好ましい。こうすれば、非表示領域のコンタクトホール部分における第２の層間絶縁膜の厚みと、画素内コンタクトホール部分における第２の層間絶縁膜の厚みとの差（膜厚差）を小さくでき、製造工程の簡易（短縮）化を図ることができる。例えば、上記交差部において、両配線のうち下層側に位置する配線のエッジと、第１の膜厚部のエッジとの間隔が６０μｍ以上とする。こうすれば、上記膜厚差を０．１〜０．２μｍ程度にできるため、同一の露光量で両コンタクトホールを形成することができる。これにより、第２層間絶縁膜が残ってコンタクト不良が発生するといったおそれを低減することができる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は、各画素領域において、保持容量配線と重畳する領域の中に膜厚の小さくなった薄膜部を備えても良い。こうすれば、保持容量配線と薄膜部とが重なる位置で容量を支配的に決定でき、保持容量配線の仕上がり具合が容量ばらつきに与える影響が小さくなる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は、各画素領域において、トランジスタのゲート電極と重畳する部分に膜厚が小さくなった薄膜部を有しており、上記薄膜部とトランジスタのソース電極との重畳面積は、上記薄膜部とトランジスタのドレイン電極との重畳面積より小さい構成とすることもできる。こうすれば、トランジスタの特性を維持しつつ、修正が容易でない信号線間（データ信号線・走査信号線間）短絡の発生を抑制することが可能となる。
本発明の液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、上記絶縁膜はゲート絶縁膜であり、上記スペーサは、表示領域に配される第１のスペーサと非表示領域に配される第２のスペーサとからなり、第１のスペーサ下のゲート絶縁膜構造と、第２のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする。
このように、非表示領域・表示領域間でスペーサ下のゲート絶縁膜構造を一致させることで第１および第２のスペーサの高さ設定が容易になり、表示領域および非表示領域間のセルギャップの差を小さくすることができる。これにより、表示領域および非表示領域の境界近傍における輝度ムラの発生を抑制することができる。
本液晶パネルにおいては、上記ゲート絶縁膜は、上記刳り貫かれた部分に隣接する第１の膜厚部と、この第１の膜厚部に隣接し、該第１の膜厚部より膜厚の大きな第２の膜厚部とを有しており、第２のスペーサ下にあたる部分が第２の膜厚部となっていることが好ましい。第２の膜厚部はゲート絶縁膜が厚く、ゲート絶縁膜にＳＯＧ材料等を用いることで平坦化効果が得られるためである。なお、上記ゲート絶縁膜は、上記第１の膜厚部において１以上のゲート絶縁層を有するとともに第２の膜厚部において第１の膜厚部より多いゲート絶縁層を有し、上記第２の膜厚部においては、いずれかのゲート絶縁層が平坦化膜であってもよい。
本液晶パネルにおいては、第１および第２のスペーサそれぞれが、ゲート絶縁膜で覆われる１つ金属配線のみに重なるように設けられ、該１つ金属配線が、走査信号線あるいは保持容量配線であってもよい。
このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第１および第２のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。
本液晶パネルにおいては、第１のスペーサが、ゲート絶縁膜の上層にあるデータ信号線と走査信号線との交差部分あるいは上記データ信号線と保持容量配線との交差部分に重なるように設けられ、第２のスペーサが、幹配線と走査信号線との交差部分あるいは幹配線と保持容量配線との交差部分に重なるように設けられていてもよい。
このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第１および第２のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。
本液晶パネルにおいては、少なくとも第２のスペーサの比誘電率が、液晶層内の液晶材料の平均比誘電率よりも小さいことが好ましい。こうすれば、第２のスペーサをいずれかの幹配線上に設置した場合に、該幹配線および対向基板（電極）間の寄生容量が低減され、幹配線を伝わる信号の鈍りを抑制することができる。
本液晶パネルにおいては、ゲート絶縁膜と液晶層との間に層間絶縁膜が形成され、該層間絶縁膜に有機物を含む層が含まれていてもよい。有機物を含む層間絶縁膜は、ＳｉＮｘやＳｉＯ２といった無機膜にくらべ弾性がある。よって、表示領域と非表示領域のスペーサが対向基板側に形成され、かつスペーサがアクティブマトリクス基板と接触するような構成においては、有機物を含む層間絶縁膜が配置されていると、その弾性変形によって、対向基板側のカラーフィルタ層やブラックマトリクスの厚みばらつき、あるいはスペーサ高さのばらつき、あるいはアクティブマトリクス基板の膜厚ばらつきが吸収されるという効果がある。なお、有機物を含む層間絶縁膜には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂等を用いることができる。
本液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、上記スペーサは、表示領域に配される第１のスペーサと非表示領域に配される第２のスペーサとからなり、第２の保持容量配線および第１の幹配線が交差する部分と重なるように第２のスペーサが設けられるとともに、第１のスペーサ下のゲート絶縁膜構造は、第２のスペーサ下のゲート絶縁膜構造と同一であり、上記第２のスペーサは液晶層内の液晶材料よりも比誘電率が小さいことを特徴とする。
このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第１および第２のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。
また、第１の幹配線と第２の保持容量配線との短絡を防止するためにそれらの交差部を第２の膜厚部（ゲート絶縁膜が厚い部分）にすると、第１の幹配線および対向基板間の距離が縮まり、両者間の寄生容量は増加する。そこで、この交差部分上に、液晶材料の平均比誘電率よりも小さい比誘電率をもつスペーサを配することで、この寄生容量を低減することができる。
本液晶パネルは、第１のスペーサは、ゲート絶縁膜の上層にあるデータ信号線と走査信号線あるいはいずれかの保持容量配線との交差部分に重なるように設けられていることが望ましい。
本液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、上記絶縁膜はゲート絶縁膜であり、上記スペーサは、表示領域に配される第１のスペーサと非表示領域に配される第２のスペーサとからなり、第１のスペーサ下のゲート絶縁膜構造と、第２のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする。
このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第１および第２のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。
また、本発明の表示装置は、上記アクティブマトリクス基板を備えることを特徴とする。
また、本発明のテレビジョン受像機は、上記表示装置と、テレビジョン放送を受信するチューナ部とを備えていることを特徴とする。
以上のように、非表示領域の絶縁膜について、保持容量配線およびその幹配線を接続するコンタクトホールの形成位置を薄く、その他の部分を厚くしておくことで、幹配線と他の配線との短絡を確実に回避しながら、該幹配線および保持容量配線を精度良く接続することができる。また、走査信号線およびその引き出し配線を接続するコンタクトホールの形成位置を薄く、その他の部分を厚くしておくことで、引き出し配線と他の配線との短絡を確実に回避しながら、該引き出し配線と走査信号線とを精度良く接続することができる。
７ ドレイン引き出し電極
８ ドレイン電極
９ ソース電極
１０ １０ｘ １０ｙ １０ｚ アクティブマトリクス基板
１１ ４８ ６８ コンタクトホール
１２ ＴＦＴ（トランジスタ）
１５ データ信号線
１６ 走査信号線
１７ 画素電極
１８ 保持容量配線
２１ 第１ゲート絶縁層
２２ 第２ゲート絶縁層
３１ ５７ 薄膜部
４０ ゲート絶縁膜
４４ 表示領域
５０ Ｃｓ幹配線
５１ フォトスペーサ
５２ ６２ ９２ 刳り貫き部
５３ ６３ ７１ ９３ 第１の膜厚部
５４ ６４ ９４ 第２の膜厚部
５５ 非表示領域
５９ｘ ゲート引き出し配線
６１ フォトスペーサ
ＰＡ 画素領域
８ ドレイン電極
９ ソース電極
１０ １０ｘ １０ｙ １０ｚ アクティブマトリクス基板
１１ ４８ ６８ コンタクトホール
１２ ＴＦＴ（トランジスタ）
１５ データ信号線
１６ 走査信号線
１７ 画素電極
１８ 保持容量配線
２１ 第１ゲート絶縁層
２２ 第２ゲート絶縁層
３１ ５７ 薄膜部
４０ ゲート絶縁膜
４４ 表示領域
５０ Ｃｓ幹配線
５１ フォトスペーサ
５２ ６２ ９２ 刳り貫き部
５３ ６３ ７１ ９３ 第１の膜厚部
５４ ６４ ９４ 第２の膜厚部
５５ 非表示領域
５９ｘ ゲート引き出し配線
６１ フォトスペーサ
ＰＡ 画素領域
本発明の実施の形態１について図１〜図３６に基づいて説明すれば以下のとおりである。図１は、本実施の形態に係るアクティブマトリクス基板（表示領域・非表示領域）の概略構成を示す平面図であり、図２は図１に示すＡ１−Ａ２線矢視断面図である。
図１に示されるように、アクティブマトリクス基板１０は、その表示領域４４において、互いに直交するように図中左右方向に形成された走査信号線１６および図中上下方向に形成されたデータ信号線１５と、各信号線（１５・１６）の交点近傍に形成されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）１２と、画素電極１７と、図中左右方向に形成された保持容量配線（Ｃｓ配線）１８とを備える。以下、図中左右方向は走査信号線あるいは保持容量配線に沿う方向、図中上下方向はデータ信号線に沿う方向を意味する。
ＴＦＴ１２は、そのソース電極９がデータ信号線１５に接続され、そのドレイン電極８がドレイン引き出し配線３７、ドレイン引き出し電極７、およびコンタクトホール１１を介して画素電極１７に接続される。なお、走査信号線１６がＴＦＴ１２のゲート電極を兼ねている。画素電極１７はＩＴＯ等の透明電極であり、アクティブマトリクス基板１０下からの光（バックライト光）を透過させる。
アクティブマトリクス基板１０においては、走査信号線１６に送られる走査信号（ゲートＯＮ電圧）によってＴＦＴ１２がＯＮ（ソース電極９とドレイン電極８とが導通状態）となり、この状態においてデータ信号線１５に送られるデータ信号（信号電圧）がソース電極９、ドレイン電極８、ドレイン引き出し配線３７、ドレイン引き出し電極７、およびコンタクトホール１１を介して画素電極１７に書き込まれる。
保持容量配線１８は各画素領域ＰＡを図中左右方向に横切っており、この保持容量配線１８が保持容量の一方電極（保持容量下電極）として、ドレイン引き出し電極７が他方の電極（保持容量上電極）として機能する。なお、この保持容量は、例えば、画素電極１７に次のデータ信号が入力されるまでの間、画素電極１７に書き込まれた電位を保持するための容量Ｃとして機能する。
一方図１に示されるように、アクティブマトリクス基板１０は、その非表示領域５５において、走査信号線の端部１６ｘと、保持容量配線（Ｃｓ配線）の端部１８ｘと、図中上下方向に形成されたＣｓ幹配線（共通配線）５０とを備える。ここで、各保持容量配線の端部１８ｘはコンタクトホール４８を介してＣｓ幹配線５０に接続されており、該Ｃｓ幹配線５０を介して各保持容量配線１８に所定の電位が与えられる。具体的には、非表示領域５５において各保持容量配線の端部１８ｘとＣｓ幹配線５０とが直交しており、その交差部Ｐの中にコンタクトホール４８が形成されている。
ここで、上記交差部分およびその近傍の断面構造を図２に示す。同図に示すように、非表示領域では、基板２０上に保持容量配線の端部１８ｘと走査信号線の端部１６ｘとが形成され、これらを覆うようにゲート絶縁膜４０が設けられる。ゲート絶縁膜４０は、保持容量配線の端部１８ｘと重畳する領域の中に、コンタクトホール４８の一部となる（コンタクトホール４８の開口下に位置する）刳り貫き部５２と、該刳り貫き部５２を取り囲む第１の膜厚部５３とを備える。さらに、ゲート絶縁膜４０は、該第１の膜厚部５３を取り囲むように第２の膜厚部５４を備え、この第２の膜厚部５４は、例えば走査信号線の端部１６ｘと重なっている。ここで、第２の膜厚部５４は第１のゲート絶縁層２１と第２のゲート絶縁層２２とからなる一方で第１の膜厚部５３は第２のゲート絶縁層２２のみからなる。製造工程では、保持容量配線１８および走査信号線１６を覆うように第１のゲート絶縁層２１を形成した後にその一部（第１の膜厚部５３および刳り貫き部５２に対応する箇所）をエッチング除去し、続いて第２のゲート絶縁層２２を形成し、さらに、第２のゲート絶縁層２２の刳り貫き部５２に対応する部分をエッチング除去する。これにより、第１および第２の膜厚部５３・５４並びに刳り貫き部５２が形成される。
ゲート絶縁膜４０上には、刳り貫き部５２以外の部分にＣｓ幹配線５０が形成される。すなわち、Ｃｓ幹配線５０には、（ゲート絶縁膜の）刳り貫き部５２と全体が重なるメタル抜き部４９が設けられる構成となっている。
さらに、Ｃｓ幹配線５０上には第１の層間絶縁膜２５が形成される。第１の層間絶縁膜２５にはコンタクトホール４８の一部となるホールが、Ｃｓ幹配線５０と重なるように設けられており、コンタクトホール４８内でＣｓ幹配線５０の一部が露出する構造となっている。そして、ゲート絶縁膜の刳り貫き部５２およびメタル抜き部４９並びに第１の層間絶縁膜２５のホールを埋めるように接続電極３８（ＩＴＯ）が形成されており、この接続電極３８によって保持容量配線の端部１８ｘとＣｓ幹配線５０とが接続される。
以上の構成を平面的にみると、図１に示すように、第１の膜厚部５３は、全体が交差部Ｐ（Ｃｓ幹配線および保持容量配線の端部の交差部）と重畳しており、その外周（エッジ）は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部４９は、その全体が第１の膜厚部５３のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール４８は、その全体が第１の膜厚部５３のエッジ内におさまり、かつメタル抜き部４９と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。このように、コンタクトホール４８とメタル抜き部４９とを直交させることで、両者間のズレマージンを大きくすることできる。
なお、Ｃｓ幹配線５０および保持容量配線の端部１８ｘを接続するコンタクトホール４８は図１のように１つである必要はなく、図９のように複数のコンタクトホール４８ｍとすることも可能である。
このように、非表示領域５５のゲート絶縁膜について、コンタクトホール４８の形成位置を薄く、その他の部分を厚くしておけば、Ｃｓ幹配線５０と他の配線（例えば、走査信号線の端部１６ｘ）との短絡を確実に回避しながら、Ｃｓ幹配線５０と保持容量配線の端部１８ｘとを精度良く接続することができる。
本アクティブマトリクス基板１０の表示領域４４については以下のとおりである。すなわち、保持容量配線１８を覆うゲート絶縁膜上に、ＴＦＴ１２のドレイン電極８から引き出されたドレイン引き出し電極７および第１の層間絶縁膜がこの順に形成され、該第１の層間絶縁膜上に画素電極１７が形成される。
ドレイン引き出し電極７は、その全体が画素電極１７および保持容量配線１８と重畳する。ここで、各画素領域ＰＡに設けられるゲート絶縁膜は、ドレイン引き出し電極７と重畳する領域の中に、周囲より膜厚の小さくなった薄膜部３１を有している。薄膜部３１は、図２の第１の膜厚部５３と同じ構成であり、第２のゲート絶縁層２２のみからなる。なお、薄膜部３１の周囲のゲート絶縁膜は、第２の膜厚部と同じ構造（第１のゲート絶縁層２１および第２のゲート絶縁層２２からなる）となっている。平面的にみると、薄膜部３１は左右方向を長手方向とする長方形形状であり、その全体が保持容量配線１８およびドレイン引き出し電極７と重畳している。これにより、保持容量配線１８およびドレイン引き出し電極７並びに薄膜部３１の重なり部分で上記容量Ｃを支配的に決定できるようになるため、保持容量配線１８の仕上がり具合が容量Ｃばらつきに与える影響が小さくなる。さらに、各画素領域ＰＡには、その全体が薄膜部３１およびドレイン引き出し電極７と重畳するコンタクトホール１１が設けられ、このコンタクトホール１１を介してドレイン引き出し電極７が画素電極１７に接続される。
また、各画素領域ＰＡのゲート絶縁膜には、ＴＦＴ１２と重畳する部分にも周囲より膜厚の小さくなった薄膜部５７が設けられる。薄膜部５７は第１の膜厚部と同じ構成であり、第２のゲート絶縁層のみからなる。ここで、ソース電極９と薄膜部５７との重畳面積が、ドレイン電極８と薄膜部５７との重畳面積より小さくなるように構成されている。こうすれば、ＴＦＴ１２の特性を維持しつつ、修正が容易でない信号線間（データ信号線１５・走査信号線間１６）短絡の発生を抑制することが可能となる。
なお、第１ゲート絶縁層２１としては、絶縁性の材料（例えば、有機物を含む材料）を用いることが可能であるが、例えば、スピンオンガラス（ＳＯＧ）材料を用いることができる。ＳＯＧ材料とは、スピンコート法などの塗布法によってガラス膜（シリカ膜）を形成し得る材料のことである。ＳＯＧ材料の中でも、例えば有機成分を含むスピンオンガラス材料（いわゆる有機ＳＯＧ材料）が好適である。有機ＳＯＧ材料としては、特に、Ｓｉ−Ｏ−Ｃ結合を骨格とするＳＯＧ材料や、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料を好適に用いることができる。有機ＳＯＧ材料は、比誘電率が低く、容易に厚い膜を形成することができる。すなわち、有機ＳＯＧ材料を用いれば、第１ゲート絶縁層２１の比誘電率を低くして第１ゲート絶縁層２１を厚く形成することが容易になるとともに平坦化を行うことも可能になる。本実施の形態では、第１ゲート絶縁層２１の厚さを、１．５μｍ〜２．０μｍ程度としている。なお、有機物を含む材料としては上記ＳＯＧ材料のほか、アクリル系樹脂材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂などがある。
なお、上記Ｓｉ−Ｏ−Ｃ結合を有するＳＯＧ材料としては、例えば、特開２００１−９８２２４号公報や特開平６−２４０４５５号公報に開示されている材料や、ＩＤＷ’０３予稿集第６１７頁に開示されている東レ・ダウコーニング・シリコーン株式会社製ＤＤ１１００を挙げることができる。また、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料としては、例えば、特開平１０−１０２００３号公報に開示されている材料を挙げることができる。
また、第１ゲート絶縁層２１に、シリカフィラーを含む有機ＳＯＧ材料を用いることもできる。この場合、有機ＳＯＧ材料から形成された基材中にシリカフィラーを分散させた構成とすることが好ましい。こうすれば、基板２０が大型化しても、第１ゲート絶縁層２１を、クラックを発生させることなく形成することができる。なお、シリカフィラーの粒径は、例えば、１０ｎｍ〜３０ｎｍであり、その混入比率は、２０体積％〜８０体積％である。シリカフィラーを含む有機ＳＯＧ材料としては、例えば、触媒化学社製ＬＮＴ−０２５を用いることができる。
第２ゲート絶縁層２２は、第１ゲート絶縁層２１上に形成する絶縁性の膜である。本実施の形態では、第２ゲート絶縁層２２は窒化シリコン（ＳｉＮｘ）からなる膜であり、その窒化シリコン膜の厚さは３００ｎｍ〜５００ｎｍ（３０００Å〜５０００Å）程度となっている。
また、データ信号線１５、ソース電極９、ドレイン電極８およびＣｓ幹配線５０等は、例えば、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属またはこれら金属の合金からなる単層膜または積層膜とすることができる。これらの膜厚は、１００ｎｍ〜３００ｎｍ（１０００Å〜３０００Å）の程度とすればよい。
また、第１の層間絶縁膜２５（チャネル保護膜）としては、窒化シリコン、酸化シリコン等の無機絶縁膜または、それらの積層膜等が用いられる。本実施の形態では２００ｎｍ〜５００ｎｍ（２０００Å〜５０００Å）程度の膜厚の窒化シリコンを用いている。
また、第１の層間絶縁膜２５上に形成される画素電極１７（表示領域）および接続電極３８（非表示領域）は、例えば、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜からなっており、膜厚は１００ｎｍ〜２００ｎｍ（１０００Å〜２０００Å）程度である。
以下に、本アクティブマトリクス基板の製造方法の一例を、図１・図２を用いて説明する。
まず、透明絶縁性基板２０上にチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属またはこれら金属の合金をスパッタリング法等の方法にて成膜する。そして、この金属膜または合金膜をフォトエッチング法等にて必要な形状にパターン形成することによって、保持容量配線１８および走査信号線１６（各ＴＦＴのゲート電極）が形成される。なお、非表示領域には保持容量配線の端部１８ｘが形成される。
次いで、スピンコート法を用いて、保持容量配線１８および走査信号線１６の上を覆うようにＳＯＧ材料等を塗布する。これにより、第１ゲート絶縁層２１（平坦化膜）が形成される。そして、第１ゲート絶縁層２１上にフォトレジストを塗布した後に、フォトマスクを用いて露光を行い、その後、現像を施す。次いで、ドライエッチングを行うことにより、第１ゲート絶縁層２１を除去する。ドライエッチングは、例えば、四フッ化水素（ＣＦ４）と酸素（Ｏ２）との混合ガスを用いて行うことができる。このとき、四フッ化水素（ＣＦ４）と酸素（Ｏ２）との混合比率を調整することで、第１ゲート絶縁層除去部分のエッジ近傍を順テーパ形状にすることができる。
このように第１ゲート絶縁層２１をパターニングすることで、非表示領域の第１の膜厚部５３と、表示領域の各薄膜部（保持容量配線１８と重畳する薄膜部３１およびＴＦＴ部の薄膜部５７）を形成することができる。
続いて、第２ゲート絶縁層２２、半導体層（高抵抗半導体層および低抵抗半導体層）をプラズマＣＶＤ（化学的気相成長法）等によって連続して成膜した後に、フォトエッチング法等によってパターン形成する。
次いで、データ信号線１５、ソース電極９、ドレイン電極８、ドレイン引き出し配線３７、ドレイン引き出し電極７、加えて、非表示領域にＣｓ幹配線５０を形成する。これらは全て同一工程により形成することができる。具体的には、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属またはこれら金属の合金をスパッタリング法等の方法にて成膜し、この金属膜または合金膜をフォトエッチング法等にて必要な形状にパターニングする。
そして、アモルファスシリコン膜等の高抵抗半導体層（ｉ層）、ｎ＋アモルファスシリコン膜等の低抵抗半導体層（ｎ＋層）に対して、データ信号線１５、ソース電極９、およびドレイン電極８のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行う。このプロセスにてｉ層の膜厚が最適化され、ＴＦＴ１２が形成される。すなわち、データ信号線１５、ソース電極８およびドレイン電極９にて覆われていない半導体層がエッチング除去され、ＴＦＴ１２の能力に必要なｉ層膜厚が残される。
次いで、ＴＦＴ１２のチャネルを保護する（チャネルを覆う）第１の層間絶縁膜２５を形成する。本実施の形態では、プラズマＣＶＤ法等を用いて、窒化シリコン、酸化シリコン等の無機絶縁膜を成膜した。
さらに、表示領域ではコンタクトホール１１の位置に基づいて第１の層間絶縁膜２５をエッチングしてホールを形成するとともに、非表示領域ではコンタクトホール４８の位置に基づいて第１の層間絶縁膜２５および第２のゲート絶縁層２２をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィ法（露光および現像）によりパターニングし、エッチングを行う。
ついで、第１の層間絶縁膜上および各絶縁層（２５・２２）のホール内に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜をスパッタリング法等の方法によって成膜し、これをフォトエッチング法等の方法にて必要な形状にパターンする。これにより、表示領域においては画素電極１７が形成され、コンタクトホール１１では画素電極１７とドレイン引き出し電極７とが接続される。また、非表示領域においては接続電極３８が形成され、コンタクトホール４８にてＣｓ幹配線５０と保持容量配線の端部１８ｘとが接続される。
本アクティブマトリクス基板は、図３のように構成することも可能である。図３に示されるように、アクティブマトリクス基板１０ｙは、非表示領域５５において、図中左右方向に形成された走査信号線の端部１６ｘと、図中左右方向に形成されたゲート引き出し配線の端部５９ｘと、図中左右方向に形成された保持容量配線（Ｃｓ配線）の端部１８ｘと、図中上下方向に形成されたＣｓ幹配線（共通配線）５０とを備える。なお、表示領域４４の構成は図１と同様である。ここで、走査信号線の端部１６ｘはコンタクトホール６８を介してゲート引き出し配線の端部５９ｘに接続されている。具体的には、非表示領域５５において走査信号線の端部１６ｘとゲート引き出し配線の端部５９ｘとが重畳しており、その重畳部Ｐの中にコンタクトホール６８が形成されている。
ここで、上記重畳部Ｐおよびその近傍の断面構造（図３のＡ３−Ａ４断面図）を図４に示す。同図に示すように、基板２０上には走査信号線の端部１６ｘが形成され、これを覆うようにゲート絶縁膜４０が設けられる。ゲート絶縁膜４０は、走査信号線の端部１６ｘと重畳する領域の中に、コンタクトホール６８の一部となる（コンタクトホール６８の開口下に位置する）刳り貫き部６２と、該刳り貫き部６２を取り囲む第１の膜厚部６３とを備える。さらに、ゲート絶縁膜４０は、該第１の膜厚部６３を取り囲むように第２の膜厚部６４を備え、この第２の膜厚部６４は、例えばＣｓ幹配線５０と重なっている。ここで、第２の膜厚部６４は第１のゲート絶縁層２１および第２のゲート絶縁層２２とからなる一方で第１の膜厚部６３は第２のゲート絶縁層２２のみからなる。製造工程では、保持容量配線１８および走査信号線１６を覆うように第１のゲート絶縁層２１を形成した後にその一部（第１の膜厚部６３および刳り貫き部６２に対応する箇所）をエッチング除去し、続いて第２のゲート絶縁層２２を形成し、さらに、第２のゲート絶縁層２２の刳り貫き部６２に対応する部分をエッチング除去する。これにより、第１および第２の膜厚部６３・６４並びに刳り貫き部６２が形成される。
ゲート絶縁膜４０上には、刳り貫き部６２以外の部分にゲート引き出し配線の端部５９ｘが形成される。すなわち、ゲート引き出し配線の端部５９ｘには、ゲート絶縁膜の刳り貫き部６２と全体が重なるメタル抜き部６９が設けられる。
ゲート引き出し配線の端部５９ｘ上には第１の層間絶縁膜２５が形成される。第１の層間絶縁膜２５にはコンタクトホール６８の一部となるホールが、ゲート引き出し配線の端部５９ｘと重なるように設けられており、コンタクトホール内でゲート引き出し配線の端部５９ｘの一部が露出するような構成となっている。そして、ゲート絶縁膜の刳り貫き部６２およびメタル抜き部６９並びに第１の層間絶縁膜２５のホールを埋めるように接続電極７８（ＩＴＯ）が形成されており、この接続電極７８によって走査信号線の端部１６ｘとゲート引き出し配線の端部５９ｘとが接続される。
以上の構成を平面的にみると、図３に示すように、第１の膜厚部６３は、全体が交差部Ｐ（ゲート引き出し配線の端部と走査線信号線の端部との交差部）と重畳しており、その外周（エッジ）は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部６９は、その全体が第１の膜厚部６３のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール６８は、その全体が第１の膜厚部６３のエッジ内におさまり、かつメタル抜き部６９と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。
図３に示す本アクティブマトリクス基板１０ｙとカラーフィルタ基板（ＣＦ基板）とを備える液晶パネルの構成を図３５に示す。ここではカラーフィルタ基板の構成要素のうち、フォトスペーサのみを図示している。図３５に示すように、液晶パネル５０４ｊでは、表示領域４４において、各走査信号線１６と重なるように、フォトスペーサ５１（第１のスペーサ）が配置されるとともに、非表示領域５５において、各走査信号線の端部１６ｘと重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。なお、図示していないが、フォトスペーサ５１は、表示領域４４の各走査信号線１６と重なるように図中左右方向に間隔をおいて配置される。
なお、フォトスペーサ５１・６１は柱状のスペーサであって、ＣＦ基板側に設けられるが、アクティブマトリクス基板側に設けることもできる。
図３６に、図３５の表示領域におけるフォトスペーサ５１を含む線矢視断面図および非表示領域におけるフォトスペーサ６１を含む線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、走査信号線の端部１６ｘ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配される。
図３５の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。
本アクティブマトリクス基板は、図５のように構成することも可能である。このアクティブマトリクス基板は、１つのサブ画素（Ｒ、Ｇ、Ｂのいずれか１つに対応）に、輝度の異なる複数の領域を形成するマルチピクセル駆動に用いられる。
図５に示すように、アクティブマトリクス基板１０ｘは、その表示領域４４において、互いに直交するように図中左右方向に形成された走査信号線１６および図中上下方向に形成されたデータ信号線１５と、各信号線（１５・１６）の交点近傍に形成された第１および第２のＴＦＴ１２ａ・１２ｂと、第１および第２の画素電極１７ａ・１７ｂと、図中左右方向に形成された第１および第２の保持容量配線（Ｃｓ配線）１８ａ・１８ｂとを備える。１つ画素領域ＰＡには、この第１および第２のＴＦＴ１２ａ・１２ｂと第１および第２の画素電極１７ａ・１７ｂとが含まれる。
第１のＴＦＴ１２ａは、そのソース電極９がデータ信号線１５に接続され、そのドレイン電極８ａがドレイン引き出し配線３７ａ、ドレイン引き出し電極７ａ、およびコンタクトホール１１ａを介して第１の画素電極１７ａに接続される。同様に、第２のＴＦＴ１２ｂは、そのソース電極９がデータ信号線１５に接続され、そのドレイン電極８ｂがドレイン引き出し配線３７ｂ、ドレイン引き出し電極７ｂ、およびコンタクトホール１１ｂを介して第２の画素電極１７ｂに接続される。なお、走査信号線１６が第１および第２のＴＦＴ１２ａ・１２ｂのゲート電極を兼ねている。
本アクティブマトリクス基板では、第１の保持容量配線１８ａはドレイン引き出し電極７ａと重畳し、第２の保持容量配線１８ｂは、ドレイン引き出し電極７ｂと重畳している。そして、ドレイン引き出し電極７ａは容量Ｃ１の一方電極として機能し、第１の保持容量配線１８ａは該容量Ｃ１の他方電極として機能する。同様に、ドレイン引き出し電極７ｂは容量Ｃ２の一方電極として機能し、第２の保持容量配線１８ｂは該容量Ｃ２の他方電極として機能する。これら容量Ｃ１・Ｃ２はそれぞれ、各画素電極電位の制御用容量および保持容量としての機能を兼ね備えている。
すなわち、本アクティブマトリクス基板では、データ信号線１５からのデータ（信号電位）が、各ＴＦＴ（１２ａ・１２ｂ）の共通のソース電極９と、ドレイン電極８ａ・８ｂ等とを介して、第１および第２の画素電極１７ａ・１７ｂそれぞれに与えられるが、第１および第２の保持容量配線１８ａ・１８ｂには互いに逆位相の信号電圧が印加されており、第１および第２の画素電極１７ａ・１７ｂそれぞれが異なる電位に制御される。これにより、１つの画素領域内に明るい領域と暗い領域とを形成でき、面積階調によって中間調を表現することができる。この結果、斜め視角における白浮きを改善できる等、表示品位を高めることができる。
一方、アクティブマトリクス基板１０ｘは、その非表示領域５５において、走査信号線の端部１６ｘと、第１および第２の保持容量配線（Ｃｓ配線）の端部１８Ａ・１８Ｂと、図中上下方向に形成された第１および第２のＣｓ幹配線（共通配線）５０ａ・５０ｂとを備える。
ここで、第１の保持容量配線の端部１８Ａはコンタクトホール４８ａを介して第１のＣｓ幹配線５０ａに接続されており、該第１のＣｓ幹配線５０ａを介して第１の保持容量配線１８ａに信号電位が与えられる。具体的には、非表示領域５５において第１の保持容量配線の端部１８Ａと第１のＣｓ幹配線５０ａとが交差しており、その交差部Ｐ１の中にコンタクトホール４８ａが形成されている。同様に、第２の保持容量配線の端部１８Ｂはコンタクトホール４８ｂを介して第２のＣｓ幹配線５０ｂに接続されており、該第２のＣｓ幹配線５０ｂを介して第２の保持容量配線１８ｂに（第１の保持容量配線１８ａとは逆位相の）信号電位が与えられる。具体的には、非表示領域５５において第２の保持容量配線の端部１８Ｂと第２のＣｓ幹配線５０ｂとが交差しており、その交差部Ｐ２の中にコンタクトホール４８ｂが形成されている。
本アクティブマトリクス基板１０ｘには、交差部Ｐ１と重畳する位置に、第１の膜厚部５３ａ、メタル抜き部４９ａ、接続電極３８ａ、およびコンタクトホール４８ａが設けられる。第１の膜厚部５３ａはゲート絶縁膜が周囲より薄くなっている（第１ゲート絶縁層のみからなる）部分である。ゲート絶縁膜は、第１の膜厚部５３ａを取り囲むように膜厚の大きな第２の膜厚部（図示せず）を有しており、この第２の膜厚部は、例えば走査信号線の端部１６ｘや第２のＣｓ幹配線５０ｂと重なっている。メタル抜き部４９ａは、第１のＣｓ幹配線５０ａの一部を刳り貫いた部分であり、ゲート絶縁膜が刳り貫かれた部分と重なる。
ここで、第１の膜厚部５３ａは、全体が交差部Ｐ１（第１のＣｓ幹配線５０ａと第１の保持容量配線の端部１８Ａとの交差部）と重畳しており、その外周（エッジ）は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部４９ａは、その全体が第１の膜厚部５３ａのエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール４８ａは、その全体が第１の膜厚部５３ａのエッジ内におさまり、かつメタル抜き部４９ａと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。なお、接続電極３８ａ（ＩＴＯ）は、メタル抜き部４９ａおよびコンタクトホール４８ａと重畳するように形成され、第１のＣｓ幹配線５０ａと第１の保持容量配線の端部１８Ａとを接続している。
本アクティブマトリクス基板１０ｘには、交差部Ｐ２と重畳する位置に、第１の膜厚部５３ｂ、メタル抜き部４９ｂ、接続電極３８ｂ、およびコンタクトホール４８ｂが設けられる。第１の膜厚部５３ｂはゲート絶縁膜が周囲より薄くなっている（第１ゲート絶縁層のみからなる）部分である。ゲート絶縁膜は、第１の膜厚部５３ｂを取り囲むように膜厚の大きな第２の膜厚部（図示せず）を有しており、この第２の膜厚部は、例えば走査信号線の端部１６ｘや第２のＣｓ幹配線５０ａと重なっている。
メタル抜き部４９ｂは、第２のＣｓ幹配線５０ｂの一部を刳り貫いた部分であり、ゲート絶縁膜が刳り貫かれた部と重なる。ここで、第１の膜厚部５３ｂは、全体が交差部Ｐ２（第２のＣｓ幹配線５０ｂと第２の保持容量配線の端部１８Ｂとの交差部）と重畳しており、その外周（エッジ）は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部４９ｂは、その全体が第１の膜厚部５３ｂのエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール４８ｂは、その全体が第１の膜厚部５３ｂのエッジ内におさまり、かつメタル抜き部４９ｂと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。なお、接続電極３８ｂ（ＩＴＯ）は、メタル抜き部４９ｂおよびコンタクトホール４８ｂと重畳するように形成され、第２のＣｓ幹配線５０ｂと第２の保持容量配線の端部１８Ｂとを接続している。
また、表示領域４４の構成は以下のとおりである。すなわち、ドレイン引き出し電極７ａは、その全体が第１の画素電極１７ａおよび第１の保持容量配線１８ａと重畳する。ここで、各画素領域ＰＡに設けられるゲート絶縁膜は、ドレイン引き出し電極７ａと重畳する領域の中に、周囲より膜厚の小さくなった薄膜部３１ａを有している。薄膜部３１ａは、第１の膜厚部５３ａ・５３ｂ（図５参照）と同じ構成であり、第２のゲート絶縁層２２のみからなる。なお、薄膜部３１ａの周囲のゲート絶縁膜は、第２の膜厚部と同じ構造（第１のゲート絶縁層２１および第２のゲート絶縁層２２からなる）となっている。
平面的にみると、薄膜部３１ａは左右方向を長手方向とする長方形形状であり、その全体が第１の保持容量配線１８ａおよびドレイン引き出し電極７ａと重畳している。これにより、第１の保持容量配線１８ａおよびドレイン引き出し電極７ａ並びに薄膜部３１ａの重なり部分で上記容量Ｃ１を支配的に決定できるようになる。さらに、各画素領域ＰＡには、全体が薄膜部３１ａと重畳するコンタクトホール１１ａが設けられ、このコンタクトホール１１ａを介してドレイン引き出し電極７ａが第１の画素電極１７ａに接続される。
また、ドレイン引き出し電極７ｂは、その全体が第２の画素電極１７ｂおよび第２の保持容量配線１８ｂと重畳する。ここで、各画素領域ＰＡに設けられるゲート絶縁膜は、ドレイン引き出し電極７ｂと重畳する領域の中に、周囲より膜厚の小さくなった薄膜部３１ｂを有している。薄膜部３１ｂは、第１の膜厚部５３ａ・５３ｂ（図５参照）と同じ構成であり、第２のゲート絶縁層２２のみからなる。なお、薄膜部３１ｂの周囲のゲート絶縁膜は、第２の膜厚部と同じ構造となっている。平面的にみると、薄膜部３１ｂは左右方向を長手方向とする長方形形状であり、その全体が第２の保持容量配線１８ｂおよびドレイン引き出し電極７ｂと重畳している。これにより、第２の保持容量配線１８ｂおよびドレイン引き出し電極７ｂ並びに薄膜部３１ｂの重なり部分で上記容量Ｃ２を支配的に決定できるようになる。さらに、各画素領域には、全体が薄膜部３１ｂと重畳するコンタクトホール１１ｂが設けられ、このコンタクトホール１１ｂを介してドレイン引き出し電極７ｂが第２の画素電極１７ｂに接続される。
なお、アクティブマトリクス基板１０ｘがＭＶＡの液晶パネルに適用される場合には、第１および第２の画素電極１７ａ・１７ｂに、例えば横Ｖ字形状（Ｖ字を９０度回転させた形状）のスリットが形成される。
図１５は、図５の各部の動作を示すタイミングチャートである。ここで、Ｖｇは走査信号線１６の電圧、Ｖｓはデータ信号線１５の電圧（ソース電圧）、Ｖｃｓ１は第１の保持容量配線１８ａの電圧、Ｖｃｓ２は第２の保持容量配線１８ｂの電圧、Ｖｌｃ１は第１の画素電極１７ａの電圧、Ｖｌｃ２は第２の画素電極１７ｂの電圧である。液晶表示装置においては、液晶が分極しないよう、一般にフレーム反転、ライン反転、ドット反転といった交流駆動を行う。すなわち、ｎフレーム目にソース電圧の中央値Ｖｓｃに対してプラス極性のソース電圧（Ｖｓｐ）を与え、次の（ｎ＋１）フレーム目ではＶｓｃに対してマイナス極性のソース電圧（Ｖｓｎ）を与え、かつフレームごとにドット反転を行う。また、第１の保持容量配線１８ａの電圧および第２の保持容量配線１８ｂの電圧をそれぞれ振幅電圧Ｖａｄで振幅させるとともに、両者の位相を１８０度ずらす。すなわち、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後に、Ｖｃｓ１が「Ｈ」、Ｖｃｓ２が「Ｌ」となるように両者を制御する。
また、図１６のように、Ｖｃｓ１を、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後のＴ３で「Ｈｉｇｈ」になったまま（あるいは「Ｌｏｗ」になったまま）の波形とし、Ｖｃｓ２を、Ｔ３から１水平期間（１Ｈ）後のＴ４で「Ｌｏｗ」になったまま（あるいは「Ｈｉｇｈ」になったまま）の波形とすることもできる。すなわち、各トランジスタがオフされた後に、Ｖｃｓ１を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、Ｖｃｓ１の突き上げから１Ｈ期間ずらしてＶｃｓ２を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、Ｖｃｓ１を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、Ｖｃｓ１の突き下げから１Ｈ期間ずらしてＶｃｓ２を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行う。こうすれば、Ｖｃｓ１およびＶｃｓ２波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。
なお、図５に示すアクティブマトリクス基板は各保持容量配線を上下（データ信号線に沿った方向）に隣接する画素同士で共有する構成であるが、各保持容量配線を上下に隣接する画素同士で共有しない構成では、図１７に示すように、Ｖｃｓ１を、Ｔ２でＶｇが「Ｌ」となった（各ＴＦＴ１２ａ・１２ｂがオフした）直後のＴ３で「Ｈｉｇｈ」になったまま（あるいは「Ｌｏｗ」になったまま）の波形とし、同様に、Ｖｃｓ２を、Ｔ２でＶｇが「Ｌ」となった直後のＴ３で「Ｌｏｗ」になったまま（あるいは「Ｈｉｇｈ」になったまま）の波形とすることもできる。すなわち、各トランジスタがオフされた後に、Ｖｃｓ１を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、Ｖｃｓ１の突き上げと同期してＶｃｓ２を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、Ｖｃｓ１を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、Ｖｃｓ１の突き下げと同期してＶｃｓ２を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行ってもよい。この場合も、Ｖｃｓ１およびＶｃｓ２波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。
本アクティブマトリクス基板１０ｘを、図１８のように変形することも可能である。すなわち、第１の膜厚部（ゲート絶縁膜が薄い部分）を、第１および第２のＣｓ幹配線５０ａ・５０ｂにおける、隣接する２本の走査信号線で挟まれる領域にある部分をできるだけ多く含むように形成する。
図１８に示すアクティブマトリクス基板では、第１の膜厚部７１ａの外周は、交差部Ｐ１を含む図中左右方向を長手方向とする長方形形状である。ここで、左右方向に延びる一辺は第１の保持容量配線の端部１８Ａを挟む２本の走査信号線の一方に近接し、第１のＣｓ幹配線５０ａおよび第２のＣｓ幹配線５０ｂを横切るとともに、左右方向に延びるもう一辺は上記２本の走査信号線の他方に近接し、第１のＣｓ幹配線５０ａおよび第２のＣｓ幹配線５０ｂを横切る。なお、メタル抜き部４９ａは、その全体が交差部Ｐ１内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール４８ａは、その全体が交差部Ｐ１内におさまり、かつメタル抜き部４９ａと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。
一方、図１８に示す第１の膜厚部７１ｂ（ゲート絶縁膜が厚い部分）の外周は、交差部Ｐ２および交差部Ｐ３（第１のＣｓ幹配線５０ａと第２の保持容量配線の端部１８Ｂとの交差部）を含む図中左右方向を長手方向とする長方形形状である。ここで、左右方向に延びる一辺は第１の保持容量配線の端部１８Ｂを挟む２本の走査信号線の一方に近接し、第１のＣｓ幹配線５０ａおよび第２のＣｓ幹配線５０ｂを横切るとともに、左右方向に延びるもう一辺は上記２本の走査信号線の他方に近接し、第１のＣｓ幹配線５０ａおよび第２のＣｓ幹配線５０ｂを横切る。ただし、交差部Ｐ３にあたる部分は第２の膜厚部３６（ゲート絶縁膜が厚い部分）となっている。なお、メタル抜き部４９ｂは、その全体が交差部Ｐ２内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール４８ｂは、その全体が交差部Ｐ２内におさまり、かつメタル抜き部４９ｂと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。
図１８のようなアクティブマトリクス基板では、第１のＣｓ幹配線５０ａの電位が対向基板（ＣＦ基板、図示せず）に形成される共通電極のそれと異なるために両者間の寄生容量によって第１のＣｓ幹配線５０ａ（ひいては、第１の保持容量配線１８ａ）の電位波形が鈍ってしまう場合があるが、上記構成のように、第１の膜厚部７１ａ（ゲート絶縁膜が薄い部分）を、第１および第２のＣｓ幹配線５０ａ・５０ｂにおける、隣接する２本の走査信号線で挟まれる領域にある部分をできるだけ多く含むように広く形成することで、第１のＣｓ幹配線５０ａのより多くの部分の位置を（ガラス基板側に）下げ、対向基板（ＣＦ）との距離を広げて上記寄生容量を低減することができる。これにより、各Ｃｓ幹配線の電位波形をシャープにすることができる。第１の膜厚部７１ｂについても同様のことがいえ、さらに、交差部Ｐ３にあたる部分が第２の膜厚部３６（ゲート絶縁膜が厚い部分）となっているため、第１のＣｓ幹配線５０ａと第２の保持容量配線の端部１８Ｂとの短絡の発生も防止することができる。
図１８に示す本アクティブマトリクス基板とカラーフィルタ基板（適宜ＣＦ基板と記す）とを備える液晶パネルの構成を図１９に示す。ここではＣＦ基板の構成要素のうち、フォトスペーサのみを図示している。図１９に示すように、液晶パネル５０４ａでは、表示領域４４において、各走査信号線１６と重なるように、フォトスペーサ５１（第１のスペーサ）が配置されるとともに、非表示領域５５において、各走査信号線の端部１６ｘと重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。なお、図示していないが、フォトスペーサ５１は、表示領域４４の各走査信号線１６と重なるように図中左右方向に間隔をおいて配置される。
図２０に、図１９の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、走査信号線の端部１６ｘ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配される。
このように、非表示領域・表示領域間でフォトスペーサ下の構造（特に、ゲート絶縁膜４０の構造）を一致させることで各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。これにより、表示領域４４および非表示領域５５の境界近傍における輝度ムラの発生を抑制することができる。
なお、液晶層の配向を垂直配向とする所謂ＶＡモードの液晶表示装置においては、表示領域のセルギャップ対して非表示領域のセルギャップが−０．４μｍから＋０．２μｍ、好ましくは−０．２μｍから＋０．１μｍであればよい。すなわち、ＣＦ基板側のカラーフィルタ層やブラックマトリクスの厚みのばらつき、あるいはフォトスペーサの高さのばらつき、あるいはアクティブマトリクス基板の厚みのばらつき等があっても、表示領域と非表示領域とで上記セルギャップの差が上記数値範囲内であればよい。なお、マイナス側の範囲が広いのは、非表示領域のセルギャップがその内側にある表示領域のセルギャップより小さい場合は、表示領域のセルギャップより大きい場合に比して上記輝度ムラが視認されにくいからである。
なお、非表示領域を十分小さく設計できる場合、図２１および図２２（図２１における表示領域の線矢視断面図および非表示領域の線矢視断面図）に示すように、液晶パネル５０４ｂのシール６７内にビーズ状スペーサ７６を含ませておくことで、非表示領域５５のセルギャップを保持することができる。この場合、非表示領域５５のフォトスペーサ６１をフォトスペーサ５１よりも低めに形成することもできる（フォトスペーサ６１は、液晶パネルに外部から圧力が加わったときに、非表示領域のセルギャップが一定値以下にならないようにする機能を果たす）。
本実施の形態に係る液晶パネルは図２３のように構成することもできる。図２３に示すように、液晶パネル５０４ｃでは、表示領域４４において、走査信号線１６と重なるようにフォトスペーサ５１（第１のスペーサ）が配置される一方、非表示領域５５において、各金属配線（走査信号線の端部１６ｘや各保持容量配線の端部１８Ａ・１８Ｂ）と重ならない位置にフォトスペーサ６１（第２のスペーサ）が配置される。図２４に、図２３における表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配される。
この場合、非表示領域・表示領域間でフォトスペーサ下の構造は一致しないものの、ゲート絶縁膜４０（第１ゲート絶縁層２１および第２ゲート絶縁層２２）の構造は一致する。ここで、第１ゲート絶縁層２１は平坦化膜（ＳＯＧ膜等）であるため、フォトスペーサ５１下において透明絶縁性基板２０上に形成される各膜の総膜厚と、フォトスペーサ６１下において構造透明絶縁性基板２０上に形成される各膜の総膜厚とはほとんど変わらない。したがって、図２３・２４に示す構成においても、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。これにより、表示領域４４および非表示領域５５の境界近傍における輝度ムラの発生を抑制することができる。
なお、表示領域４４側のフォトスペーサ５１も金属配線（走査信号線等）上に設ける必要はないが、各画素電極１７ａ・１７ｂと重ならない位置に配することが望ましい。各画素電極１７ａ・１７ｂと重なる位置にフォトスペーサ５１を配すると、フォトスペーサ５１によって液晶配向が乱れるおそれがあるからである。
本実施の形態に係る液晶パネルは図２９のように構成することもできる。図２９に示すように、液晶パネル５０４ｆでは、表示領域４４において、第１の保持容量配線１８ａと重なるように、フォトスペーサ５１（第１のスペーサ）が配置されるとともに、非表示領域５５において、第１の保持容量配線の端部１８Ａと重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。
図３０に、図２９の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、第１の保持容量配線１８ａ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、第１の保持容量配線の端部１８Ａ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配される。
図２９の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。
本実施の形態に係る液晶パネルは図３１のように構成することもできる。図３１に示すように、液晶パネル５０４ｇでは、表示領域４４において、走査信号線１６と重なるように、フォトスペーサ５１（第１のスペーサ）が配置されるとともに、非表示領域５５において、第１の保持容量配線の端部１８Ａと重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。
図３２に、図３１の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、第１の保持容量配線の端部１８Ａ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、および第１の層間絶縁膜２５が配される。
図３１の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。
本実施の形態に係る液晶パネルは図２５のように構成することもできる。図２５に示すように、液晶パネル５０４ｄでは、表示領域４４において、走査信号線１６とデータ信号線１５との交差部分と重なるようにフォトスペーサ５１（第１のスペーサ）が配置され、非表示領域５５において、第１のＣｓ幹配線５０ａと各走査信号線の端部１６ｘとの交差部分と重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。図２６に、図２５における表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。図２６に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、データ信号線１５、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、走査信号線の端部１６ｘ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、第１のＣｓ幹配線５０ａ、および第１の層間絶縁膜２５が配される。
図２５の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。これにより、表示領域４４および非表示領域５５の境界近傍における輝度ムラの発生を抑制することができる。これにより、表示領域４４および非表示領域５５の境界近傍における輝度ムラの発生を抑制することができる。
加えて、非表示領域５５においては第１のＣｓ幹配線５０ａの膜厚分だけフォトスペーサ６１の高さを小さくでき、表示領域４４においてはデータ信号線１５の膜厚分だけフォトスペーサ６１の高さを小さくできる。したがって、フォトスペーサを露光・現像する時間を短縮することができ、スループットの向上につながる。また、フォトスペーサを形成するための材料も削減することができる。なお、第１のＣｓ幹配線５０ａとデータ信号線１５とは同一工程で形成され、同じ層（ゲート絶縁膜４０上）に配されている。
本実施の形態に係る液晶パネルは図２７のように構成することもできる。図２７に示すように、液晶パネル５０４ｅでは、表示領域４４において、走査信号線１６あるいは第２の保持容量配線１８ｂとデータ信号線１５との交差部分と重なるようにフォトスペーサ５１（第１のスペーサ）が配置され、非表示領域５５において、走査信号線１６の端部１６ｘあるいは第２の保持容量配線の端部１８Ｂと第１のＣｓ幹配線５０ａとの交差部分と重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。図２８に、図２７における表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。図２８に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、データ信号線１５、および第１の層間絶縁膜２５が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、第２の保持容量配線の端部１８Ｂ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、第１のＣｓ幹配線５０ａ、および第１の層間絶縁膜２５が配される。
図２７の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。これにより、表示領域４４および非表示領域５５の境界近傍における輝度ムラの発生を抑制することができる。これにより、表示領域４４および非表示領域５５の境界近傍における輝度ムラの発生を抑制することができる。
加えて、第２の保持容量配線の端部１８Ｂと第１のＣｓ幹配線５０ａとの交差部分（Ｐ３）にフォトスペーサ６１が配されているため、フォトスペーサ６１の比誘電率を（液晶層内の）液晶材料の平均比誘電率よりも低くすれば、上記交差部分Ｐ３における第１のＣｓ幹配線５０ａおよびＣＦ基板間の寄生容量を抑制することができる。
上記したように、第１のＣｓ幹配線５０ａと第２の保持容量配線の端部１８Ｂとの短絡を防止するために交差部Ｐ３を第２の膜厚部３６（ゲート絶縁膜が厚い部分）にすると、第１のＣｓ幹配線５０ａおよびＣＦ基板間の距離が縮まり、両者間の寄生容量は増加する。そこで、この交差部分Ｐ３上に、液晶材料の平均比誘電率よりも低い比誘電率をもつフォトスペーサ６１を配することで、この寄生容量を低減することができる。一般的な垂直配向用液晶の平均比誘電率（ε||とε⊥の平均）は６．０程度であるため、例えば、フォトスペーサ６１に比誘電率４．３前後のアクリル系感光性樹脂を用いれば、寄生容量低減効果が得られる。なお、寄生容量低減の観点からは、フォトスペーサ６１はアクティブマトリクス基板と当接しなくてもよく、また、フォトスペーサ６１が交差部Ｐ３の面積と同等の底面積を有することが好ましい。なお、交差部Ｐ３上に配されるフォトスペーサ６１には、比誘電率３．５〜４．０程度のノボラック系樹脂、比誘電率３〜５のウレタン系、比誘電率３前後のポリエステル系樹脂、比誘電率２〜３程度のポリオレフィン系樹脂等を用いることができる。
本アクティブマトリクス基板は、図６のように構成することも可能である。図６は、本実施の形態に係るアクティブマトリクス基板（表示領域・非表示領域）の概略構成を示す。図６に示されるように、アクティブマトリクス基板１０ｚは、その非表示領域５５において、走査信号線の端部１６ｘと、保持容量配線（Ｃｓ配線）の端部１８ｘと、図中上下方向に形成されたＣｓ幹配線（共通配線）５０とを備える。ここで、各保持容量配線の端部１８ｘはコンタクトホール９８を介してＣｓ幹配線５０に接続されており、該Ｃｓ幹配線５０を介して各保持容量配線１８に所定の電位が与えられる。具体的には、非表示領域５５において各保持容量配線の端部１８ｘとＣｓ幹配線５０とが交差しており、その交差部Ｐの中にコンタクトホール９８が形成されている。
ここで、上記交差部Ｐおよびその近傍の断面構造（図６のＢ１−Ｂ２断面図）を図７に示す。同図に示すように、基板２０上には、保持容量配線の端部１８ｘが形成されるとともにこれを覆うようにゲート絶縁膜４０が設けられる。ゲート絶縁膜４０は、保持容量配線の端部１８ｘと重畳する領域の中に、コンタクトホール９８の一部である刳り貫き部９２と、該刳り貫き部９２を取り囲む第１の膜厚部９３とを備える。さらに、ゲート絶縁膜４０は、該第１の膜厚部９３を取り囲むように第２の膜厚部９４を備える。ここで、第１および第２の膜厚部９３・９４の境界Ｋが、保持容量配線の端部１８ｘのエッジより距離ｄだけ外側に位置し、第２の膜厚部９４は、例えば走査信号線の端部１６ｘ（図６参照）と重なっている。ここで、第２の膜厚部９４は第１のゲート絶縁層２１と第２のゲート絶縁層２２とからなる一方で第１の膜厚部９３は第２のゲート絶縁層２２のみからなる。製造工程では、保持容量配線１８および走査信号線１６を覆うように第１のゲート絶縁層２１を形成した後にその一部（第１の膜厚部９３および刳り貫き部９２に対応する箇所）をエッチング除去し、続いて第２のゲート絶縁層２２を形成し、さらに、第２のゲート絶縁層２２の刳り貫き部９２に対応する部分をエッチング除去する。これにより、第１および第２の膜厚部９３・９４並びに刳り貫き部９２が形成される。
ゲート絶縁膜４０上には、刳り貫き部９２以外の部分にＣｓ幹配線５０が形成される。すなわち、Ｃｓ幹配線５０には、（ゲート絶縁膜の）刳り貫き部９２と全体が重なるメタル抜き部７９が設けられる構成となっている。
Ｃｓ幹配線５０上には第１の層間絶縁膜２５および第２の層間絶縁膜２６が形成される。第１の層間絶縁膜２５および第２の層間絶縁膜２６にはコンタクトホール９８の一部となるホールが、Ｃｓ幹配線５０と重なるように設けられており、コンタクトホール内でＣｓ幹配線５０の一部が露出するような構成となっている。そして、ゲート絶縁膜の刳り貫き部９２、メタル抜き部７９、第１の層間絶縁膜２５のホール、および第２の層間絶縁膜２６のホールを埋めるように接続電極９５（ＩＴＯ）が形成されており、この接続電極９５によって保持容量配線の端部１８ｘとＣｓ幹配線５０とが接続される。
以上の構成を平面的にみると、図６に示すように、該第１の膜厚部９３の外周（エッジ）は図中左右方向を長手方向とする長方形形状となっており、交差部Ｐ（Ｃｓ幹配線および保持容量配線の端部の交差部）全体が第１の膜厚部９３の外周内に位置している。メタル抜き部７９は、その全体が第１の膜厚部９３のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール９８は、その全体が第１の膜厚部９３のエッジ内におさまり、かつメタル抜き部７９と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。
本アクティブマトリクス基板１０ｚの表示領域４４について図６、図７および図８（図６のＢ３−Ｂ４断面図）を用いて説明すれば以下のとおりである。すなわち、ＴＦＴ１２のドレイン電極８に接続するドレイン引き出し電極７全体が画素電極１７および保持容量配線１８と重畳しており、各画素領域のゲート絶縁膜は、ドレイン引き出し電極７と重畳する領域の中に、膜厚の大きな厚膜部８１と、厚膜部８１を取り囲む、膜厚の小さな薄膜部９１とを有している。厚膜部８１は、図７の第２の膜厚部９４と同じ構成を有し、第１および第２のゲート絶縁層からなる。薄膜部９１は、図７の第１の膜厚部９３と同じ構成であり、第２のゲート絶縁層のみからなる。なお、薄膜部９１の周囲は第２の膜厚部９４と同じ（第１のゲート絶縁層２１および第２のゲート絶縁層２２からなる）構造となる。平面的にみると、薄膜部９１の外周は左右方向を長手方向とする長方形形状であり、その外周全体が保持容量配線１８およびドレイン引き出し電極７と重畳する。これにより、保持容量配線１８およびドレイン引き出し電極７並びに薄膜部９１の重なり部分で容量を支配的に決定できるようになる。薄膜部９１の内側には、左右方向を長手方向とする長方形形状の厚膜部８１が形成される。さらに、各画素領域には、その全体が厚膜部８１に重畳するコンタクトホール８３が形成され、このコンタクトホール８３を介してドレイン引き出し電極７が画素電極１７に接続されている。
また、各画素領域のゲート絶縁膜には、ＴＦＴ１２と重畳する部分にも膜厚の小さくなった薄膜部９６が設けられる。薄膜部９６も第１の膜厚部９３と同じ構成であり、第２のゲート絶縁層のみからなる。ここで、ソース電極９と薄膜部９６との重畳面積が、ドレイン電極８と薄膜部９６との重畳面積より小さくなるように構成されている。
ここで、第１および第２の膜厚部９３・９４の境界Ｋと保持容量配線の端部１８ｘのエッジとの距離ｄが小さい場合、コンタクトホール９８（非表示領域）近傍における第２の層間絶縁膜２６の厚みＴ１（図７参照）とコンタクトホール８３（表示領域）近傍における第２の層間絶縁膜２６の厚みＴ２（図８参照）との差（膜厚差）が大きくなってしまう。これを図１０のグラフに示す。図１０のグラフは、図７・８において、第１のゲート絶縁層２１（ＳＯＧ膜）が１．５μｍ、第２のゲート絶縁層２２が０．４μｍ、保持容量配線（１８・１８ｘ）の膜厚が０．３μｍ、第１の層間絶縁膜２５の膜厚が０．３μｍ、第２の層間絶縁膜２６の膜厚が２．５μｍであり、アクリル系感光性樹脂を用いた第２の層間絶縁膜２６の粘度が７．５ｃｐ（センチポアズ）である場合に、上記距離ｄと上記膜厚差の関係を調べたものである。図１０のグラフより、上記距離ｄを６０μｍ（好ましくは７０μｍ）以上とすれば、上記膜厚差が、露光合わせ込み可能な範囲（０．１〜０．２μｍ）におさまることがわかる。
図６に示す本アクティブマトリクス基板１０ｚとカラーフィルタ基板（ＣＦ基板）とを備える液晶パネルの構成を図３３に示す。図３３に示すように、液晶パネル５０４ｈでは、表示領域４４において、各走査信号線１６と重なるように、フォトスペーサ５１（第１のスペーサ）が配置されるとともに、非表示領域５５において、各走査信号線の端部１６ｘと重なるようにフォトスペーサ６１（第２のスペーサ）が配置される。なお、図示していないが、フォトスペーサ５１は、表示領域４４の各走査信号線１６と重なるように図中左右方向に間隔をおいて配置される。
図３４に、図３３の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ５１下には、透明絶縁性基板２０側から順に、走査信号線１６、第１ゲート絶縁層２１、第２ゲート絶縁層２２、第１の層間絶縁膜２５、および第２の層間絶縁膜２６が配され、非表示領域のフォトスペーサ６１下には、透明絶縁性基板２０側から順に、走査信号線の端部１６ｘ、第１ゲート絶縁層２１、第２ゲート絶縁層２２、第１の層間絶縁膜２５、および第２の層間絶縁膜２６が配される。
図３３の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ５１・６１の高さ設定が容易になり、表示領域４４および非表示領域５５間のセルギャップの差を小さくすることができる。
加えて、有機物を含む層間絶縁膜（第２の層間絶縁膜２６）は、ＳｉＮｘやＳｉＯ２といった無機膜にくらべ弾性がある。よって、表示領域と非表示領域フォトスペーサ５１・６１がＣＦ基板側に形成され、かつフォトスペーサがアクティブマトリクス基板と接触するような構成においては、有機物を含む層間絶縁膜（第２の層間絶縁膜２６）が配置されていると、その弾性変形によって、ＣＦ基板側のカラーフィルタ層やブラックマトリクスの厚みばらつき、あるいはスペーサ高さのばらつき、あるいはアクティブマトリクス基板の膜厚ばらつきが吸収されるという効果もある。なお、有機物を含む層間絶縁膜（第２の層間絶縁膜２６）には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂等を用いることができる。
図１１は、本アクティブマトリクス基板を備える液晶パネルの具体的構成を示す断面図である。同図に示すように、本液晶パネル５０４は、バックライト光源側から順に、偏光板４１、本アクティブマトリクス基板１０（１０ｘ〜１０ｚ）、配向膜８２、液晶層４３、カラーフィルタ基板（ＣＦ基板）８４、および偏光板８５を備える。カラーフィルタ基板８４は、液晶層４３側から順に、フォトスペーサ（図示せず）、配向膜８５、共通（対向）電極８６、カラーフィルタ層８７（ブラックマトリクス９９を含む）、ガラス基板８８を備える。
なお、図１１のようなＭＶＡの液晶パネルでは、この共通（対向）電極８６に液晶分子配向制御用突起（リブ）８６ｘが設けられている。液晶分子配向制御用突起８６ｘは、例えば、感光性樹脂等により形成される。リブ８６ｘの平面形状（基板面垂直方向から見たときの形状）としては、一定の周期でジグザクに屈曲した帯状（例えば、Ｖ字を９０度回転させた横Ｖ字形状）が挙げられる。また、ＣＦ基板８４側のリブ８６ｘに対応して、アクティブマトリクス基板１０側の画素電極には、一定の周期でジグザクに屈曲した帯状（例えば、Ｖ字を９０度回転させた横Ｖ字形状）のスリットが形成される。すなわち、本アクティブマトリクス基板を用いてＭＶＡの液晶パネルを構成する場合、図１・３・５等に示される画素電極１７（第１および第２の画素電極１７ａ・１７ｂ）に上記のようなスリットが形成されることになる。
続いて、カラーフィルタ基板（ＣＦ基板）の製造方法について説明する。上記のように、カラーフィルタ基板は、ガラス基板上に、３原色（赤、緑、青）のカラーフィルタ（着色層）およびブラックマトリクス（ＢＭ）などからなるカラーフィルタ層、対向電極（共通電極）、垂直配向膜、リブ（配向制御用突起）、およびフォトスペーサを有する。
まず、透明基板上に、スピンコートによりカーボンの微粒子を分散したネガ型のアクリル系感光性樹脂を塗布した後、乾燥を行い、黒色感光性樹脂層を形成する。続いて、フォトマスクを介して黒色感光性樹脂層を露光した後、現像を行って、ブラックマトリクス（ＢＭ）を形成する。このとき第１着色層（例えば赤色層）、第２着色層（例えば緑色層）、および第３着色層（例えば青色層）が形成される領域に、それぞれ第１着色層用の開口部、第２着色層用の開口部、第３着色層用の開口部（それぞれの開口部は各画素電極に対応）が形成されるようにＢＭを形成する。
次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性樹脂を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い、赤色層を形成する。その後、第２色層用（例えば緑色層）、および第３色層用（例えば青色層）についても同様に形成し、カラーフィルタが完成する。
さらに、ＩＴＯなどの透明電極からなる対向電極をスパッタリングにより形成し、その後、スピンコートによりポジ型のフェノールノボラック系感光性樹脂を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い配向制御用突起を形成する。
そして、ネガ型のアクリル系の感光性樹脂を塗布して乾燥させた後に、フォトマスクを用いて露光および現像することによってフォトスペーサを形成する。
以上のようにして、カラーフィルタ基板が完成する。
次に、液晶パネル化する際の、アクティブマトリクス基板とカラーフィルタ基板との間に液晶を封入する方法を説明しておく。液晶の封入方法については、基板周辺に液晶注入のため注入口を設けておいて真空で注入口を液晶に浸し、大気開放することによって液晶を注入した後ＵＶ硬化樹脂などで注入口を封止する、真空注入法などの方法で行ってもよい。しかしながら、垂直配向の液晶パネルでは、水平配向パネルに比べ注入時間が非常に長くなることから、以下に示す液晶滴下貼り合わせ法を用いることが好ましい。まず、アクティブマトリクス基板の周囲にＵＶ硬化型シール樹脂を塗布し、カラーフィルタ基板に滴下法により液晶の滴下を行う。液晶滴下法により液晶によって所望のセルギャップとなるよう最適な液晶量をシールの内側部分に規則的に滴下する。次に、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼り合わせ装置内に導入した後に該貼り合わせ装置内の雰囲気を１Ｐａまで減圧し、この減圧下において両基板の貼り合わせを行う。その後、装置内の雰囲気を大気圧にすることにより、フォトスペーサの頂上部がアクティブマトリクス基板に接触し、所望のセルギャップが得られる。ついでＵＶ照射によってシール樹脂を仮硬化した後、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態となる。そして、ベーク完了後にパネル単位への分断を行い、偏光板を貼り付ける。以上により、図１１に示すような液晶パネルが完成する。
次に、本実施形態に係る液晶表示装置について説明する。
図１２は、本液晶表示装置５０９の概略構成を示すブロック図である。図１２に示すように、液晶表示装置５０９は、Ｙ／Ｃ分離回路５００、ビデオクロマ回路５０１、Ａ／Ｄコンバータ５０２、液晶コントローラ５０３、本アクティブマトリクス基板を有する液晶パネル５０４、バックライト駆動回路５０５、バックライト５０６、マイコン５０７、および階調回路５０８を備えている。
液晶表示装置５０９で表示する画像信号や映像信号は、Ｙ／Ｃ分離回路５００に入力され、輝度信号および色信号に分離される。これら輝度信号および色信号は、ビデオクロマ回路５０１にて光の３原色であるＲ・Ｇ・Ｂに対応するアナログＲＧＢ信号に変換される。さらに、このアナログＲＧＢ信号は、Ａ／Ｄコンバータ５０２にてデジタルＲＧＢ信号に変換され、液晶コントローラ５０３に入力される。
この液晶コントローラ５０３に入力されたデジタルＲＧＢ信号は、液晶コントローラ５０３から液晶パネル５０４に入力される。液晶パネル５０４には、液晶コントローラ５０３から所定のタイミングでデジタルＲＧＢ信号が入力されると共に、階調回路５０８からＲＧＢ各々の階調電圧が供給される。また、バックライト駆動回路５０５によりバックライト５０６を駆動させ、液晶パネル５０４に光を照射する。これにより、液晶パネル５０４は画像や映像を表示する。また、上記各処理を含め、液晶表示装置５０９全体の制御はマイコン５０７によって行われる。
上記映像信号としては、テレビジョン放送に基づく映像信号、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号を挙げることができる。
また、本発明の液晶表示装置５０９は、図１３に示すように、テレビジョン放送を受信して映像信号を出力するチューナ部６００と接続することにより、チューナ部６００から出力された映像信号に基づいて映像（画像）表示を行うことが可能になる。この場合、液晶表示装置５０９とチューナ部６００とでテレビジョン受像機６０１となる。
上記液晶表示装置をテレビジョン受信機６０１とするとき、例えば、図１４に示すように、液晶表示装置５０９を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１は、液晶表示装置５０９で表示される映像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置５０９の背面側を覆うものであり、該液晶表示装置５０９を操作するための操作用回路８０５が設けられるとともに、下方に支持用部材８０８が取り付けられている。
本発明のアクティブマトリクス基板は、例えば液晶テレビに好適である。
Claims (41)
- 複数の保持容量配線と、これらを覆うゲート絶縁膜と、このゲート絶縁膜よりも上層に設けられた幹配線と、この幹配線よりも上層に設けられた層間絶縁膜とを備え、
各保持容量配線は、非表示領域において、ゲート絶縁膜および幹配線並びに層間絶縁膜を貫通するコンタクトホールを埋めるように形成された接続電極によって上記幹配線に接続され、
上記ゲート絶縁膜は、上記コンタクトホールに隣接する第１膜厚部と、第１膜厚部よりも膜厚が大きい第２膜厚部とを有することを特徴とするアクティブマトリクス基板。 - 表示領域の各画素領域に、第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極とを備えたアクティブマトリクス基板であって、
各画素領域を通る第１および第２の保持容量配線と、該第１および第２の保持容量配線を覆うゲート絶縁膜と、このゲート絶縁膜よりも上層に設けられた第１および第２の幹配線と、この第１および第２の幹配線よりも上層に設けられた層間絶縁膜とを備え、
非表示領域において、第１の保持容量配線は、ゲート絶縁膜および幹配線並びに層間絶縁膜を貫通する第１のコンタクトホールを埋めるように形成された接続電極によって上記第１の幹配線に接続されるとともに、第２の保持容量配線は、ゲート絶縁膜および幹配線並びに層間絶縁膜を貫通する第２のコンタクトホールを埋めるように形成された接続電極によって上記第２の幹配線に接続されており、
上記ゲート絶縁膜は、上記第１のコンタクトホールに隣接する部分および上記第２のコンタクトホールに隣接する部分それぞれが第１膜厚部となっているとともに、これら第１膜厚部よりも膜厚が大きい第２膜厚部を有することを特徴とするアクティブマトリクス基板。 - 複数の走査信号線と、該複数の走査信号線を覆うゲート絶縁膜と、このゲート絶縁膜よりも上層に設けられた引き出し配線と、この引き出し配線よりも上層に設けられた層間絶縁膜とを備え、
各走査信号線は、非表示領域において、ゲート絶縁膜および引き出し配線並びに層間絶縁膜を貫通するコンタクトホールを埋めるように形成された接続電極によって上記引き出し配線に接続され、
上記ゲート絶縁膜は、上記コンタクトホールに隣接する第１膜厚部と、第１膜厚部よりも膜厚が大きい第２膜厚部とを有することを特徴とするアクティブマトリクス基板。 - 上記ゲート絶縁膜は複数のゲート絶縁層からなり、
上記第１膜厚部においては少なくとも１つのゲート絶縁層が他層より薄く形成されていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。 - 上記ゲート絶縁膜は複数のゲート絶縁層からなり、上記第１膜厚部において１以上のゲート絶縁層を有し、第２膜厚部において第１膜厚部より多いゲート絶縁層を有することを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
- 有機物を含むゲート絶縁層を備えることを特徴とする請求項５に記載のアクティブマトリクス基板。
- 少なくとも１つのゲート絶縁層が平坦化膜であることを特徴とする請求項５に記載のアクティブマトリクス基板。
- 上記第２膜厚部においては、最下層のゲート絶縁層が平坦化膜であることを特徴とする請求項５に記載のアクティブマトリクス基板。
- 上記第２膜厚部には最下層のゲート絶縁層としてスピンオンガラス（ＳＯＧ）材料からなるＳＯＧ膜が形成される一方で、第１膜厚部では該ＳＯＧ膜が形成されていないことを特徴とする請求項５に記載のアクティブマトリクス基板。
- 上記平坦化膜の基板面に接する部分の厚みが、基板面に形成される金属配線の厚みよりも大きいことを特徴とする請求項８に記載のアクティブマトリクス基板。
- 上記コンタクトホールが複数に分割形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
- 上記接続電極は、表示領域の画素電極と同一材料で形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
- 上記幹配線は、表示領域に設けられるデータ信号線と同一材料で形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
- ゲート絶縁膜の上層に、第１および第２の層間絶縁膜を備え、上記コンタクトホールはゲート絶縁膜並びに第１および第２の層間絶縁膜を貫いていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
- 表示領域に、トランジスタと画素電極とを接続する画素内コンタクトホールを有し、この画素内コンタクトホール下のゲート絶縁膜が、第２膜厚部と同じ構造であることを特徴とする請求項１４記載のアクティブマトリクス基板。
- 非表示領域のコンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、第１膜厚部の外周内に位置していることを特徴とする請求項１５記載のアクティブマトリクス基板。
- 上記交差部において、両配線のうち下層側に位置する配線のエッジと、第１膜厚部のエッジとの間隔が６０μｍ以上であることを特徴とする請求項１６記載のアクティブマトリクス基板。
- 上記ゲート絶縁膜における第１膜厚部のエッジ近傍が順テーパ形状であることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
- 上記ゲート絶縁膜は、各画素領域において、保持容量配線と重畳する領域の中に膜厚の小さくなった薄膜部を備えることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
- 上記ゲート絶縁膜は、各画素領域において、トランジスタのゲート電極と重畳する部分に膜厚が小さくなった薄膜部を有しており、
上記薄膜部とトランジスタのソース電極との重畳面積は、上記薄膜部とトランジスタのドレイン電極との重畳面積より小さいことを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。 - 上記第１および第２の幹配線は、それぞれの電位波形の位相が互いに１８０度ずれるように電位制御されることを特徴とする請求項２記載のアクティブマトリクス基板。
- 上記第１の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第２の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるか、あるいは、
上記第１の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第２の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されることを特徴とする請求項２に記載のアクティブマトリクス基板。 - 上記第１の保持容量配線の電位が上昇するのと、第２の保持容量配線の電位が下降するのとが一水平期間ずれているか、あるいは、上記第１の保持容量配線の電位が下降するのと、第２の保持容量配線の電位が上昇するのとが一水平期間ずれていることを特徴とする請求項２２に記載のアクティブマトリクス基板。
- 各コンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、上記第１膜厚部の外周内に位置していることを特徴とする請求項２記載のアクティブマトリクス基板。
- 非表示領域において、第２の幹配線に接続する第２の保持容量配線が第１の幹配線とも交差しており、
この第２の保持容量配線と第１の幹配線とが交差する部分が、上記第１膜厚部の外周内に位置するが、この第２の保持容量配線と第１の幹配線とが交差する部分のゲート絶縁膜構造は、上記第２膜厚部と同一であることを特徴とする請求項２４記載のアクティブマトリクス基板。 - ２つの配線と、２つの配線の一方と同じ層に設けられ、２つの配線の他方と非表示領域にて交差する交差配線とを備え、
ゲート絶縁膜が２つの配線の一方を覆い、２つの配線の他方がゲート絶縁膜よりも上層に設けられ、この２つの配線の他方よりも上層に層間絶縁膜が設けられ、
上記２つの配線の一方と他方とが、非表示領域において、ゲート絶縁膜および上記２つの配線の他方並びに層間絶縁膜を貫通するコンタクトホールを埋めるように形成された接続電極によって接続され、
上記ゲート絶縁膜は、上記コンタクトホールに隣接する第１膜厚部と、少なくとも上記２つの配線の他方および交差配線が交差する部分に位置し、第１膜厚部より膜厚の大きな第２膜厚部とを備えることを特徴とするアクティブマトリクス基板。 - 表示領域の各画素領域に、第１および第２のトランジスタと、第１のトランジスタに接続する第１の画素電極と、第２のトランジスタに接続する第２の画素電極と、第１の画素電極下を横切る第１の保持容量配線と、第２の画素電極下を横切る第２の保持容量配線とが形成され、
第１の保持容量配線が非表示領域に設けられたコンタクトホールを介して第１の幹配線に接続され、第２の保持容量配線が非表示領域に設けられたコンタクトホールを介して第２の幹配線に接続され、
上記第１および第２の保持容量配線が同じ層に形成され、上記第１および第２の幹配線が同じ層に形成され、
第１および第２の保持容量配線と同じ層に形成された走査信号線が、第１および第２の幹配線それぞれと非表示領域にて交差していることを特徴とする請求項２６記載のアクティブマトリクス基板。 - 請求項１または２に記載のアクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、
上記スペーサは、表示領域に配される第１のスペーサと非表示領域に配される第２のスペーサとからなり、
第１のスペーサ下のゲート絶縁膜構造と、第２のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする液晶パネル。 - 上記ゲート絶縁膜は、第２のスペーサ下にあたる部分が第２膜厚部となっていることを特徴とする請求項２８記載の液晶パネル。
- 第１および第２のスペーサそれぞれが、ゲート絶縁膜で覆われる１つ金属配線のみに重なるように設けられ、該１つ金属配線が、走査信号線あるいは保持容量配線であることを特徴とする請求項２８記載の液晶パネル。
- 第１のスペーサが、ゲート絶縁膜の上層にあるデータ信号線と走査信号線との交差部分あるいは上記データ信号線と保持容量配線との交差部分に重なるように設けられ、第２のスペーサが、幹配線と走査信号線との交差部分あるいは幹配線と保持容量配線との交差部分に重なるように設けられていることを特徴とする請求項２８記載の液晶パネル。
- 第２のスペーサの比誘電率は、液晶層内の液晶材料の平均比誘電率よりも小さいことを特徴とする請求項２８記載の液晶パネル。
- 上記ゲート絶縁膜は、上記第１膜厚部において１以上のゲート絶縁層を有するとともに第２膜厚部において第１膜厚部より多いゲート絶縁層を有し、
上記第２膜厚部においては、いずれかのゲート絶縁層が平坦化膜であることを特徴とする請求項２９に記載の液晶パネル。 - 上記層間絶縁膜に有機物を含む層が含まれていることを特徴とする請求項２９記載の液晶パネル。
- 上記有機物は、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、およびノボラック系樹脂のいずれかであることを特徴とする請求項３４記載の液晶パネル。
- 請求項２５記載のアクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、
上記スペーサは、表示領域に配される第１のスペーサと非表示領域に配される第２のスペーサとからなり、
第２の保持容量配線および第１の幹配線が交差する部分と重なるように第２のスペーサが設けられるとともに、第１のスペーサ下のゲート絶縁膜構造は、第２のスペーサ下のゲート絶縁膜構造と同一であり、
上記第２のスペーサの比誘電率は、液晶層内の液晶材料の平均比誘電率よりも小さいことを特徴とする液晶パネル。 - 第１のスペーサは、ゲート絶縁膜の上層にあるデータ信号線と走査信号線あるいはいずれかの保持容量配線との交差部分に重なるように設けられていることを特徴とする請求項３６記載の液晶パネル。
- 請求項３記載のアクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、
上記スペーサは、表示領域に配される第１のスペーサと非表示領域に配される第２のスペーサとからなり、
第１のスペーサ下のゲート絶縁膜構造と、第２のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする液晶パネル。 - 請求項１〜３および２６のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
- 請求項１〜３および２６のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする表示装置。
- 請求項４０に記載の表示装置と、テレビジョン放送を受信するチューナ部とを備えていることを特徴とするテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008525797A JP4907659B2 (ja) | 2006-07-19 | 2007-03-30 | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006197319 | 2006-07-19 | ||
| JP2006197319 | 2006-07-19 | ||
| JP2006332592 | 2006-12-08 | ||
| JP2006332592 | 2006-12-08 | ||
| JP2008525797A JP4907659B2 (ja) | 2006-07-19 | 2007-03-30 | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 |
| PCT/JP2007/057049 WO2008010334A1 (fr) | 2006-07-19 | 2007-03-30 | substrat matriciel actif, panneau à cristaux liquides, affichage, récepteur de télévision |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008010334A1 JPWO2008010334A1 (ja) | 2009-12-17 |
| JP4907659B2 true JP4907659B2 (ja) | 2012-04-04 |
Family
ID=38956669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008525797A Expired - Fee Related JP4907659B2 (ja) | 2006-07-19 | 2007-03-30 | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8330883B2 (ja) |
| EP (4) | EP2385422A1 (ja) |
| JP (1) | JP4907659B2 (ja) |
| CN (2) | CN102096259B (ja) |
| WO (1) | WO2008010334A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101490472B1 (ko) * | 2008-07-28 | 2015-02-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| US8520157B2 (en) | 2008-09-19 | 2013-08-27 | Sharp Kabushiki Kaisha | Display device |
| US8780311B2 (en) * | 2009-02-16 | 2014-07-15 | Sharp Kabushiki Kaisha | TFT array substrate, and liquid crystal display panel |
| US8686422B2 (en) | 2009-07-16 | 2014-04-01 | Sharp Kabushiki Kaisha | Active matrix substrate and active matrix display device |
| CN102640042B (zh) * | 2009-12-04 | 2015-08-05 | 夏普株式会社 | 液晶显示装置 |
| JP5538106B2 (ja) * | 2010-07-08 | 2014-07-02 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
| SG190866A1 (en) * | 2010-11-25 | 2013-07-31 | Sharp Kk | Display device and television receiver |
| KR101791578B1 (ko) * | 2011-02-17 | 2017-10-31 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101888423B1 (ko) * | 2011-06-10 | 2018-08-17 | 엘지디스플레이 주식회사 | 평판 표시장치 |
| KR101843872B1 (ko) * | 2011-06-27 | 2018-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5849489B2 (ja) * | 2011-07-21 | 2016-01-27 | セイコーエプソン株式会社 | 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法 |
| KR101910340B1 (ko) * | 2011-10-12 | 2018-10-23 | 삼성디스플레이 주식회사 | 내로우 베젤을 갖는 액정표시장치 |
| EP2830034A4 (en) * | 2012-03-21 | 2015-03-25 | Sharp Kk | ACTIVE MATRIX SUBSTRATE AND DISPLAY PANEL PROVIDED THEREWITH |
| KR101990115B1 (ko) * | 2012-12-21 | 2019-10-01 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN103928453B (zh) | 2013-01-11 | 2016-09-28 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
| CN104956475B (zh) * | 2013-01-25 | 2017-08-29 | 夏普株式会社 | 半导体装置 |
| CN103941507B (zh) * | 2014-04-02 | 2017-01-11 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| US9869917B2 (en) * | 2014-08-07 | 2018-01-16 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing the same |
| KR20160090962A (ko) * | 2015-01-22 | 2016-08-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JPWO2017213175A1 (ja) * | 2016-06-09 | 2018-12-06 | シャープ株式会社 | タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 |
| WO2018155346A1 (ja) * | 2017-02-23 | 2018-08-30 | シャープ株式会社 | 駆動回路、マトリックス基板および表示装置 |
| WO2019171581A1 (ja) * | 2018-03-09 | 2019-09-12 | シャープ株式会社 | 表示装置 |
| CN109545823A (zh) * | 2018-10-23 | 2019-03-29 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、该阵列基板的制备方法及显示面板 |
| US10795202B2 (en) * | 2018-11-30 | 2020-10-06 | Panasonic Liquid Crystal Display Co., Ltd. | Display devices |
| KR102555412B1 (ko) * | 2018-12-14 | 2023-07-13 | 엘지디스플레이 주식회사 | 발광 소자를 포함하는 디스플레이 장치 |
| KR20230170192A (ko) * | 2022-06-09 | 2023-12-19 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3746604B2 (ja) * | 1997-12-09 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP2956380B2 (ja) | 1992-09-28 | 1999-10-04 | 日本電気株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
| US5380555A (en) | 1993-02-09 | 1995-01-10 | Dow Corning Toray Silicone Co., Ltd. | Methods for the formation of a silicon oxide film |
| JP3229419B2 (ja) | 1993-02-10 | 2001-11-19 | ダウ・コ−ニング・コ−ポレ−ション | 酸化ケイ素膜の形成方法 |
| JPH07114044A (ja) | 1993-10-19 | 1995-05-02 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JP2565148B2 (ja) | 1995-03-31 | 1996-12-18 | セイコーエプソン株式会社 | マトリックスアレーの製造方法 |
| KR970011972A (ko) | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| US5835177A (en) | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JPH10102003A (ja) | 1996-10-03 | 1998-04-21 | Nippon Steel Corp | 絶縁膜および絶縁膜形成用塗布液 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| CN1148600C (zh) | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| JP3234168B2 (ja) | 1997-05-20 | 2001-12-04 | 株式会社アドバンスト・ディスプレイ | Ｔｆｔアレイ基板の製造方法 |
| JPH11133457A (ja) | 1997-10-24 | 1999-05-21 | Canon Inc | マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置 |
| US6274516B1 (en) | 1997-10-27 | 2001-08-14 | Canon Kabushiki Kaisha | Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method |
| US6329681B1 (en) * | 1997-12-18 | 2001-12-11 | Yoshitaka Nakamura | Semiconductor integrated circuit device and method of manufacturing the same |
| JP3980156B2 (ja) * | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| US6278502B1 (en) * | 1998-09-28 | 2001-08-21 | International Business Machines Corporation | Pixel capacitor formed from multiple layers |
| KR100313245B1 (ko) * | 1999-08-25 | 2001-11-07 | 구본준, 론 위라하디락사 | 리페어 기능을 갖는 액정표시소자 |
| JP2001098224A (ja) | 1999-09-28 | 2001-04-10 | Hitachi Chem Co Ltd | シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品 |
| JP4777500B2 (ja) | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| KR100840318B1 (ko) | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
| CN1325984C (zh) | 2001-09-26 | 2007-07-11 | 三星电子株式会社 | 液晶显示器的薄膜晶体管阵列板 |
| KR100796756B1 (ko) * | 2001-11-12 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP4248306B2 (ja) | 2002-06-17 | 2009-04-02 | シャープ株式会社 | 液晶表示装置 |
| JP4050100B2 (ja) * | 2002-06-19 | 2008-02-20 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
| KR100935670B1 (ko) | 2003-04-04 | 2010-01-07 | 삼성전자주식회사 | 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법 |
| JP2005234091A (ja) * | 2004-02-18 | 2005-09-02 | Hitachi Displays Ltd | 表示装置 |
| KR100584715B1 (ko) * | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR101061844B1 (ko) | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR20070049742A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2007
- 2007-03-30 US US12/297,928 patent/US8330883B2/en active Active
- 2007-03-30 EP EP11005408A patent/EP2385422A1/en not_active Withdrawn
- 2007-03-30 EP EP11005409A patent/EP2385423A1/en not_active Withdrawn
- 2007-03-30 CN CN201010622370.0A patent/CN102096259B/zh not_active Expired - Fee Related
- 2007-03-30 EP EP07740485A patent/EP2042916A4/en not_active Withdrawn
- 2007-03-30 EP EP11005407A patent/EP2383607A1/en not_active Withdrawn
- 2007-03-30 WO PCT/JP2007/057049 patent/WO2008010334A1/ja active Application Filing
- 2007-03-30 CN CN200780013043.1A patent/CN101421663B/zh active Active
- 2007-03-30 JP JP2008525797A patent/JP4907659B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102096259A (zh) | 2011-06-15 |
| EP2385422A1 (en) | 2011-11-09 |
| EP2385423A1 (en) | 2011-11-09 |
| WO2008010334A1 (fr) | 2008-01-24 |
| CN102096259B (zh) | 2013-07-24 |
| JPWO2008010334A1 (ja) | 2009-12-17 |
| US20090091671A1 (en) | 2009-04-09 |
| CN101421663B (zh) | 2012-06-13 |
| US8330883B2 (en) | 2012-12-11 |
| EP2383607A1 (en) | 2011-11-02 |
| EP2042916A4 (en) | 2010-10-13 |
| EP2042916A1 (en) | 2009-04-01 |
| CN101421663A (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4907659B2 (ja) | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 | |
| US10642106B2 (en) | Liquid crystal display device | |
| JP4541421B2 (ja) | 液晶表示装置、テレビジョン受像機 | |
| JP4191240B1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 | |
| JP5220863B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| JP4584332B2 (ja) | アクティブマトリクス基板、表示装置、テレビジョン受像機 | |
| JP2019035884A (ja) | 液晶表示装置 | |
| WO2006064832A1 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置 | |
| US8023056B2 (en) | Active matrix substrate, display device, and television receiver | |
| CN107092113B (zh) | 液晶显示装置 | |
| KR20080080313A (ko) | 박막 트랜지스터 및 그것을 구비한 액티브 매트릭스 기판과표시 장치 | |
| WO2010089820A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| WO2010100788A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP5323856B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| JP2018025670A (ja) | 液晶表示装置 | |
| JP5107437B2 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| JP5318888B2 (ja) | 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
| JP5143905B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
| JP2002297058A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4907659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |