KR102555412B1 - 발광 소자를 포함하는 디스플레이 장치 - Google Patents

발광 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102555412B1
KR102555412B1 KR1020180161646A KR20180161646A KR102555412B1 KR 102555412 B1 KR102555412 B1 KR 102555412B1 KR 1020180161646 A KR1020180161646 A KR 1020180161646A KR 20180161646 A KR20180161646 A KR 20180161646A KR 102555412 B1 KR102555412 B1 KR 102555412B1
Authority
KR
South Korea
Prior art keywords
hole
light emitting
signal wire
length
region
Prior art date
Application number
KR1020180161646A
Other languages
English (en)
Other versions
KR20200073468A (ko
Inventor
이승주
방정호
백정선
이선미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180161646A priority Critical patent/KR102555412B1/ko
Priority to US16/713,728 priority patent/US10910457B2/en
Publication of KR20200073468A publication Critical patent/KR20200073468A/ko
Priority to US17/122,803 priority patent/US11348986B2/en
Priority to US17/731,111 priority patent/US11744108B2/en
Application granted granted Critical
Publication of KR102555412B1 publication Critical patent/KR102555412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제 1 방향으로 연장하는 두 개의 배선 사이에 발광 소자가 위치하는 디스플레이 장치에 관한 것이다. 각 배선은 상기 발광 소자를 지지하는 소자 기판 방향으로 굴곡 또는 연장될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 소자 기판을 통해 외부로 방출된 빛의 혼색이 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 이미지의 품질이 향상될 수 있다.

Description

발광 소자를 포함하는 디스플레이 장치{Display apparatus having a light-emitting device}
본 발명은 각 단위 화소 내에 발광 소자가 위치하는 디스플레이 장치에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라와 같은 전자 기기는 이미지를 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.
상기 디스플레이 장치는 다수의 단위 화소를 포함할 수 있다. 각 단위 화소는 인접한 단위 화소와 다른 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 각 단위 화소 내에는 순서대로 적층된 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광 소자가 위치할 수 있다.
각 단위 화소 내에는 해당 발광 소자를 제어하기 위한 구동 회로가 위치할 수 있다. 예를 들어, 각 단위 화소는 상기 발광 소자기 위치하는 발광 영역 및 상기 구동 회로가 위치하는 구동 영역을 포함할 수 있다. 상기 디스플레이 장치는 각 단위 화소의 구동 회로에 신호를 전달하기 위한 신호 배선들을 포함할 수 있다. 예를 들어, 각 단위 화소는 신호 배선들 사이에 위치할 수 있다.
그러나, 각 단위 화소 내에 위치하는 발광 소자로부터 방출된 빛은 인접한 단위 화소 방향으로 진행할 수 있다. 이에 따라, 상기 디스플레이 장치에서는 빛의 중첩에 의한 혼색이 발생하여, 구현되는 이미지의 품질이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 빛의 중첩에 의한 혼색이 방지될 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 인접한 단위 화소 방향으로 진행하는 빛을 차단할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판 상에 위치하는 중간 절연막을 포함한다. 중간 절연막은 제 1 중간 관통홀 및 제 2 중간 관통홀을 포함한다. 제 2 중간 관통홀은 제 1 중간 관통홀과 이격된다. 중간 절연막 상에는 제 1 신호 배선 및 제 2 신호 배선이 위치한다. 제 1 신호 배선은 제 1 중간 관통홀 내에 위치하는 영역을 포함한다. 제 2 신호 배선은 제 2 중간 관통홀 내에 위치하는 영역을 포함한다. 제 2 신호 배선은 제 1 신호 배선과 이격된다. 제 1 신호 배선 및 제 2 신호 배선은 오버 코트층에 의해 덮인다. 오버 코트층 사이에는 발광 소자가 위치한다. 발광 소자는 제 1 신호 배선과 제 2 신호 배선 사이의 영역과 중첩한다.
중간 절연막과 오버 코트층 사이에는 컬러 필터가 위치할 수 있다. 컬러 필터는 발광 소자와 중첩할 수 있다.
제 1 신호 배선은 제 2 중간 관통홀을 향한 제 1 중간 관통홀의 측벽을 덮을 수 있다. 제 2 신호 배선은 제 1 중간 관통홀을 향한 제 2 중간 관통홀의 측벽을 덮을 수 있다.
제 1 신호 배선은 제 1 중간 관통홀 내에 위치하는 단부를 포함할 수 있다. 제 2 신호 배선은 제 2 중간 관통홀 내에 위치하는 단부를 포함할 수 있다.
제 1 신호 배선은 제 1 중간 관통홀 내에서 소자 기판과 접촉할 수 있다. 제 2 신호 배선은 제 2 중간 관통홀 내에서 소자 기판과 접촉할 수 있다.
소자 기판과 중간 절연막 사이에는 하부 절연막이 위치할 수 있다. 하부 절연막은 제 1 하부 관통홀 및 제 2 하부 관통홀을 포함할 수 있다. 제 1 하부 관통홀은 제 1 중간 관통홀과 중첩할 수 있다. 제 2 하부 관통홀은 제 2 중간 관통홀과 중첩할 수 있다.
중간 절연막과 오버 코트층 사이에는 상부 절연막이 위치할 수 있다. 상부 절연막은 제 1 상부 관통홀과 제 2 상부 관통홀을 포함할 수 있다. 제 1 상부 관통홀은 제 1 중간 관통홀과 제 1 신호 배선 사이에 위치할 수 있다. 제 2 상부 관통홀은 제 2 중간 관통홀과 제 2 신호 배선 사이에 위치할 수 있다.
오버 코트층 상에는 뱅크 절연막이 위치할 수 있다. 뱅크 절연막은 발광 소자의 하부 전극의 가장 자리를 덮을 수 있다. 제 1 중간 관통홀 및 제 2 중간 관통홀은 뱅크 절연막과 중첩할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 제 1 방향으로 연장하는 데이터 라인 및 전원전압 공급라인을 포함한다. 전원전압 공급라인은 데이터 라인과 이격된다. 데이터 라인과 전원전압 공급라인 사이에는 단위 화소가 위치한다. 단위 화소는 발광 영역과 구동 영역을 포함한다. 구동 영역은 제 1 방향으로 발광 영역과 나란히 위치한다. 제 1 관통홀은 데이터 라인의 일부 영역과 중첩한다. 제 2 관통홀은 전원전압 공급라인의 일부 영역과 중첩한다. 제 1 방향으로 제 1 관통홀의 길이 및 제 2 관통홀의 길이는 제 1 방향으로 단위 화소의 길이보다 작다.
제 1 방향으로 제 1 관통홀의 길이 및 제 2 관통홀의 길이는 제 1 방향으로 발광 영역의 길이보다 길 수 있다.
제 1 방향으로 제 2 관통홀의 길이는 제 1 방향으로 제 1 관통홀의 길이와 동일할 수 있다.
제 1 방향과 수직한 제 2 방향으로 제 1 관통홀의 길이는 제 2 방향으로 데이터 라인의 길이보다 작을 수 있다. 제 2 방향으로 제 2 관통홀의 길이는 전원전압 공급라인의 길이보다 작을 수 있다.
데이터 라인 및 전원전압 공급라인은 각각 해당 관통홀 내에 위치하는 제 1 영역 및 제 1 영역 상에 위치하는 제 2 영역을 포함할 수 있다. 제 2 영역의 두께는 제 1 영역의 두께와 다를 수 있다.
제 2 영역은 제 1 영역과 다른 물질을 포함할 수 있다.
제 1 관통홀은 데이터 라인의 제 1 영역에 의해 채워질 수 있다. 제 2 관통홀은 전원전압 공급라인의 제 1 영역에 의해 채워질 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 발광 소자에 인접한 신호 배선들과 상기 발광 소자를 지지하는 소자 기판 사이에 관통홀이 위치하되, 각 신호 배선이 해당 관통홀 내에 위치하는 영역을 포함할 수 있다. 이에 따라, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 각 발광 소자로부터 인접한 단위 화소 방향으로 진행하는 빛이 해당 신호 배선들에 의해 차단될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 혼색에 의한 이미지의 품질 저하가 방지될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2a는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 2b는 도 1의 II-II'선을 따라 절단한 단면을 나타낸 도면이다.
도 3은 도 2b의 P 영역을 확대한 도면이다.
도 4a, 4b, 5, 6a, 6b, 7a 및 7b는 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2a는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다. 도 2b는 도 1의 II-II'선을 따라 절단한 단면을 나타낸 도면이다. 도 3은 도 2b의 P 영역을 확대한 도면이다.
도 1 내지 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(100)을 포함할 수 있다. 상기 소자 기판(100)은 절연성 물질을 포함할 수 있다. 상기 소자 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 소자 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 소자 기판(100) 상에는 신호 배선들(GL, DL, PL)이 위치할 수 있다. 예를 들어, 상기 소자 기판(100) 상에는 제 1 방향(Y)으로 연장하는 데이터 라인(DL) 및 전원전압 공급라인(PL) 및 상기 제 1 방향(Y)과 수직한 제 2 방향(X)으로 연장하는 게이트 라인(GL)이 위치할 수 있다. 상기 게이트 라인(GL)은 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL)과 교차할 수 있다. 상기 전원전압 공급라인(PL)은 상기 데이터 라인(DL)과 이격될 수 있다.
상기 신호 배선들(GL, DL, PL)은 다수의 단위 화소(PA)를 정의할 수 있다. 각 단위 화소(PA)는 상기 신호 배선들(GL, DL, PL)에 의해 둘러싸일 수 있다. 예를 들어, 각 단위 화소(PA)는 상기 데이터 라인(DL), 상기 전원전압 공급라인(PL) 및 상기 게이트 라인(GL) 사이에 위치할 수 있다.
각 단위 화소(PA)는 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 각 단위 화소(PA) 내에는 상기 신호 배선들(GL, DL, PL)과 연결되는 구동 회로 및 해당 구동 회로에 의해 제어되는 발광 소자(300)가 위치할 수 있다.
상기 구동 회로는 상기 신호 배선들(GL, DL, PL)을 통해 전달된 신호들에 따라 상기 발광 소자(300)로 구동 전류를 공급할 수 있다. 예를 들어, 상기 구동 회로는 제 1 박막 트랜지스터(TR1), 제 2 박막 트랜지스터(TR2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 제 1 박막 트랜지스터(TR1)는 상기 신호 배선들(GL, DL, PL)을 통해 전달된 신호에 따라 상기 제 2 박막 트랜지스터(TR2)를 턴-온 또는 턴-오프할 수 있다. 상기 제 2 박막 트랜지스터(TR2)는 상기 제 1 박막 트랜지스터(TR1)의 신호에 대응하는 구동 전류를 상기 발광 소자(300)로 전달할 수 있다. 상기 스토리지 커패시터(Cst)는 상기 제 1 박막 트랜지스터(TR1)의 신호에 따른 상기 제 2 박막 트랜지스터(TR2)의 동작을 한 프레임 동안 유지할 수 있다.
상기 제 1 박막 트랜지스터(TR1)와 상기 제 2 박막 트랜지스터(TR2)는 동일한 구조일 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1) 및 상기 제 2 박막 트랜지스터(TR2)는 각각 상기 소자 기판(100) 상에 위치하는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다.
상기 반도체 패턴(210)은 상기 소자 기판(100)에 가까이 위치할 수 있다. 상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체일 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO를 포함할 수 있다
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역은 상기 소스 영역 및 상기 드레인 영역보다 낮은 전도율을 가질 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 상기 채널 영역보다 불순물 농도가 높을 수 있다.
상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 일부 영역 상에 위치할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 상기 채널 영역 상에 위치할 수 있다. 상기 반도체 패턴(210)의 상기 소스 영역 및 상기 드레인 영역은 상기 게이트 절연막(220)에 의해 노출될 수 있다.
상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물(SiO) 및/또는 실리콘 질화물(SiN)을 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조일 수 있다. 상기 게이트 절연막(220)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다. 예를 들어, 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다.
상기 게이트 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다.
상기 층간 절연막(240)은 상기 반도체 패턴(210) 및 상기 게이트 전극(230) 상에 위치할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)의 층간 절연막(240)은 상기 제 1 박막 트랜지스터(TR1)의 층간 절연막(240)과 연결될 수 있다. 상기 반도체 패턴(210)의 측면 및 상기 게이트 전극(230)의 측면은 상기 층간 절연막(240)에 의해 덮일 수 있다.
상기 층간 절연막(240)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(240)은 실리콘 산화물(SiO)을 포함할 수 있다.
상기 소스 전극(250)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 소스 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 중첩하는 영역을 포함할 수 있다.
상기 소스 전극(250)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(250)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 소스 전극(250)은 상기 게이트 전극(230)과 다른 물질을 포함할 수 있다.
상기 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 이격될 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 드레인 영역을 부분적으로 노출하는 컨택홀을 포함할 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 중첩하는 영역을 포함할 수 있다.
상기 드레인 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(260)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 동일한 물질을 포함할 수 있다. 상기 드레인 전극(260)은 상기 게이트 전극(230)과 다른 물질을 포함할 수 있다.
상기 제 1 박막 트랜지스터(TR1)은 상기 게이트 라인(GL)에 의해 턴-온될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1)의 게이트 전극(230)은 상기 게이트 라인(GL)과 전기적으로 연결될 수 있다. 상기 게이트 라인(GL)은 상기 제 1 박막 트랜지스터(TR1)의 게이트 전극(230)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1)의 게이트 전극(230)은 상기 게이트 라인(GL)의 일부 영역일 수 있다. 상기 게이트 라인(GL)은 상기 소자 기판(100)과 상기 층간 절연막(240) 사이에 위치할 수 있다.
상기 제 2 박막 트랜지스터(TR2)의 게이트 전극(230)은 상기 제 1 박막 트랜지스터(TR1)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1)는 상기 게이트 라인(GL)을 통해 인가되는 게이트 신호에 따라 상기 제 2 박막 트랜지스터(TR2)의 게이트 전극(230)에 상기 데이터 라인(DL)을 통해 공급되는 데이터 신호를 전달할 수 있다. 상기 제 1 박막 트랜지스터(TR1)의 소스 전극(250)은 상기 데이터 라인(DL)과 전기적으로 연결될 수 있다. 상기 데이터 라인(DL)은 상기 제 1 박막 트랜지스터(TR1)의 소스 전극(250)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1)의 소스 전극(250)은 상기 데이터 라인(DL)의 일부 영역일 수 있다. 상기 데이터 라인(DL)은 상기 층간 절연막(240) 상에 위치할 수 있다.
상기 제 2 박막 트랜지스터(TR2)의 게이트 전극(230)은 상기 제 1 박막 트랜지스터(TR1)의 드레인 전극(260)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)는 상기 제 1 박막 트랜지스터(TR1)로부터 공급된 신호에 따라 상기 발광 소자(300)와 상기 전원전압 공급라인(PL) 사이를 전기적으로 연결할 수 있다. 상기 제 2 박막 트랜지스터(TR2)의 소스 전극(250)은 상기 전원전압 공급라인(PL)과 전기적으로 연결될 수 있다. 상기 전원전압 공급라인(PL)은 상기 제 2 박막 트랜지스터(TR2)의 소스 전극(250)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(TR2)의 소스 전극(250)은 상기 전원전압 공급라인(PL)의 일부 영역일 수 있다. 상기 전원전압 공급라인(PL)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 전원전압 공급라인(PL)은 상기 데이터 라인(DL)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 전원전압 공급라인(PL)은 상기 데이터 라인(DL)과 동일한 층 상에 위치할 수 있다.
상기 소자 기판(100)과 상기 구동 회로 사이에는 버퍼 절연막(110)이 위치할 수 있다. 상기 버퍼 절연막(110)은 상기 구동 회로의 형성 공정에서 상기 소자 기판(100)에 의한 오염을 방지할 수 있다. 상기 버퍼 절연막(110)은 해당 구동 회로의 외측으로 연장할 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 상기 소자 기판(100)과 상기 신호 배선들(GL, DL, PL) 사이로 연장할 수 있다. 각 단위 화소의 구동 회로는 상기 버퍼 절연막(110) 상에 위치할 수 있다. 상기 구동 회로를 향한 상기 소자 기판(100)의 전체 표면은 상기 버퍼 절연막(110)에 의해 덮일 수 있다. 예를 들어, 상기 구동 회로의 외측에서 상기 층간 절연막(240)은 상기 버퍼 절연막(110) 상에 위치할 수 있다.
상기 버퍼 절연막(110)은 상기 데이터 라인(DL)과 중첩하는 제 1 버퍼 관통홀(111h) 및 상기 전원전압 공급라인(PL)과 중첩하는 제 2 버퍼 관통홀(112h)을 포함할 수 있다. 상기 층간 절연막(240)은 상기 제 1 버퍼 관통홀(111h)과 중첩하는 제 1 층간 관통홀(241h) 및 상기 제 2 버퍼 관통홀(112h)과 중첩하는 제 2 층간 관통홀(242h)을 포함할 수 있다.
상기 데이터 라인(DL)은 상기 제 1 버퍼 관통홀(111h) 및 상기 제 1 층간 관통홀(241h)로 이루어진 제 1 관통홀(PH1) 내에 위치하는 영역을 포함할 수 있다. 예를 들어, 상기 제 2 관통홀(PH2)을 향한 상기 제 1 버퍼 관통홀(111h)의 측벽(111s) 및 상기 제 1 층간 관통홀(241h)의 측벽(241s)으로 이루어진 상기 제 1 관통홀(PH1)의 측벽(PHs)이 상기 데이터 라인(DL)에 의해 덮일 수 있다. 상기 제 2 방향(X)으로 상기 제 1 관통홀(PH1)의 길이는 상기 제 2 방향(X)으로 상기 데이터 라인(DL)의 길이보다 작을 수 있다. 예를 들어, 상기 제 1 관통홀(PH1)은 상기 소자 기판(100)과 상기 데이터 라인(DL) 사이에 위치할 수 있다. 상기 데이터 라인(DL)은 상기 제 1 관통홀(PH1)의 측벽을 따라 연장할 수 있다. 상기 데이터 라인(DL)은 상기 제 1 관통홀(PH1) 내에서 상기 소자 기판(100)과 직접 접촉할 수 있다.
상기 전원전압 공급라인(PL)은 상기 제 2 버퍼 관통홀(112h) 및 상기 제 2 층간 관통홀(242h)로 이루어진 제 2 관통홀(PH2) 내에 위치하는 영역을 포함할 수 있다. 예를 들어, 상기 제 1 관통홀(PH1)을 향한 상기 제 2 관통홀(PH2)의 측벽이 상기 전원전압 공급라인(PL)에 의해 덮일 수 있다. 상기 제 2 방향(X)으로 상기 제 2 관통홀(PH2)의 길이는 상기 제 2 방향(X)으로 상기 전원전압 공급라인(PL)의 길이보다 작을 수 있다. 예를 들어, 상기 제 2 관통홀(PH2)은 상기 소자 기판(100)과 상기 전원전압 공급라인(PL) 사이에 위치할 수 있다. 상기 전원전압 공급라인(PL)은 상기 제 2 관통홀(PH2)의 측벽을 따라 연장할 수 있다. 상기 전원전압 공급라인(PL)은 상기 제 2 관통홀(PH2) 내에서 상기 소자 기판(100)과 직접 접촉할 수 있다.
상기 구동 회로 상에는 하부 보호막(120)이 위치할 수 있다. 상기 하부 보호막(120)은 외부의 수분 및 충격에 의한 상기 구동 회로의 손상을 방지할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(TR1), 상기 제 2 박막 트랜지스터(TR2) 및 상기 스토리지 커패시터(Cst)는 상기 하부 보호막(120)에 의해 덮일 수 있다. 상기 하부 보호막(120)은 상기 구동 회로의 외측으로 연장할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL, PL)은 상기 하부 보호막(120)에 의해 덮일 수 있다.
상기 하부 보호막(120)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(120)은 무기 절연 물질을 포함할 수 있다. 상기 하부 보호막(120)은 상기 층간 절연막(240)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(120)은 실리콘 질화물을 포함할 수 있다.
상기 하부 보호막(120) 상에는 오버 코트층(130)이 위치할 수 있다. 상기 오버 코트층(130)은 상기 구동 회로에 의한 단차를 제거할 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 오버 코트층(130)의 표면은 평평한 평면(flat surface)일 수 있다. 상기 오버 코트층(130)은 상기 구동 회로의 외측으로 연장할 수 있다. 예를 들어, 상기 오버 코트층(130)은 상기 하부 보호막(120)을 따라 연장할 수 있다. 상기 신호 배선들(GL, DL, PL)에 의한 단차는 상기 오버 코트층(130)에 의해 제거될 수 있다.
상기 오버 코트층(130)은 절연성 물질을 포함할 수 있다. 상기 오버 코트층(130)은 상기 하부 보호막(120)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(130)은 유기 절연 물질을 포함할 수 있다.
상기 발광 소자(300)는 상기 오버 코트층(130) 상에 위치할 수 있다. 상기 발광 소자(300)는 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 오버 코트층(130) 상에 순서대로 적층된 제 1 전극(310), 발광층(320) 및 제 2 전극(330)을 포함할 수 있다.
상기 제 1 전극(310)은 도전성 물질을 포함할 수 있다. 상기 제 1 전극(310)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 전극(310)은 ITO 및 IZO와 같은 투명 도전성 물질로 형성된 투명 전극일 수 있다.
상기 발광층(320)은 상기 제 1 전극(310)과 상기 제 2 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 물질일 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광층(320)은 발광 효율을 높이기 위하여 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(HIL), 정공 수소층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 중 적어도 하나를 더 포함할 수 있다.
상기 제 2 전극(330)은 도전성 물질을 포함할 수 있다. 상기 제 2 전극(330)은 상기 제 1 전극(310)과 다른 물질을 포함할 수 있다. 상기 제 2 전극(330)은 상기 제 1 전극(310)보다 반사율이 높을 수 있다. 예를 들어, 상기 제 2 전극(330)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 발광 소자(300)의 발광층(320)에 의해 생성된 빛이 상기 소자 기판(100)을 통해 외부로 방출될 수 있다.
각 단위 화소(PA)의 발광 소자(300)는 해당 단위 화소(PA)의 구동 회로와 중첩하지 않을 수 있다. 예를 들어, 각 단위 화소(PA)는 해당 발광 소자(300)가 위치하는 발광 영역(EA) 및 해당 구동 회로가 위치하는 구동 영역(DA)을 포함할 수 있다. 상기 발광 영역(EA) 및 상기 구동 영역(DA)은 나란히 위치할 수 있다. 예를 들어, 상기 구동 영역(DA)은 상기 제 1 방향(Y)으로 상기 발광 영역(EA)과 나란히 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)의 발광 소자(300)로부터 방출된 빛이 해당 단위 화소(PA)의 구동 회로에 의해 차단되지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 광 추출 효율이 향상될 수 있다.
각 단위 화소(PA)의 발광 소자(300)는 해당 단위 화소(PA)의 구동 회로와 전기적으로 연결될 수 있다. 예를 들어, 상기 하부 보호막(120) 및 상기 오버 코트층(130)은 각 단위 화소(PA) 내에 위치하는 제 2 박막 트랜지스터(TR2)의 드레인 전극(260)을 부분적으로 노출하는 컨택홀들을 포함할 수 있다. 각 발광 소자(300)의 제 1 전극(310)은 해당 제 2 박막 트랜지스터(TR2)의 드레인 전극(260)와 전기적으로 연결될 수 있다.
각 단위 화소(PA)의 발광 소자(300)는 독립적으로 제어될 수 있다. 예를 들어, 각 발광 소자(300)의 제 1 전극(310)은 인접한 발광 소자(300)의 제 1 전극(310)과 이격될 수 있다. 인접한 제 1 전극들(310) 사이의 공간에는 뱅크 절연막(140)이 위치할 수 있다.
상기 뱅크 절연막(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(140)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(140)은 상기 오버 코트층(130)과 다른 물질을 포함할 수 있다.
상기 뱅크 절연막(140)은 상기 오버 코트층(130) 상에 위치할 수 있다. 예를 들어, 상기 뱅크 절연막(140)은 각 제 1 전극(310)의 가장 자리를 덮을 수 있다. 상기 뱅크 절연막(140)은 각 단위 화소(PA)의 발광 영역(EA)을 정의할 수 있다. 예를 들어, 각 발광 소자(300)의 발광층(320) 및 제 2 전극(330)은 상기 뱅크 절연막(140)에 의해 노출된 해당 제 1 전극(310)의 일부 영역 상에 적층될 수 있다. 상기 뱅크 절연막(140)은 각 단위 화소(PA)의 구동 영역(DA) 상으로 연장할 수 있다. 예를 들어, 각 단위 화소(PA)의 제 1 박막 트랜지스터(TR1), 제 2 박막 트랜지스터(TR2) 및 스토리지 커패시터(Cst)는 상기 소자 기판(100)과 상기 뱅크 절연막(140) 사이에 위치할 수 있다. 상기 뱅크 절연막(140)은 각 단위 화소(PA)의 외측으로 연장할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL, PL)은 상기 뱅크 절연막(140)과 중첩할 수 있다.
각 단위 화소(PA)의 발광 소자(300)는 인접한 단위 화소(PA)의 발광 소자(300)와 동일한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 각 발광 소자(300)의 발광층(320)은 상기 뱅크 절연막(140) 상으로 연장할 수 있다. 각 발광 소자(300)의 발광층(320)은 인접한 발광 소자(300)의 발광층(320)과 연결될 수 있다. 상기 제 2 전극(330)은 상기 발광층(320)을 따라 연장할 수 있다. 예를 들어, 각 단위 화소(PA)의 제 2 전극(330)은 인접한 단위 화소(PA)의 제 2 전극(330)과 연결될 수 있다. 상기 제 2 전극(330)은 공통 전극층으로 기능할 수 있다.
상기 소자 기판(100)과 상기 발광 소자(300) 사이에는 컬러 필터(400)가 위치할 수 있다. 상기 발광 소자(300)에 의한 빛은 상기 컬러 필터(400)를 통해 외부로 방출될 수 있다. 각 단위 화소(PA)는 상기 컬러 필터(400)에 의해 인접한 단위 화소(PA)와 다른 색을 구현할 수 있다. 예를 들어, 각 단위 화소(PA) 내에 위치하는 컬러 필터(400)는 인접한 단위 화소(PA) 내에 위치하는 컬러 필터(400)와 다른 물질을 포함할 수 있다.
상기 컬러 필터(400)는 상기 발광 소자(300)로부터 방출된 빛의 경로 상에 위치할 수 있다. 예를 들어, 상기 컬러 필터(400)는 상기 발광 소자(300)와 중첩할 수 있다. 상기 컬러 필터(400)는 상기 하부 보호막(120)과 상기 오버 코트층(130) 사이에 위치할 수 있다. 상기 컬러 필터(400)에 의한 단차는 상기 오버 코트층(130)에 의해 제거될 수 있다.
상기 발광 소자(300) 및 상기 컬러 필터(400)는 상기 데이터 라인(DL)과 상기 전원전압 공급라인(PL) 사이에 위치하는 영역과 중첩할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)의 컬러 필터(400)를 통과하여 인접한 단위 화소(PA) 방향으로 진행하는 빛(Lc)이 상기 제 1 관통홀(PH1) 내에 위치하는 상기 데이터 라인(DL) 및 상기 제 2 관통홀(PH2) 내에 위치하는 상기 전원전압 공급라인(PL)에 의해 해당 단위 화소(PA) 내측 방향으로 반사될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 혼색에 의한 이미지의 품질 저하가 방지될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)의 광 추출 효율이 향상될 수 있다.
상기 제 1 관통홀(PH1) 및 상기 제 2 관통홀(PH2)은 상기 제 2 방향(X)으로 각 단위 화소(PA)의 발광 영역(EA)과 나란히 위치할 수 있다. 예를 들어, 각 단위 화소(PA)의 발광 영역(EA)은 상기 제 1 관통홀(PH1)과 상기 제 2 관통홀(PH2) 사이에 위치할 수 있다. 상기 제 1 관통홀(PH1) 및 상기 제 2 관통홀(PH2)는 상기 제 1 방향(Y)으로 연장할 수 있다. 예를 들어, 상기 제 1 방향(Y)으로 상기 제 1 관통홀(PH1)의 길이 및 상기 제 2 관통홀(PH2)의 길이는 상기 제 1 방향(Y)으로 각 단위 화소(PA)의 발광 영역(EA)의 길이보다 길 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 인접한 단위 화소(PA)로부터 방출된 빛의 중첩에 의한 혼색이 최소화될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)의 광 추출 효율이 최대화될 수 있다.
상기 제 1 방향(Y)으로 상기 제 1 관통홀(PH1)의 길이 및 상기 제 2 관통홀(PH2)의 길이는 상기 제 1 방향(Y)으로 각 단위 화소(PA)의 길이보다 작을 수 있다. 예를 들어, 각 단위 화소(PA)의 구동 영역(DA)과 상기 제 2 방향(X)으로 나란히 위치하는 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL)의 하부에는 상기 제 1 관통홀(PH1) 및 상기 제 2 관통홀(PH2)이 형성되지 않을 수 있다. 상기 제 1 관통홀(PH1) 및 상기 제 2 관통홀(PH2)은 상기 게이트 라인(GL)과 중첩되지 않을 수 있다. 예를 들어, 상기 게이트 라인(GL)은 상기 제 1 관통홀(PH1) 및/또는 상기 제 2 관통홀(PH2)을 가로지르지 않을 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 1 방향(Y)으로 연장하는 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL)과 상기 제 2 방향(X)으로 연장하는 상기 게이트 라인(GL) 사이의 절연이 유지될 수 있다.
상기 제 1 방향(Y)으로 상기 제 2 관통홀(PH2)의 길이는 상기 제 1 방향(Y)으로 상기 제 1 관통홀(PH1)의 길이와 동일할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 데이터 라인(DL)에 의해 반사되는 빛과 상기 전원전압 공급라인(PL)에 의해 반사되는 빛의 차이에 의한 휘도 편차가 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 이미지의 품질 저하가 효과적으로 방지될 수 있다.
상기 발광 소자(300) 상에는 상부 보호막(150)이 위치할 수 있다. 상기 상부 보호막(150)은 외부의 수분 및 충격에 의한 상기 발광 소자(300)의 손상을 방지할 수 있다. 상기 상부 보호막(150)은 상기 발광 소자(300)의 상기 제 2 전극(330)을 따라 연장할 수 있다. 예를 들어, 각 단위 화소(PA) 상에 위치하는 상부 보호막(150)은 인접한 단위 화소(PA) 상에 위치하는 상부 보호막(150)과 연결될 수 있다.
상기 상부 보호막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 보호막(150)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 상부 보호막(150)은 실리콘 산화물(SiO) 또는 실리콘 질화물(SiN)을 포함할 수 있다.
상기 상부 보호막(150) 상에는 봉지 기판(500)이 위치할 수 있다. 상기 봉지 기판(500)은 절연성 물질을 포함할 수 있다. 상기 봉지 기판(500)은 각 단위 화소(PA)의 구동 회로 및/또는 발광 소자(300)의 동작에 의해 발생한 열의 방출 경로를 제공할 수 있다. 상기 봉지 기판(500)은 상기 소자 기판(100)보다 높은 열전도도를 갖는 물질을 포함할 수 있다. 예를 들어, 상기 봉지 기판(500)은 알루미늄(Al), 철(Fe), 니켈(Ni)과 같은 금속을 포함할 수 있다.
상기 상부 보호막(150)과 상기 봉지 기판(500) 사이에는 봉지층(600)이 위치할 수 있다. 상기 봉지 기판(500)은 상기 봉지층(600)에 의해 상기 발광 소자(300)가 형성된 상기 소자 기판(100)과 결합될 수 있다.
상기 봉지층(600)은 절연성 물질을 포함할 수 있다. 상기 봉지층(600)은 경화성 물질을 포함할 수 있다. 예를 들어, 상기 봉지층(600)은 열경화성 수지를 포함할 수 있다.
상기 봉지층(600)은 외부 수분의 침투를 지연할 수 있다. 예를 들어, 상기 봉지층(600)은 흡습 입자들을 포함할 수 있다. 상기 봉지층(600)은 다중층 구조일 수 있다. 예를 들어, 상기 봉지층(600)은 상기 상부 보호막(150) 상에 순서대로 적층된 하부 봉지층 및 상부 봉지층을 포함할 수 있다. 상기 흡습 입자들은 상기 상부 봉지층 내에 분산될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 흡습 입자들의 팽창에 의해 발광 소자(300)에 가해지는 응력(stress)가 하부 봉지층에 의해 완화될 수 있다.
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(100)과 발광 소자(300) 사이에 위치하는 절연 부재, 예를 들어 버퍼 절연막(110)과 층간 절연막(240)이 각 단위 화소(PA)의 발광 영역(EA)과 나란히 위치하는 신호 배선들(GL, DL, PL), 예를 들어 데이터 라인(DL) 및 전원전압 공급라인(PL)과 중첩하는 관통홀들(PH1, PH2)을 포함하고, 각 신호 배선(GL, DL, PL)이 해당 관통홀 내에 위치하는 영역을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)로부터 인접한 단위 화소(PA) 방향으로 진행하는 빛이 상기 절연 부재의 관통홀 내에 위치하는 신호 배선의 일부 영역에 의해 해당 단위 화소(PA) 내로 반사될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 혼색에 의한 이미지의 품질 저하가 방지되고, 광 추출 효율이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 관통홀들(PH1, PH2)이 해당 신호 배선들, 예를 들어 데이터 라인(DL) 또는 전원전압 공급라인(PL)과 완전히 중첩하여, 각 신호 배선(DL, PL)의 양측 단부가 해당 관통홀(PH1, PH2)의 외측에 위치하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 제 2 방향으로 각 관통홀의 길이가 상기 제 2 방향으로 해당 신호 배선의 길이보다 클 수 있다. 예를 들어, 도 4a 및 4b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 발광 영역(EA)가 대향하는 데이터 라인(DL)의 단부가 제 1 관통홀(PH1) 내에 위치하고, 상기 발광 영역(EA)과 대향하는 전원전압 공급라인(PL)의 단부가 제 2 관통홀(PH2) 내에 위치할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 인접한 데이터 라인(DL)과 전원전압 공급라인(PL) 사이의 절연성이 향상될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치는 각 단위 화소(PA)의 발광 영역(EA)과 대향하는 각 신호 배선(DL, PL)의 단부가 모두 해당 관통홀(PH1, PH2) 내에 위치하는 것으로 설명된다. 그러나, 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 각 단위 화소(PA)의 발광 영역(EA) 일측에 위치하는 신호 배선, 예를 들어 데이터 라인(DL)의 외측 단부만 제 1 관통홀(PH1) 내에 위치할 수 있다. 이에 따라, 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 인접한 데이터 라인(DL)과 전원전압 공급라인(PL)의 마주보는 단부가 서로 다른 층 상에 위치할 수 있다. 따라서, 본 발명의 또다른 실시 예에 따른 디스플레이 장치에서는 인접한 데이터 라인(DL)과 전원전압 공급라인(PL) 사이의 절연성이 효과적으로 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 각 관통홀(PH1, PH2) 내에 위치하는 신호 배선(DL, PL)의 일부 영역이 해당 관통홀(PH1, PH2)의 적어도 일측 측벽을 따라 연장하는 형상인 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 각 관통홀(PH1, PH2)과 중첩하는 신호 배선(DL, PL)의 일부 영역이 해당 신호 배선(DL, PL)의 다른 영역과 다른 두께를 가질 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 데이터 라인(DL) 및 전원전압 공급라인(PL)이 해당 관통홀(PH1, PH2) 내에 위치하는 제 1 영역(711, 721) 및 상기 제 1 영역(711, 721) 상에 위치하는 제 2 영역(712, 722)을 포함할 수 있다. 상기 제 1 영역(711, 721)은 해당 신호 배선(DL, PL)의 제 2 영역(712, 722)보다 두꺼울 수 있다. 예를 들어, 각 신호 배선(DL, PL)의 제 1 영역(711, 721)은 해당 관통홀(PH1, PH2)을 완전히 채울 수 있다. 상기 제 2 영역(712, 722)은 해당 신호 배선(DL, PL)의 제 1 영역(711, 721)과 다른 물질을 포함할 수 있다. 예를 들어, 각 신호 배선(DL, PL)의 제 1 영역(711, 721)은 해당 신호 배선(DL, PL)의 제 2 영역(712, 722)보다 높은 반사율을 갖는 물질을 포함할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 신호 배선들(GL, DL, PL)을 통해 인가되는 신호의 지연을 방지하며, 각 단위 화소(PA)로부터 인접한 단위 화소(PA) 방향으로 진행하는 빛을 효과적으로 반사할 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 이미지의 품질 저하가 효과적으로 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 혼색 방지를 위한 관통홀들(PH1, PH2)가 두 개의 절연막, 예를 들어 버퍼 절연막(110)과 층간 절연막(240)을 관통하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 소자 기판(100)과 제 1 방향(Y)으로 연장하는 신호 배선들(DL, PL) 사이에 적어도 하나의 절연막이 위치할 수 있다. 예를 들어, 도 6a 및 6b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 반도체 패턴(210)이 소자 기판(100)과 접촉할 수 있다. 또는, 도 7a 및 7b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 제 2 박막 트랜지스터(TR2)의 게이트 절연막(220)이 버퍼 절연막(110)과 층간 절연막(240) 사이로 연장할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 제 1 관통홀(PH1) 및 제 2 관통홀(PH2)이 상기 층간 절연막(240)에 형성되거나, 상기 버퍼 절연막(110), 상기 게이트 절연막(220) 및 상기 층간 절연막(240)을 관통할 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 소자 기판(100)과 제 1 방향(Y)으로 연장하는 신호 배선들(DL, PL) 사이에 위치하는 적어도 하나의 절연막으로 이루어진 절연 부재에 각 단위 화소(PA)의 발광 영역(EA)과 상기 제 1 방향(Y)과 수직한 제 2 방향(X)으로 나란히 위치하는 관통홀들(PH1, PH2)를 형성하고, 상기 제 1 방향(Y)으로 연장하는 신호 배선들(DL, PL)이 각각 해당 관통홀(PH1, PH2) 내에 위치하는 영역을 포함할 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 소자 기판(100)과 발광 소자(300) 사이에 위치하는 구동 회로의 구성에 대한 자유도가 향상될 수 있다.
100: 하부 기판 110: 버퍼 절연막
240: 층간 절연막 300: 발광 소자
DL: 데이터 라인 PL: 전원전압 공급라인
PH1, PH2: 관통홀

Claims (15)

  1. 소자 기판 상에 위치하고, 제 1 중간 관통홀 및 상기 제 1 중간 관통홀과 이격되는 제 2 중간 관통홀을 포함하는 중간 절연막;
    상기 중간 절연막 상에 위치하고, 상기 제 1 중간 관통홀 내에 위치하는 영역을 포함하는 제 1 신호 배선;
    상기 제 1 신호 배선과 이격되고, 상기 제 2 중간 관통홀 내에 위치하는 영역을 포함하는 제 2 신호 배선;
    상기 중간 절연막 상에 위치하고, 상기 제 1 신호 배선과 상기 제 2 신호 배선을 덮는 오버 코트층; 및
    상기 오버 코트층 상에 위치하고, 상기 제 1 신호 배선과 상기 제 2 신호 배선 사이에 위치하는 영역과 중첩하는 발광 소자를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 중간 절연막과 상기 오버 코트층 사이에 위치하고, 상기 발광 소자와 중첩하는 컬러 필터를 더 포함하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 1 신호 배선은 상기 제 2 중간 관통홀에 가까이 위치하는 상기 제 1 중간 관통홀의 측벽을 덮으며,
    상기 제 2 신호 배선은 상기 제 1 중간 관통홀에 가까이 위치하는 상기 제 2 중간 관통홀의 측벽을 덮는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 제 1 신호 배선은 상기 제 1 중간 관통홀 내에 위치하는 단부를 포함하고,
    상기 제 2 신호 배선은 상기 제 2 중간 관통홀 내에 위치하는 단부를 포함하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 1 신호 배선은 상기 제 1 중간 관통홀 내에서 상기 소자 기판과 접촉하고,
    상기 제 2 신호 배선은 상기 제 2 중간 관통홀 내에서 상기 소자 기판과 접촉하는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 소자 기판과 상기 중간 절연막 사이에 위치하는 하부 절연막을 더 포함하되,
    상기 하부 절연막은 상기 제 1 중간 관통홀과 중첩하는 제 1 하부 관통홀 및 상기 제 2 중간 관통홀과 중첩하는 제 2 하부 관통홀을 포함하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 중간 절연막과 상기 오버 코트층 사이에 위치하는 상부 절연막을 더 포함하되,
    상기 상부 절연막은 상기 제 1 중간 관통홀과 상기 제 1 신호 배선 사이에 위치하는 제 1 상부 관통홀 및 상기 제 2 중간 관통홀과 상기 제 2 신호 배선 사이에 위치하는 제 2 상부 관통홀을 포함하는 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 오버 코트층 상에 위치하고, 상기 발광 소자의 하부 전극의 가장 자리를 덮는 뱅크 절연막을 더 포함하되,
    상기 제 1 중간 관통홀 및 상기 제 2 중간 관통홀은 상기 뱅크 절연막과 중첩하는 디스플레이 장치.
  9. 제 1 방향으로 연장하는 데이터 라인;
    상기 제 1 방향으로 연장하고, 상기 데이터 라인과 이격되는 전원전압 공급라인;
    상기 데이터 라인과 상기 전원전압 공급라인 사이에 위치하고, 상기 제 1 방향으로 나란히 위치하는 발광 영역 및 구동 영역을 포함하는 단위 화소;
    상기 데이터 라인의 일부 영역과 중첩하는 제 1 관통홀; 및
    상기 전원전압 공급라인의 일부 영역과 중첩하는 제 2 관통홀을 포함하되,
    상기 제 1 방향으로 상기 제 1 관통홀의 길이 및 상기 제 2 관통홀의 길이는 상기 제 1 방향으로 상기 단위 화소의 길이보다 작은 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제 1 방향으로 상기 제 1 관통홀의 길이 및 상기 제 2 관통홀의 길이는 상기 제 1 방향으로 상기 발광 영역의 길이보다 긴 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 제 1 방향으로 상기 제 2 관통홀의 길이는 상기 제 1 방향으로 상기 제 1 관통홀의 길이와 동일한 디스플레이 장치.
  12. 제 9 항에 있어서,
    상기 제 1 방향과 수직한 제 2 방향으로 상기 제 1 관통홀의 길이는 상기 제 2 방향으로 상기 데이터 라인의 길이보다 작으며,
    상기 제 2 방향으로 상기 제 2 관통홀의 길이는 상기 전원전압 공급라인의 길이보다 작은 디스플레이 장치.
  13. 제 9 항에 있어서,
    상기 데이터 라인 및 상기 전원전압 공급라인은 각각 해당 관통홀 내에 위치하는 제 1 영역 및 상기 제 1 영역 상에 위치하는 제 2 영역을 포함하되,
    상기 제 2 영역의 두께는 상기 제 1 영역의 두께와 다른 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 제 2 영역은 상기 제 1 영역과 다른 물질을 포함하는 디스플레이 장치.
  15. 제 13 항에 있어서,
    상기 제 1 관통홀은 상기 데이터 라인의 제 1 영역에 의해 채워지며,
    상기 제 2 관통홀은 상기 전원전압 공급라인의 제 1 영역에 의해 채워지는 디스플레이 장치.
KR1020180161646A 2018-12-14 2018-12-14 발광 소자를 포함하는 디스플레이 장치 KR102555412B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180161646A KR102555412B1 (ko) 2018-12-14 2018-12-14 발광 소자를 포함하는 디스플레이 장치
US16/713,728 US10910457B2 (en) 2018-12-14 2019-12-13 Display apparatus having a light-emitting device
US17/122,803 US11348986B2 (en) 2018-12-14 2020-12-15 Display apparatus having a light-emitting device
US17/731,111 US11744108B2 (en) 2018-12-14 2022-04-27 Display apparatus having a light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180161646A KR102555412B1 (ko) 2018-12-14 2018-12-14 발광 소자를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200073468A KR20200073468A (ko) 2020-06-24
KR102555412B1 true KR102555412B1 (ko) 2023-07-13

Family

ID=71071845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180161646A KR102555412B1 (ko) 2018-12-14 2018-12-14 발광 소자를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (3) US10910457B2 (ko)
KR (1) KR102555412B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102555412B1 (ko) * 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311424A (ja) * 2001-04-12 2002-10-23 Hitachi Ltd 液晶表示装置
KR100920348B1 (ko) * 2003-02-27 2009-10-07 삼성전자주식회사 액정 표시 장치
US20060132383A1 (en) * 2004-09-27 2006-06-22 Idc, Llc System and method for illuminating interferometric modulator display
KR100712110B1 (ko) * 2004-12-10 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP2007093686A (ja) * 2005-09-27 2007-04-12 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
JP2007188653A (ja) * 2006-01-11 2007-07-26 Seiko Epson Corp 発光装置および電子機器
KR100683406B1 (ko) * 2006-02-20 2007-02-22 삼성전자주식회사 표시장치와 그 제조방법
KR101315374B1 (ko) * 2006-02-28 2013-10-08 삼성디스플레이 주식회사 액정 표시 장치
US8330883B2 (en) * 2006-07-19 2012-12-11 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, display, television receiver
JP4869892B2 (ja) * 2006-12-06 2012-02-08 株式会社 日立ディスプレイズ 液晶表示装置
US7868528B2 (en) * 2007-10-18 2011-01-11 Seiko Epson Corporation Light emitting device with translucent semi-reflection layer and electronic apparatus
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
KR20100021847A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2010066461A (ja) * 2008-09-10 2010-03-25 Hitachi Displays Ltd 液晶表示装置
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
US8198107B2 (en) * 2009-10-07 2012-06-12 Edison Opto Corporation Method for manufacturing light emitting diode assembly
KR101791578B1 (ko) * 2011-02-17 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
CN102650916B (zh) * 2011-02-25 2014-11-26 乐金显示有限公司 集成触摸传感器的显示设备
JP5670249B2 (ja) * 2011-04-14 2015-02-18 日東電工株式会社 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
CN103927041B (zh) * 2013-10-23 2017-01-04 上海天马微电子有限公司 触摸侦测结构、触摸显示装置及触摸侦测和制作方法
WO2015063893A1 (ja) * 2013-10-30 2015-05-07 パイオニア株式会社 発光装置
KR20160000293A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 탭 핀에 타이바가 없는 반도체 모듈
US9581624B2 (en) * 2014-08-19 2017-02-28 Southern States, Llc Corona avoidance electric power line monitoring, communication and response system
CN105374919B (zh) * 2014-08-26 2018-03-02 清华大学 发光装置以及采用该发光装置的显示装置
TWI657597B (zh) * 2015-03-18 2019-04-21 新世紀光電股份有限公司 側照式發光二極體結構及其製造方法
KR102399572B1 (ko) * 2015-09-15 2022-05-19 삼성디스플레이 주식회사 플렉서블 표시장치
JP2017174553A (ja) * 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置
US9966502B2 (en) * 2016-04-01 2018-05-08 Epistar Corporation Light-emitting device
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN107527934B (zh) * 2016-06-17 2023-06-02 三星显示有限公司 有机发光二极管显示器
KR102598970B1 (ko) * 2016-07-29 2023-11-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
TWI651870B (zh) * 2016-10-19 2019-02-21 新世紀光電股份有限公司 發光裝置及其製造方法
KR102666873B1 (ko) * 2016-11-30 2024-05-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102662278B1 (ko) * 2016-11-30 2024-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102667721B1 (ko) * 2016-12-26 2024-05-23 삼성디스플레이 주식회사 표시 장치
KR102386906B1 (ko) * 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
KR102377527B1 (ko) * 2017-09-01 2022-03-24 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
CN109031767B (zh) * 2018-09-17 2023-06-30 京东方科技集团股份有限公司 一种彩膜基板、显示装置及制作方法
KR102555412B1 (ko) * 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치
CN110289254A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 微型发光二极管及其制备方法
CN110610975B (zh) * 2019-09-23 2022-04-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20210134891A1 (en) 2021-05-06
US10910457B2 (en) 2021-02-02
US20220254840A1 (en) 2022-08-11
KR20200073468A (ko) 2020-06-24
US20200194511A1 (en) 2020-06-18
US11744108B2 (en) 2023-08-29
US11348986B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
EP3343663A1 (en) Display device having an auxiliary electrode
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
CN109560210B (zh) 具有辅助电极的显示装置
KR102448068B1 (ko) 블랙 뱅크 절연막을 포함하는 유기 발광 표시 장치
CN109428001B (zh) 具有封装层的有机发光显示设备
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20240128270A1 (en) Display apparatus having an oxide semiconductor pattern
KR102511044B1 (ko) 블랙 매트릭스를 포함하는 디스플레이 장치
KR102555412B1 (ko) 발광 소자를 포함하는 디스플레이 장치
US11164912B2 (en) Display apparatus having color filters and a light-shielding element
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
KR102423864B1 (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치
US11171191B2 (en) Display apparatus having a light-emitting device on an over-coat layer, and method of forming the same
KR20220075611A (ko) 발광 소자 및 뱅크 절연막을 포함하는 디스플레이 장치
KR102666208B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR20200082434A (ko) 구동 회로 및 발광 소자를 포함하는 디스플레이 장치
US20230217761A1 (en) Display apparatus having a storage capacitor
KR102390479B1 (ko) 발광층을 포함하는 디스플레이 장치
US20230217712A1 (en) Display apparatus having a storage capacitor
KR102598753B1 (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR102345938B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210078023A (ko) 박막 트랜지스터 및 발광 소자를 포함하는 디스플레이 장치
KR20210085843A (ko) 전원전압 공급라인을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant