JP2007093686A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2007093686A
JP2007093686A JP2005279398A JP2005279398A JP2007093686A JP 2007093686 A JP2007093686 A JP 2007093686A JP 2005279398 A JP2005279398 A JP 2005279398A JP 2005279398 A JP2005279398 A JP 2005279398A JP 2007093686 A JP2007093686 A JP 2007093686A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
crystal display
film
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005279398A
Other languages
English (en)
Other versions
JP2007093686A5 (ja
Inventor
Kazunori Inoue
和式 井上
Harumi Murakami
春美 村上
Toshio Araki
利夫 荒木
Nobuaki Ishiga
展昭 石賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005279398A priority Critical patent/JP2007093686A/ja
Priority to TW095132351A priority patent/TW200720803A/zh
Priority to US11/526,768 priority patent/US7816693B2/en
Priority to CNB200610139957XA priority patent/CN100451793C/zh
Publication of JP2007093686A publication Critical patent/JP2007093686A/ja
Publication of JP2007093686A5 publication Critical patent/JP2007093686A5/ja
Priority to US12/887,865 priority patent/US8039852B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Abstract

【課題】
層間絶縁膜のピンホールや欠陥に起因する電極間の短絡不良を防止して、高信頼性を有する液晶表示装置を提供する。
【解決手段】
本発明の一態様にかかる液晶表示装置は、ＴＦＴアレイ基板１０１と、ＴＦＴアレイ基板１０１に対向配置されるカラーフィルタ基板１０２と、両基板を貼り合わせるシールパターン４０とを備え、カラーフィルタ基板１０２は、対向電極４２を有し、ＴＦＴアレイ基板１０１は、ゲート配線４と、ゲート配線４上に形成されるゲート絶縁膜６と、ゲート配線４とゲート絶縁膜６を介して交差配置されるソース配線１１と、ソース配線１１上に２層で形成される層間絶縁膜１４、１８と、シールパターン４０の下に設けられ、当該シールパターン４０により対向電極４２と導通される共通電極配線３７とを有し、シールパターン４０は、ソース配線１１と層間絶縁膜１４、１８を介して重畳するものである。
【選択図】 図３４

Description

本発明は、絶縁膜を挟んだ導電層の短絡による不良防止と歩留まりを向上させることができる液晶表示装置及びその製造方法に関する。
近年、特許文献１に開示されているように、アクティブマトリックス型の液晶表示装置において、液晶に印加する電界の方向を基板に対して平行な方向とする横方向電界方式が、主に超広視野角を得る手法として用いられている。この方式を採用すると、視角方向を変化させた際のコントラストの変化や階調レベルの反転がほとんど無くなることが明らかにされている。
特許文献１においては、一対の対向電極が下層のソース配線を挟んで互いに分離して配置されている。このため、ソース配線に電圧が印加された状態においては、その電圧によって電界が発生し、薄膜トランジスタ（以下、ＴＦＴと記す）アレイ基板とカラーフィルタ基板との間に設けられた液晶の配向状態を変えてしまう。このため、一対の対向電極同士の形成幅が広く必要であり、光の透過が制限されるため、パネル表示部の開口率が低くなるという問題があった。
このような問題点を解決するための横方向電界方式のデバイス構造が、例えば特許文献２に開示されている。この特許文献２では、対向電極がソース配線を覆い、両者が重なりあうように配置されている。このような構成によれば、ソース配線から発生する電界が対向電極によって遮られるため、この電界が液晶まで及ばず、液晶の配向状態の変化を低減することができる。このため、光の透過を制限する幅を短くでき、開口率を高くすることができる。
上記のように開口率を高くするために、ソース配線と上部の電極とを重畳させる技術に関しては、液晶に印加する電界の方向を基板に対して垂直な方向とする従来の一般的な方式においても同様であり、例えば、特許文献３にも開示されている。この方式において、画素電極と対向する対向電極は、画素電極が形成されたＴＦＴアレイ基板と対向して貼り合わされるカラーフィルタ基板に形成される。
特許文献４においては、ＴＦＴアレイ基板とカラーフィルタ基板とが導電性を有するシールパターンを接着層として貼り合わされ構成される液晶表示装置が開示されている。ＴＦＴアレイ基板に形成された共通電極配線とカラーフィルタ基板に形成された共通電極とは、この導電性を有するシールパターンを介して電気的に接続される。この共通電極が画素電極と対向する対向電極となる。
特開平８−２５４７１２号公報 特開２００３−３０７７４８号公報 特開平９−３２５３５８号公報 特開２００１−２４９３４５号公報
しかしながら、特許文献２の場合には、層間絶縁膜を介して上層の対向電極が下層のソース配線を覆い、両者が重なり合うように配置されているために、この重なり合う領域の層間絶縁膜にピンホールや欠損等があると、上層の対向電極と下層のソース配線が電気的に短絡して表示不良となり、歩留りの低下や信頼性を低下させる等の問題を招いていた。
また、特許文献３の場合においては、層間絶縁膜を介して上層の画素電極と下層のソース配線とが一部重畳しているため、上記と同様の問題を招いていた。
さらに、特許文献４の場合においては、ＴＦＴアレイ基板とカラーフィルタ基板を接着するための導電性シールパターンが、ＴＦＴアレイ基板に形成された液晶表示装置の画像表示領域を取り囲むように塗布形成される。このため、この導電性シールパターンと下層のソース配線が重なり合う領域で層間絶縁膜にピンホールや欠損などがあると、導電性シールパターンを介して、下層のソース配線と対向基板に形成された共通電極とが電気的に短絡して表示不良となり、歩留りの低下や信頼性を低下させるなどの問題を招いていた。
上記層間絶縁膜のピンホールや欠損などの欠陥は、例えば、パターニング加工を行う為のレジストパターン形成時にレジスト中の気泡や、レジスト現像時の現像液中に含まれる気泡が原因で発生したり、層間絶縁膜の成膜時に発生した膜中の異物が原因で発生し、実質的にこれらの欠陥発生をゼロにすることは難しい。
本発明は、このような事情を背景としてなされたものであり、本発明の目的は、層間絶縁膜のピンホールや欠陥に起因する電極間の短絡不良を防止して、高歩留り、高信頼性を有する液晶表示装置の実現とその製造方法を得ることにある。
本発明の第１の態様にかかる液晶表示装置は、ＴＦＴがアレイ状に形成されたＴＦＴアレイ基板と、前記ＴＦＴアレイ基板に対向配置される対向基板と、前記ＴＦＴアレイ基板と前記対向基板とを貼り合わせるシールパターンとを備える液晶表示装置であって、前記対向基板は、対向電極を有し、前記ＴＦＴアレイ基板は、第１の導電層と、前記第１の導電層上に形成される第１の絶縁膜と、前記第１の導電層と前記第１の絶縁膜を介して交差配置される第２の導電層と、前記第２の導電層上に２層以上で形成される第２の絶縁膜と、前記シールパターンの下に設けられ、当該シールパターンにより前記対向電極と導通される共通電極配線とを有し、前記シールパターンは、前記第２の導電層と前記第２の絶縁膜を介して重畳するものである。このような構成とすることにより、層間絶縁膜の欠陥などに起因するシールパターンを介した導電層間の短絡不良を防止することができる。
本発明の第２の態様にかかる液晶表示装置は、上記の液晶表示装置であって、前記ＴＦＴアレイ基板は、前記第２の絶縁膜上に設けられる第３の導電層を有し、前記第２の導電層と前記第３の導電層との間の前記第２の絶縁膜は２層以上で形成されるものである。このような構成とすることによって、層間絶縁膜の欠陥などに起因する導電層間の短絡不良をさらに防止することができる。
本発明の第３の態様にかかる液晶表示装置は、上記の液晶表示装置であって、前記第２の絶縁膜のコンタクトホールにおいて、２層以上の第２の絶縁膜の上層の開口部が、下層の開口部よりも大きく形成され、前記第２の絶縁膜の断面形状が階段状又は順テーパ状になっているものである。このような構成とすることによって、コンタクトホールの段差部における断線不良を防止することができる。
本発明の第４の態様にかかる液晶表示装置は、上記の液晶表示装置であって、２層以上で形成された前記第２の絶縁膜の上層の層厚が、下層の層厚よりも薄くなっているものである。このような構成を有することによって、信頼性の高い液晶表示装置を提供できる。
本発明の第５の態様にかかる液晶表示装置の製造方法は、基板上に第１の導電層を形成し、前記基板上に共通電極配線を形成し、前記第１の導電層上に、第１の絶縁膜を形成し、前記第２の絶縁膜上に第２の導電層を形成し、前記第２の導電層上に、２層以上の第２の絶縁膜を形成して、ＴＦＴアレイ基板を製造し、前記ＴＦＴアレイ基板に対向電極を有する対向基板を対向配置して、前記ＴＦＴアレイ基板と前記対向基板とを、前記第２の電極と前記第２の絶縁膜を介して重畳するように配設されたシールパターンによって貼り合せ、前記シールパターンが前記共通電極配線と重畳する領域において、前記シールパターンを介して、前記対向電極と前記共通電極配線とを導通させる。これにより、層間絶縁膜のピンホールや欠陥に起因するシールパターンを介した導電層間の短絡不良を防止することができる、高品位の液晶表示装置を製造することができる。
本発明の第６の態様にかかる液晶表示装置の製造方法は、上記の製造方法において、前記第２の絶縁膜上に第３の導電層を形成し、前記第２の導電層と前記第３の導電層との間の前記第２の絶縁膜を２層以上で形成する。これにより、層間絶縁膜のピンホールや欠陥に起因する導電層間の短絡不良を防止することができる、高品位の液晶表示装置を製造することができる。
本発明の第７の態様にかかる液晶表示装置の製造方法は、上記の製造方法において、２層以上で形成された前記第２の絶縁膜の上層に、下層に形成された開口部よりも大きい開口部を形成して、前記第２の絶縁膜にコンタクトホールを形成し、前記コンタクトホール上に前記シールパターンを設けて前記共通電極配線と前記対向電極とを導通させる。これにより、コンタクトホールの段差部における断線不良を防止することができる液晶表示装置を製造することができる。
本発明の第８の態様にかかる液晶表示装置の製造方法は、上記の製造方法において、２層以上で形成された前記第２の絶縁膜のうち下層の絶縁膜を形成し、前記下層の絶縁膜よりも膜厚が薄い上層の絶縁膜を形成する。これにより、信頼性の高い液晶表示装置を高歩留りで製造することができる。
層間絶縁膜のピンホールや欠陥に起因する導電層間の短絡不良を防止して、高歩留り、高信頼性を有する液晶表示装置の実現とその製造方法を得ることができる。
実施の形態１．
本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の平面図を図１に、同じくその断面図を図２に示す。尚、図２の断面図は、図１におけるＸ−Ｘ'部の断面に加え、ゲート端子とソース端子部の断面構造を示している。
この液晶表示装置用ＴＦＴアレイ基板には、ガラス基板などの透明絶縁性基板１上に少なくとも１種類以上の導電性薄膜を成膜することにより形成される最下層の第１の導電層（ゲート電極２、保持容量共通電極３、ゲート配線４、ゲート端子５）が設けられている。また、当該最下層の第１の導電層の一部又は全部を覆うように、第１の絶縁膜であるゲート絶縁膜６が設けられる。当該ゲート絶縁膜６上には、少なくとも１種類以上の導電性薄膜からなる第２の導電層（ドレイン電極１０、ソース配線１１、ソース端子１２）が設けられる。
また、この第２の導電層上には、第２の絶縁膜である２層の層間絶縁膜１４、１８が設けられる。この２層の層間絶縁膜のうち第１の層間絶縁膜１４とゲート絶縁膜６とには、コンタクトホール１５（図１０参照）が設けられている。また、第１の層間絶縁膜１４には、コンタクトホール１６、１７（図１０及び図１２参照）が設けられている。一方、第２の層間絶縁膜１８には、コンタクトホール１９、２０、２１（図１２参照）が設けられている。コンタクトホール１５とコンタクトホール１９とが、コンタクトホール１６とコンタクトホール２０とが、コンタクトホール１８とコンタクトホール２１とが、それぞれ対応する位置に設けられる。
層間絶縁膜上１８上には、少なくとも１種類以上の導電性薄膜によって形成され、前記層間絶縁膜１４、１８及びコンタクトホール１５、１６、１７の少なくとも一部を覆うように配置された第３の導電層（画素電極２２、ゲート端子パッド２３、ソース端子パッド２４）が設けられる。
図１０、１２、１４に示すように、第３の導電層のうち、画素電極２２は、コンタクトホール１７及び２１を介してドレイン電極１０に電気的に接続されている。また、ゲート端子パッド２３は、コンタクトホール１５及び１９を介して、ゲート端子５に電気的に接続されている。一方、ソース端子パッド２４は、コンタクトホール１６及び２０を介してソース端子１２を接続されている。また、画素電極２２は、層間絶縁膜１４、１８の少なくとも一方によってドレイン電極１０と電気的に絶縁されている。
したがって、本実施の形態にかかるＴＦＴアレイ基板は、層間絶縁膜１４、１８という少なくとも２層からなる積層構造の層間絶縁膜を、第１の導電層及び第２の導電層と第３の導電層との間に形成した構成を有している。また、この層間絶縁膜１４、１８に形成されるコンタクトホールを少なくとも二回以上の工程によって形成している。
この液晶表示装置用ＴＦＴアレイ基板の製造方法を図２及び図３〜図１４を参考にして説明する。なお、図３〜図１４に含まれる断面図は、図２と同様に、図１におけるＸ−Ｘ'部の断面に加え、ゲート端子とソース端子部の断面構造を製造工程に従って示したものである。
（Ａ）第１の工程
まず、ガラス基板などの透明絶縁性基板１上に第１の金属薄膜を成膜したのちに、第１回目のフォトリソグラフィプロセス（写真製版工程）により前記第１の金属薄膜をパターニングして図２、図３及び図４の如く、少なくともゲート電極２、保持容量共通電極３、ゲート配線４及びゲート端子５を形成する。これらの第１の金属薄膜としては、電気的比抵抗値の低いＡｌ（アルミニウム）又はＭｏ（モリブデン）や、これらを主成分とする合金を用いることが好ましい。
好適な実施例として、ここではまず、透明絶縁性基板１上に、公知のＡｒガスを用いたスパッタリング法でＡｌ膜を２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍとする。
続けて、公知のＡｒガスにＮ２ガスを混合したガスを用いた反応性スパッタリング法により窒素（Ｎ）原子を添加したＡｌＮ合金を５０ｎｍの厚さで成膜する。このスパッタリング条件は、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍ、Ｎ２ガス淡量２０ｓｃｃｍする。以上により、第１の金属薄膜として２００ｎｍ厚のＡｌ膜とその上層に６０ｎｍ厚のＡｌＮ膜を有する２層膜を形成する。尚、このときの上層ＡｌＮ膜のＮ元素組成はたとえば約１８ｗｔ％とされる。
その後、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いて２層膜をエッチングした後にレジストパターンを除去して、図２、図３及び図４の如く、ゲート電極２、保持容量共通電極３、ゲート配線４及びゲート端子５のそれぞれのパターンを形成する。
ここで、前記ゲート端子５はゲート配線４の延長線上にあり、また前記保持容量共通電極３は、前記ゲート配線４や前記ゲート端子５と電気的に接続されていないという関係を有する。
（Ｂ）第２の工程
次に、図２、図５及び図６の如く、第１の絶縁膜（ゲート絶縁膜）６と、シリコン等からなる半導体膜７と、不純物原子を添加したシリコン等からなるオーミックコンタクト膜８とを順次成膜した後に、第２回目のフォトリソグラフィプロセス（写真製版工程）で、導体膜（半導体能動膜）７とオーミックコンタクト膜８とをパターン形成する。この際、半導体能動膜７及びオーミックコンタクト膜８の形状は、薄膜トランジスタ（ＴＦＴ）を形成する領域を含むとともに、後述の第３の工程で形成されるソース電極９及びソース配線１１のパターンを包括するように、大きくかつ連続した形状に設定される。
この第２の工程の好適な実施例として、化学的気相成膜（ＣＶＤ）法を用いて第１の絶縁膜（ゲート絶縁膜）６として窒化シリコン（ＳｉＮｘ：ｘは正数）膜を４００ｎｍ、半導体能動膜７としてアモルファスシリコン（ａ−Ｓｉ）膜を１５ｎｍ、オーミックコンタクト膜８としてリン（Ｐ）を不純物原子として添加したｎ＋型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）膜を３０ｎｍの厚さで順次成膜した後に、レジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法でアモルファスシリコン膜及びオーミックコンタクト膜８をエッチングした後に、レジストパターンを除去して半導体膜７、８を形成する。
（Ｃ）第３の工程
次に、第２の金属薄膜を成膜した後に、第３回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングし、図２、図７及び図８の如く、ソース電極９、ドレイン電極１０（画素ドレイン）、ソース配線１１及びソース端子１２を形成する。
これらの第２の金属薄膜としては、電気的比抵抗値が低いこと、オーミックコンタクト膜８との良好なコンタクト特性をもつこと、及びこのあとのプロセスで形成される画素電極２２とのコンタクト特性に優れる等の利点を有する材料を用いることが好ましい。このような特性をもつ材料として例えばモリブデン（Ｍｏ）を基としてこれにニオブ（Ｎｂ）やタングステン（Ｗ）等を添加した合金を選ぶことが可能である。
この第３の工程の好適な実施例として、Ｍｏに１０ｗｔ％以下、例えば５ｗｔ％のＮｂを添加したＭｏＮｂ合金を、公知のＡｒガスを用いたスパッタリング法で２００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いてエッチングし、さらに続けて公知の弗素系ガスを用いたドライエッチング法で少なくともソース電極９とドレイン電極１０の間のオーミックコンタクト膜８を除去した後に、レジストパターンを除去してソース電極９、ドレイン電極１０、ソース配線１１及びソース端子１２を形成する。また、この際、ＴＦＴのチャネル部１３が形成される。
（Ｄ）第４の工程
次に、図２、図９及び図１０の如く、第２の絶縁膜の下層として第１の層間絶縁膜１４を成膜した後に、第４回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングし、少なくとも第１の金属薄膜としてのゲート端子５の表面まで貫通するコンタクトホール１５と、第２の金属薄膜のうちソース端子１２の表面まで貫通するコンタクトホール１６と、ドレイン電極１０の表面まで貫通するコンタクトホール１７とを同時に形成する。
この第４の工程の好適な実施例として、第１の層間絶縁膜１４としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を２００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後にレジストパターンを除去してゲート端子５用のコンタクトホール１５、ソース端子１２用のコンタクトホール１６及びドレイン電極１０（画素ドレイン）用のコンタクトホール１７を形成する。
この場合、レジストパターンにおいて、泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第１の層間絶縁膜１４）はエッチングされてしまうためにピンホール２５が形成されてしまう。
（Ｅ）第５の工程
次に、再度（Ｄ）の第４の工程と同様の工程を第５の工程として繰り返す。即ち、図２、図１１及び図１２の如く、第２の絶縁膜の上層として、第２の層間絶縁膜１８を成膜した後に、第５回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングし、第４の工程（Ｄ）と同様にゲート端子５用のコンタクトホール１９、ソース端子１２用のコンタクトホール２０、及びドレイン電極（画素ドレイン）１０用のコンタクトホール２１を形成する。
このとき、コンタクトホール１９、２０、２１は、それぞれに対応する第４の工程（Ｄ）で形成されたコンタクトホール１５、１６、１７の外径寸法よりも大きく、その断面形状が階段状になるようにしておくことが好ましい。
また、第２の層間絶縁膜１８の膜厚は、第１の層間絶縁膜１４の膜厚よりも薄く形成しておくことが好ましい。
この第５の工程の好適な実施例として、第２の層間絶縁膜１８としてＣＶＤ法により窒化シリコン（ＳｉＮｘ）膜を１００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後にレジストパターンを除去して、ゲート端子５用のコンタクトホール１９、ソース端子１２用のコンタクトホール２０及びドレイン電極（画素ドレイン）用のコンタクトホール２１を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第２の層間絶縁膜１８）はエッチングされてしまうためピンホール２６が形成されてしまう。
（Ｆ）第６の工程
最後に、図２、図１３及び図１４の如く、透明導電性薄膜を成膜したのちに、第６回目のフォトリソグラフィプロセス（写真製版工程）により、この透明導電性薄膜を用いて、コンタクトホール１７、２１を介して下層のドレイン電極１０と電気的に接続される画素電極２２と、コンタクトホール１５、１９を介して下層のゲート端子５と電気的に接続されるゲート端子パッド２３と、コンタクトホール１６、２０を介して下層のソース端子１２と電気的に接続されるソース端子パッド２４とをそれぞれパターン形成し、この実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板が完成する。
第６の工程の好適な実施例として、透明導電性薄膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知の塩酸＋硝酸を含む溶液を用いてエッチングした後にレジストパターンを除去して光を透過させる画素電極２２、ゲート端子パッド２３、及びソース端子パッド２４を形成する。
このようにして完成させたＴＦＴアレイ基板においては、第１の層間絶縁膜１４と第２の層間絶縁膜１８とからなる少なくとも２層からなる積層構造が、下層と上層の配線や電極（ゲート電極２、保持容量共通電極３、ゲート配線４、ゲート端子５といった第１の導電層及びドレイン電極１０、ソース配線１１及びソース端子１２といった第２の導電層と、画素電極２２、ゲート端子パッド２３、及びソース端子パッド２４といった第３の導電層）を、電気的に絶縁しているので、一層の層間絶縁膜しか設けていない例に比べて、下層と上層の配線や電極の電気的短絡や電気的短絡による表示不良を効果的に防止することが可能である。
図１５に、上層である画素電極２２と下層であるソース電極１１との重畳部の断面を示す。図１５は、図１のＹ−Ｙ'部で示す箇所の断面を示している。また、第１の層間絶縁膜１４と第２の層間絶縁膜１８において、膜欠損や、コンタクトホール等のパターンを形成する際のレジストパターンに気泡等の欠陥が生じることによるピンホール欠陥２５、２６が発生した場合における比較のため、図１６として、層間絶縁膜が一層しかない場合の断面図を示す。
図１６では、層間絶縁膜１４が一層あるだけであり、ピンホール欠陥２５によりソース配線１１の表面が露出されてしまうため、透明導電性薄膜を成膜した時に画素電極２２との電気的短絡が発生してしまう。一方、本実施の形態１を示した図１５においては、ピンホール欠陥２５とピンホール欠陥２６とが別の位置で発生しているため、ソース配線１１が露出せず、したがって画素電極２２との電気的短絡も発生しない。もちろん、図１５において、ピンホール欠陥２５とピンホール欠陥２６とが同じ位置で発生した場合は、電気的短絡が発生してしまうが、第１の層間絶縁膜１４でのピンホール欠陥２５と第２の層間絶縁膜１８でのピンホール欠陥２６とが全く同じ位置で発生して重なる確率は著しく低いと考えられるため、本実施の形態１に係る発明により電気的短絡や電気的短絡による表示不良を効果的に防止することができる。
さらに、本実施の形態１においては、特に第２の層間絶縁膜１８に形成する複数のコンタクトホール１９、２０、２１の外径寸法を、図１及び図２の如く、それぞれに対応する第１の層間絶縁膜１４のコンタクトホール１５、１６、１７の外径よりも大きく設定しているので、上層電極膜２２、２３、２４のコンタクトホール段差部における断線不良を防止することができる。
また、第２の層間絶縁膜１８の膜厚を、第１の層間絶縁膜１４の膜厚よりも薄く形成しておくことにより、レジストパターンに気泡等の欠陥が生じることによるピンホール欠陥２５、２６等が発生した場合でも、第２の層間絶縁膜１８のみを貫通させるための公知の弗素系ガスを用いたドライエッチング法でエッチングすればよい。したがって、エッチング及びＣＶＤ法を用いて形成した窒化シリコン（ＳｉＮｘ）膜の面内均一性を考慮した場合に、エッチング時間を最小時間にでき、より信頼性が高く、歩留りを向上させる効果を得ることができる。
したがって、本実施の形態１によるＴＦＴアレイ基板と、共通電極及びカラーフィルタ等を有する対向基板とを貼り合わせ、これらの間に電気光学材料として液晶を挟持して製造される電気光学表示装置は、液晶表示装置として、歩留りを向上させ生産能力を向上させることができるので生産コストを低減して安価で供給されることが可能となる。
また液晶表示装置に限らず、本実施の形態１によるＴＦＴアレイ基板の画素電極２２上にエレクトロルミネセンス（ＥＬ）等の発光型の電気光学材料をパターン形成し、このＥＬパターンを密閉封止するようにこの実施の形態１によるＴＦＴアレイ基板と対向基板とを貼り合わせることにより、ＥＬ型の表示装置を歩留りよく製造することが可能となる。
尚、この実施の形態１では、層間絶縁膜１４と層間絶縁膜１８との２層からなる積層構造を形成していたが、これに限らず、例えばさらに第２の層間絶縁膜の上層に、第３の層間絶縁膜を形成した三層以上の構造としてもよい。多層構造になればなるほど各層で発生する膜の欠損やピンホール不良の補完を確実にすることができる。ただし、実際上では２層構造とすることで膜の欠損やピンホールをほぼ補完することができること、及び工程の複雑化を避けるため２層又は多くても三層構造までで充分である。
以上のように、層間絶縁膜１４と層間絶縁膜１８との２層からなる積層構造を形成するとともに、この層間絶縁膜１４、１８に形成されるコンタクトホールを少なくとも二回以上の工程によって形成しているので、層間絶縁膜１４、１８にピンホールや欠損が発生しても、コンタクトホール以外での電極間の短絡不良を防止することができ、信頼性の高い電気光学装置を高い歩留りで製造することが可能となる。
実施の形態２．
本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の平面図を図１７に、同じくその断面図を図１８にそれぞれ示す。図１８の断面図は、図１７におけるＸ−Ｘ'部の断面に加え、ゲート端子部とソース端子部の断面構造を示している。尚、この実施の形態２では、上述した実施の形態１と同様の機能を有する要素については同一符号を付している。
この液晶表示装置用ＴＦＴアレイ基板は、図１７及び図１８の如く、コンタクトホール１７、２１とコンタクトホール３０、３３を介して、それぞれドレイン電極１０と、保持容量コンタクト膜２８と電気的に接続された画素電極３５と、コンタクトホール３１、３４を介して保持容量共通電極３と電気的に接続された対向電極３６とが、互いに対向するように配置され、画素電極３５と対向電極３６との間で膜面に対して概略平行となる方向に電界が印加される構造を有するものである。この液晶表示装置用ＴＦＴアレイ基板の製造方法を図１８−図３０を参考にして説明する。
（Ａ）第１の工程
まず、ガラス基板などの透明絶縁性基板１上に第１の金属薄膜を成膜した後、第１回目のフォトリソグラフィプロセス（写真製版工程）により第１の金属薄膜をパターニングし、１８、図１９及び図２０の如く、少なくともゲート電極２、保持容量共通電極３、ゲー
ト配線４を形成する。
尚、図１９に示すように、保持容量共通電極３は、平面上同一のパターンで形成される。第１の金属薄膜としては、電気的比抵抗値の低いＡｌ、Ｍｏや、これらを主成分とする合金を用いることが好ましい。
この第１の工程の好適な実施例として、まず、公知のＡｒガスを用いたスパッタリング法でＡｌ膜を２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍとする。
続けて公知のＡｒガスにＮ２ガスを混合したガスを用いた反応性スパッタリング法により窒素（Ｎ）原子を添加したＡｌＮ合金を５０ｎｍの厚さで成膜する。このスパッタリング条件は、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍ、Ｎ２ガス流量２０ｓｃｃｍとする。以上により、第１の金属薄膜として２００ｎｍ厚のＡｌ膜とその上層に５０ｎｍ厚のＡｌＮ膜を有する２層膜を形成する。尚、このときの上層ＡｌＮ膜のＮ元素組成は例えば約１８ｗｔ％とされる。
その後、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いて前記２層膜をエッチングした後にレジストパターンを除去して、ゲート電極２、保持容量共通電極３、ゲート配線４のそれぞれをパターン形成する。
（Ｂ）第２の工程
次に、図１８、図２１及び図２２の如く、第１の絶縁膜（ゲート絶縁膜）６と、シリコン等からなる半導体能動膜７と、不純物原子を添加したシリコン等からなるオーミックコンタクト膜８とを順次成膜した後に、第２回目のフォトリソグラフィプロセス（写真製版工程）で、半導体能動膜７とオーミックコンタクト膜８とをパターン形成する。この際、半導体能動膜７とオーミックコンタクト膜８は、薄膜トランジスタ（ＴＦＴ）を形成する領域を含み、かつこのＴＦＴを形成する領域から延在するとともに後述の第３の工程で形成されるソース配線１１のパターンに包括されるように連続した形状になるようにパターン形成される。
この第２の工程の好適な実施例として、化学的気相成膜（ＣＶＤ）法を用いて第１の絶縁膜（ゲート絶縁膜）６として窒化シリコン（ＳｉＮｘ：ｘは正数）膜を４００ｎｍ、半導体能動膜７としてアモルファスシリコン（ａ−Ｓｉ）膜を１５０ｎｍ、オーミックコンタクト膜８としてリン（Ｐ）を不純物原子として添加したｎ＋型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）膜を３０ｎｍの厚さで順次成膜した後に、レジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法でアモルファスシリコン膜とオーミックコンタクト膜８とをエッチングした後にレジストパターンを除去して半導体膜７、８を形成する。
（Ｃ）第３の工程
次に、図１８、図２３及び図２４の如く、第２の金属薄膜を成膜した後に、第３回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングしてソース電極９、ドレイン電極１０、ソース配線１１及び保持容量コンタクト膜２８を形成する。第２の金属薄膜としては、電気的比抵抗値が低いこと、オーミックコンタクト膜８との良好なコンタクト特性をもつこと、及びこのあとのプロセスで形成される画素電極３５とのコンタクト特性に優れる等の利点を有する材料を用いることが好ましい。このような特性をもつ材料として例えばモリブデン（Ｍｏ）を基としてこれにニオブ（Ｎｂ）やタングステン（Ｗ）等を添加した合金を選ぶことが可能である。
この第３の好適な実施例として、Ｍｏに１０ｗｔ％以下、例えば５ｗｔ％のＮｂを添加したＭｏＮｂ合金を、公知のＡｒガスを用いたスパッタリング法で２００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いてエッチングする。さらに続けて公知の弗素系ガスを用いたドライエッチング法で少なくともソース電極９とドレイン電極１０の間のオーミックコンタクト膜８を除去した後に、レジストパターンを除去してソース電極９、ドレイン電極１０、ソース配線１１、保持容量コンタクト膜２８、及びＴＦＴのチャネル部１３を形成する。
（Ｄ）第４の工程
次に、図１８、図２５及び図２６の如く、第２の絶縁膜の下層として第１の層間絶縁膜２９をＣＶＤ法を用いて成膜した後に、第４回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングして、少なくとも前記第１の金属薄膜の保持容量共通電極３の表面まで貫通するコンタクトホール３１と、前記第２の金属薄膜のうち保持容量コンタクト膜２８の表面まで貫通するコンタクトホール３０とドレイン電極１０の表面まで貫通するコンタクトホール１７とを同時に形成する。
この第４の工程の好適な実施例として、第１の層間絶縁膜２９としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を２００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後に、レジストパターンを除去して、保持容量共通電極３用コンタクトホール３１、保持容量コンタクト膜２８用コンタクトホール３０及びドレイン電極１０（画素ドレイン）用コンタクトホール１７を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第１の層間絶縁膜２９）はエッチングされてしまうためピンホール２５が形成されてしまう。
（Ｅ）第５の工程
次に、第５の工程として、再度第４の工程（Ｄ）と同様の工程を繰り返す。即ち、図１８、図２７及び図２８の如く、第２の絶縁膜の上層として第２の層間絶縁膜３２として成膜した後に、第５回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングして、第４の工程（Ｄ）と同様にして、保持容量共通電極３用コンタクトホール３４、保持容量コンタクト膜２８用コンタクトホール３３、及びドレイン電極１０（画素ドレイン）用コンタクトホール２１を形成する。
このとき、コンタクトホール２１、３３、３４は、第４の工程（Ｄ）でそれぞれに対応するように形成されたコンタクトホール１７、３０、３１の外径寸法よりも大きく、その断面形状が階段状になるようにしておくことが好ましい。
また第２の層間絶縁膜３２の膜厚は、第１の層間絶縁膜２９の膜厚よりも薄く形成しておくことが好ましい。
この第５の工程の好適な実施例として、第２の層間絶縁膜３２としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を１００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後にレジストパターンを除去して保持容量共通電極３用コンタクトホール３４、保持容量コンタクト膜２８用コンタクトホール３３及びドレイン電極１０（画素ドレイン）用コンタクトホール２１を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第２の層間絶縁膜３２）はエッチングされてしまうためピンホール２６が形成されてしまう。
（Ｆ）第６の工程
最後に、図１８、図２９及び図３０の如く、透明導電性薄膜を成膜した後に、第６回目のフォトリソグラフィプロセス（写真製版工程）により、この透明導電性薄膜を用いて画素電極３５及び対向電極３６をパターン形成する。
この際、画素電極３５は、コンタクトホール１７、２１、３０、３３を介して、下層のドレイン電極１０及び保持容量コンタクト膜２８にそれぞれ電気的に接続される。
また、対向電極３６は、コンタクトホール３１，３４を介して、下層の保持容量共通電極３に電気的に接続される。さらに、対向電極３６は、少なくともその一部が下層のソース配線１１の上を覆うような形状とされる。
このようにして、この発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板が完成する。
このように、画素電極３５と対向電極３６は互いに完全に分離されており、かつ両者のパターンの一辺の少なくとも一部は互いに概略平行に対向するような形状を有するようにパターン形成される。
この第６の工程の好適な実施例として、ここでは透明導電性薄膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知の塩酸＋硝酸を含む溶液を用いてエッチングした後にレジストパターンを除去して画素電極３５及び対向電極３６を形成する。
この実施の形態２においても、上述の実施の形態１と同様の効果を得ることができる。
加えて、この実施の形態２の場合、図１７及び図１８に示すように、特に対向電極３６が下層のソース配線１１とオーバーラップする領域において、実施の形態１で図１５及び図１６を用いて説明した効果と同様の効果を奏している。即ち、層間絶縁膜が一層しかない構造は、層間絶縁膜２９、３２の欠損、ピンホール欠陥等２５、２６が両者の電気的短絡不良に直結する構造となるため、層間絶縁膜２９、３２を２層成膜し、さらにコンタクトホールを２回以上の工程により形成することを特徴とする本発明は、不良の防止に大きな効果をもたらす。
したがって、この実施の形態２によるＴＦＴアレイ基板と、共通電極及びカラーフィルタ等を有する対向基板とを粘り合わせ、これらの間に液晶を挟持して製造される横方向電界方式の液晶表示装置は、歩留りを向上させ生産能力を向上させることができるので生産コストを低減して安価で供給することが可能となる。
尚、この実施の形態２でも、層間絶縁膜２９と層間絶縁膜３２との２層からなる積層構造を形成したが、これに限らず、例えばさらに第３の層間絶縁膜を形成した三層構造としてもよい。
また、上記の実施の形態１、２では、第１の金属薄膜としてＡｌ（アルミニウム）膜とその上層にＮ（窒素）原子を添加したＡｌＮ膜を形成した２層膜としたが、これは金属薄膜をＡｌとすることで電極や配線の電気抵抗を低くするとともに、上層にＡｌＮ膜を設けることで透明導電膜ＩＴＯ膜からなるゲート端子パッド２３（図２参照）がコンタクトホール１５、１９を介してゲート端子５と電気的に接続された場合や、対向電極３６がコンタクトホール３１、３４を介して保持容量共通電極３と電気的に接続された場合等の界面のコンタクト抵抗を良好にするためである。
また、上層にＡｌＮ膜を形成することによって、一般的にヒロックとして知られている約１００℃以上に加熱したときにＡｌ膜表面に生じる突起を抑制することができる。さらに、ＡｌＮ／Ａｌの２層構造とすることで、Ａｌ系金属のエッチング液として公知のリン酸＋硝酸を含む溶液で一括エッチングできるというメリットもある。尚、上記各実施の形態においては、上層のＡｌには約１８Ｗｔ％のＮ原子を添加したＡｌＮ膜を用いたが、これに限定されるものではない。本出願人での評価によると、上層のＡｌに添加するＮ原子組成が５−２６ｗｔ％であれば本発明と同等の効果を得られることを確認している。あるいは添加元素もＮ（窒素）原子に限ることなく炭素（Ｃ）原子や酸素（Ｏ）原子を添加させてもよい。上層のＡｌに添加する元素の種類や添加量はスパッタリング法において、公知のＡｒガスに混合するガスの種類と流量を任意に変えることにより実施することが可能である。例えばＮ２ガスの替わりにＯ２ガス、ＣＯ２ガス又は大気ガスを混合した反応性スパッタリングを行うことが可能である。
さらに、母体となる金属薄膜として、Ａｌ膜の代わりに、Ａｌにネオジウム（Ｎｄ）やガドリニウム（Ｇｄ）、ランタン（Ｌａ）等の希土類金属元素やイットリウム（Ｙ）を添加したＡｌ合金を用いたＡｌ合金−Ｎ／Ａｌ合金の２層膜とすることも可能である。この場合には上述したプロセスの加熱工程におけるヒロック発生防止のマージンを上げることができ、製品の歩留りや信頼性を向上させることができるのでさらに好ましい。Ａｌに添加するＮｄ、Ｇｄ、Ｌａ、Ｙ元素の添加量は５ｗｔ％以下、好ましくは０．１−５ｗｔ％の範囲とするのが好ましい。これは、０．１ｗｔ％未満であればヒロック抑制効果を充分に得るのが難しいこと、そして、５ｗｔ％を超える添加量ではＡｌ合金そのものの比抵抗が上がってしまい（５μΩｃｍ以上）、低抵抗のメリットが損なわれてしまうからである。
さらにまた、上記の実施の形態１、２では、第２の金属薄膜としてＭｏ（モリブデン）に添加量１０ｗｔ％以下、例えば、添加量５ｗｔ％でＮｂを加えたＭｏＮｂ合金を用いたが、これに限定されることはない。Ｎｂ原子の添加によりＭｏの耐食性、特に純水に対する耐食性を向上させることができること、さらにこれに加えてＡｌ系金属として公知のリン酸＋硝酸を含む溶液に対する急激なエッチング腐食速度を抑制して制御することができることになるので、この実施の形態１、２の場合には、第１の金属薄膜として用いたＡｌ系合金膜のエッチング溶液をＭｏＮｂ合金用のエッチング液として共用することが可能になるというメリットがある。このような効果を得るためのＭｏへのＮｂの添加量は２．５−１０ｗｔ％であることが好ましい。あるいはＭｏに３０−５０ｗｔ％のＷを添加したＭｏＷ膜を用いた場合でも同様の効果を得ることが可能である。
また、上記実施の形態１、２においては、透明導電性薄膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合させたＩＴＯ膜を用いたが、これに限定されることはなく、酸化インジウム、酸化スズ、酸化亜鉛（ＺｎＯ）の単体、あるいはこれらを混合させたものを用いてもよい。例えば、酸化インジウムに酸化亜鉛を混合させたＩＺＯ膜を用いた場合には、公知のＡｒガスを用いたスパッタリング法で透明導電性薄膜を非晶質の状態で成膜することができ、上述の実施例で用いた塩酸＋硝酸を含む強酸系溶液ではなく存酸系のような弱酸溶液をエッチング液として用いることができるようになるので、この実施の形態のように第１及び第２の金属薄膜に耐酸性に乏しいＡｌ系やＭｏ系等の合金膜を用いた場合には、透明導電性薄膜エッチング時の薬液のしみ込みによるこれらＡｌ系、Ｍｏ系合金膜の腐食断線を防止することができるので好ましい。
また、酸化インジウムに酸化スズと酸化亜鉛を適量混合させたＩＴＺＯ膜を用いた場合には、非晶質状態で形成した膜を加熱することによって化学的に安定な結晶質状態にすることができるようになるので、耐食性が高く、信頼性の高い液晶表示装置を歩留りよく製造することができるようになる。尚、酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が酸化物の化学量論組成よりも少なく、その結果、透過率値や比抵抗値等の特性が不良の場合は、スパッタリングガスとしてＡｒガスだけでなくＯ２ガスやＨ２Ｏガスを混合させたガスを用いて成膜するのが好ましい。
さらに、上記実施の形態１、２においては、第１、及び第２の層間絶縁膜をＣＶＤ法を用いて形成した窒化シリコン（ＳｉＮｘ）膜としたが、限定された膜を指定するものではなく、第１、第２のいずれか、あるいは両方の層間絶縁膜に、酸化シリコン（ＳｉＯｘ）膜や、その他にも有機系の樹脂膜を塗布形成して用いても良いことは言うまでもない。特に感光性の有機樹脂膜を層間絶縁膜として用いる場合には、コンタクトホールをフォトリソグラフィプロセスで形成することが可能なので、これを第２の層間絶縁膜として用いる場合には、膜厚を第１の層間絶縁膜のそれよりも薄くするという必要はない。
また、上記各実施の形態では、コンタクトホール１９，２０、２１の外形寸法を、コンタクトホール１５、１６、１７の外形寸法よりもそれぞれ大きく形成して、その断面形状が階段状になるように設定していたが、コンタクトホール１５、１６、１７、１９、２０、２１の壁面を傾斜させて、順テーパ状に形成してもよい。
実施の形態３．
本発明の実施の形態３にかかる液晶表示装置用の液晶パネルについて、図３１−図３４を参照して説明する。図３１は、本実施の形態にかかる液晶表示パネルに用いられるＴＦＴアレイ基板１０１の平面図である。図３２は、図３１に示すＴＦＴアレイ基板１０１を用いた液晶表示パネルを示す平面図である。図３３は図３２におけるＸ−Ｘ'断面図であり、図３４は図３２におけるＹ−Ｙ'断面図である。ここで、図３１は、例えば、上述した実施の形態１の工程を用いて作成された液晶表示装置用のＴＦＴアレイ基板１０１を示すものであり、実施の形態１と同じ要素については、同一符号を付している。また、図３２においては、説明のため、ＴＦＴアレイ基板１０１に対向する対向基板であるカラーフィルタ基板１０２の図示を省略している。
本実施の形態にかかる液晶表示装置用の液晶表示パネルは、図３３及び図３４に示すように、ＴＦＴアレイ基板１０１と、これに対向配置され、シールパターン４０を介して貼り合わされるカラーフィルタ基板１０２との間に液晶を挟持した構成を有している。本実施の形態にかかる液晶表示パネルは、導電性のシールパターン４０によりＴＦＴアレイ基板１０１に形成された共通電極パッド３８と、カラーフィルタ基板１０２に形成された対向電極４２とが導通する構成を有している。
ここで、本実施の形態にかかるＴＦＴアレイ基板１０１について図３１を参照して、詳細に説明する。図３１は、液晶表示装置用のＴＦＴアレイ基板１０１を示す図である。ガラス基板などの透明絶縁性基板１上に、少なくとも１種類以上の導電性薄膜を成膜することにより形成される最下層の第１の導電層である金属膜が形成されている。ここでは、保持容量共通電極３と、ゲート配線４と、ゲート端子５と、後述する対向基板であるカラーフィルタ基板に形成された対向電極に電位を供給するための共通電極配線３７及び共通電極パッド３８が第１の導電層により形成されている。
さらに、これら最下層の配線、電極の一部などを覆うように、ゲート絶縁膜６（図２、図３３及び図３４参照）が形成されている。また、当該ゲート絶縁膜６上には、少なくとも１種類以上の導電性薄膜からなる第２の導電層である金属膜が形成されている。ここでは、ゲート配線４とゲート絶縁膜６を介して直交するソース配線１１と、ソース端子部１２とが第２の導電層により形成されている。ゲート配線４とソース配線１１とで囲まれた領域には、それぞれ画素電極（不図示）が配置される。このマトリックス状に配置された複数の画素電極が、画像表示領域を形成する。
さらに、これらの電極上には、２層で形成される第２の絶縁膜として、第１の層間絶縁膜１４と第２の層間絶縁膜１８（図２、図３３及び図３４参照）とが形成される。そして、ゲート絶縁膜６及び層間絶縁膜１４、１８には、コンタクトホール３９が設けられている。当該コンタクトホール部３９においては、前記共通電極パッド３８の表面が露出されている。
ＴＦＴ部、その他の配線及び電極などについては、ここでは詳述しないが、これらの構造及び製造工程は、実施の形態１に記載された構造及び製造工程にそれぞれ準じている。
さらに、この液晶表示装置用の液晶表示パネルの構造を、図３２、図３３及び図３４を参照して詳細に説明する。
図３２に示すように、本実施の形態にかかる液晶表示装置用の液晶表示パネルには、ＴＦＴアレイ基板１０１に形成された共通電極パッド３８上に少なくとも重畳するようにシール材を塗布したシールパターン４０が設けられている。また、シールパターン４０は、複数の画素電極からなる画像表示領域を取り囲むように配設されている。すなわち、共通電極配線３７及び共通電極パッド３８は、シールパターン４０の下に設けられる。また、第１の層間絶縁膜１４と第２の層間絶縁膜１８との２層の層間絶縁膜を介して、シールパターン４０と第２の導電層とが重畳している。このシールパターン４０によって、カラーフィルタ（図示せず）と対向電極４２とが少なくとも形成されたカラーフィルタ基板１０２（図３３及び図３４参照）が、ＴＦＴアレイ基板１０１と一定の間隙をもって対向して貼り合わされる。なお、モノクロの表示を行う場合などには、カラーフィルタは設けなくてもよい。
また、シールパターン４０の一辺の中央部には、シール材を配置しない開口部が形成されている。ここでは、透明絶縁性基板１の一辺側に形成されたゲート端子５が配置された辺に対向する辺に、シール材を配置しない開口部が形成されている。また、開口部は共通電極パッド３８以外の領域に形成される。この開口部が、液晶を注入するための液晶注入口４１となる（図３２参照）。
シールパターン４０を形成するシール材は、接着剤の機能と共に、電気的導電性の機能を有している。ＴＦＴアレイ基板１０１とカラーフィルタ基板１０２とが、シールパターン４０を介して貼り合わされることによって、コンタクトホール部３９の共通電極パッド３８とカラーフィルタ基板１０２上の対向電極４２とが電気的に接続される（図３３及び図３４参照）。これによって、画像表示駆動時にＴＦＴアレイ基板１０１側から入力される任意の共通電極電位がカラーフィルタ側の対向電極４２に供給され、正常な画像表示が行われる。尚、対向電極４２は、通常、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）の単体、あるいはこれらを混合させた透明導電性薄膜が用いられる。
このようなシール材としては、例えば、熱硬化型のエポキシ系樹脂材料に、導電性微粒子を含ませたものを用いることができる。導電性微粒子は、微細に粉砕された、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらを主成分とする金属粒を用いてもよいし、これらの金属を含む導電ペーストを用いてもよい。あるいは、弾性変形が可能なプラスチックビーズを任意の大きさに加工し、その表面に上述した金属をメッキ法や蒸着法などを用いて付着形成したものを用いることも可能である。シール材に含まれる導電性粒子の大きさにバラツキがあって、特異的にサイズの大きなものが含まれる場合には、貼り合わされた両基板の間隙にバラツキが生じる可能性がある。このため、粒子の大きさを任意に制御できるプラスチックビーズの表面に金属を形成した導電性微粒子を用いるのが好ましい。
シールパターン４０は、ＴＦＴアレイ基板１０１側に形成してもよいし、カラーフィルタ基板１０２側に形成してもよい。共通電極パッド３８部に確実に重畳させるためには、ＴＦＴアレイ基板１０１側に形成することが好ましい。シールパターン４０は、例えば、印刷法を用いて形成することが可能である。シールパターン４０を形成した後に、両基板を対向させて熱圧着することにより、両基板が貼り合わせられる。
上述したように貼り合わされた両基板には、シール材が配置されていない液晶注入口４１が形成されており、ここから両基板の間隙に液晶（図示せず）が注入された後に、前記液晶注入口４１を封止材（図示せず）で封止することにより、本発明の実施の形態３にかかる液晶表示装置用の液晶表示パネルが構成される。
図３３に示すように、本発明の実施の形態では、２層の層間絶縁膜１４、１８を介してシールパターン４０と第２の導電層であるソース配線４とが重畳している。すなわち、ＴＦＴアレイ基板１０１のソース端子１２部に近いソース配線１１部においては、ソース配線１１は、第１の層間絶縁膜１４と第２の層間絶縁膜１８との少なくとも２層の層間絶縁膜で覆われ、導電性を有するシール材と電気的絶縁性を保つ構造となる。したがって、層間絶縁膜１４及び１８に、膜の欠損部やピンホール２５、２６が発生したとしても、これらによるソース配線１１とシール材とが電気的に短絡する可能性は著しく低くなるので、表示不良を効果的に防止することが可能である。
また、図３４に示すように、ＴＦＴアレイ基板１０１のゲート端子部５に近いゲート配線４上は、２層の層間絶縁膜に加えて第１の絶縁膜であるゲート絶縁膜６に覆われている。このため、もともとゲート配線４とシール材との電気的短絡が生じる可能性は低い。さらに、本発明の実施の形態のように、第１の層間絶縁膜１４と第２の層間絶縁膜１８の少なくとも２層あるいは２層以上で構成することにより、より電気的短絡不良のマージンをあげることが可能である。
また、図３３及び図３４に示すように、第２の層間絶縁膜１８に形成するコンタクトホールの外径寸法を、それぞれに対応する第１の層間絶縁膜１４のコンタクトホールの外径よりも大きく設定することが好ましい。すなわち、下層の第１の層間絶縁膜１４の開口部よりも、上層の第２の層間絶縁膜１８の開口部の大きさを大きくし、第２の絶縁膜の断面形状を階段状又は順テーパ状とする。これにより、シールパターン４０のコンタクトホール段差部における断線不良を防止することができる。
また、第２の層間絶縁膜１８の膜厚は、第１の層間絶縁膜１４の膜厚よりも薄く形成しておくことが好ましい。この場合、実施の形態１と同様に、第２の層間絶縁膜１８にコンタクトホールを形成する際のドライエッチング時間を第１の層間絶縁膜１４のドライエッチング時間よりも短くすることができる。したがって、レジストパターンに気泡などのピンホール欠陥が発生した場合でも、層間絶縁膜に発生するピンホールは、第１と第２の層間絶縁膜１４、１８を完全に貫通することはなくなる。よって、電気的短絡による不良を効果的に防止することが可能である。
ここで、図２、図３２、図３３、図３４を参照して、実施の形態３にかかる液晶表示装置用の液晶表示パネルの製造方法について、詳細に説明する。
まず、実施の形態１において説明したように、ＴＦＴアレイ基板１０１を形成する。上述したように、透明絶縁性基板１上に各配線、電極などを積層形成する。具体的には、透明絶縁性基板１上に、第１の導電層であるゲート電極２、保持容量共通電極３、ゲート配線４、ゲート端子５を形成する。また、後述する対向基板であるカラーフィルタ基板に形成された対向電極に電位を供給するための共通電極配線３７及び共通電極パッド３８を第１の導電層により形成する。次に、第１の絶縁膜（ゲート絶縁膜６）と、導体膜（半導体能動膜７）とオーミックコンタクト膜８とをパターン形成する。次に、第２の導電層であるソース電極９、ドレイン電極１０（画素ドレイン）、ソース配線１１及びソース端子１２を形成する。
次に、第２の絶縁膜の下層として第１の層間絶縁膜１４を形成する。そして、再度、第２の絶縁膜の上層として第２の層間絶縁膜１８を形成する。その後、第３の導電層である画素電極２２と、ゲート端子パッド２３と、ソース端子パッド２４とをそれぞれパターン形成し、液晶表示装置用ＴＦＴアレイ基板１０１が完成する。
次に、カラーフィルタ基板１０２を形成する。具体的には、ガラスなどの透明導電性基板上にＲ、Ｇ、Ｂ各色に着色された着色層を有するカラーフィルタ（不図示）と、ＩＴＯなどの透明導電性薄膜からなる対向電極４２を順次積層形成する。
そして、ＴＦＴアレイ基板１０１上に形成された共通電極パッド３８上に重畳すると共に、複数の画素電極からなる画像表示領域を取り囲むように、上述のシール材を塗布し、シールパターン４０を形成する。また、このシールパターン４０の一辺には、液晶注入口４１を形成するように、シール材を設けない部分を形成する。
そして、シールパターン４０が形成されたＴＦＴアレイ基板１０１とカラーフィルタ基板１０２とを対向配置し熱圧着することにより、両基板をシールパターン４０により一定の間隙をもって貼り合せる。これにより、コンタクトホール部３９の共通電極パッド３８とカラーフィルタ基板１０２上の対向電極４２とをシールパターン４０を介して電気的に接続する。その後、液晶注入口４１から、両基板とシールパターン４０によって形成された空間に、液晶を注入する。そして、両基板の間隙に液晶（図示せず）が注入された後に、前記液晶注入口４１を封止材（図示せず）で封止することにより、本発明の実施の形態３にかかる液晶表示装置用の液晶表示パネルを製造することができる。
このようにして完成させたＴＦＴアレイ基板を有する液晶パネルにおいては、第１の層間絶縁膜１４と第２の層間絶縁膜１８とからなる少なくとも２層からなる積層構造が、下層の配線や電極（第１の導電層及び第２の導電層）と上層の配線や電極（第３の導電層）を、電気的に絶縁しているので、一層の層間絶縁膜しか設けていない例に比べて、下層と上層の配線や電極の電気的短絡や電気的短絡による表示不良を効果的に防止することが可能である。
また、本発明の実施の形態では、上述したようにＴＦＴアレイ基板１０１のソース端子１２部に近いソース配線１１部においては、ソース配線１１は、第１の層間絶縁膜１４と第２の層間絶縁膜１８の少なくとも２層の層間絶縁膜で覆われている。このため、層間絶縁膜１４及び１８に、膜の欠損部やピンホール２５、２６が発生したとしても、これらによるソース配線１１とシール材との短絡を効果的に抑制し、表示不良を防止することが可能である。さらに、ＴＦＴアレイ基板１０１のゲート端子部５に近いゲート配線４上においても、２層の層間絶縁膜に加えてゲート絶縁膜６に覆われているので、さらに電気的短絡不良のマージンをあげることが可能である。
尚、本実施の形態では、共通電極パッド３８とコンタクトホール３９を、ＴＦＴアレイ基板１０１の画像表示領域の四隅に形成するようにしたが、これに限るものではない。例えば、図３５に示すように、画像表示領域を取り囲む共通電極配線３７の任意の部分に複数個形成することも可能である。この場合、より多くのコンタクトホール３９を介して共通電極パッド３０、導電性シールパターン４０及び対向電極４２との電気的接続を行うことが可能となるので、全体の接続電気抵抗を低減することができる。
また、仮に、コンタクトホール３９の一部で電気的接続の不良が生じたとしても、他の複数個のコンタクトホール３９で電気的接続を補償することが可能となるので、対向電極への電気的接続不良による表示不良を効果的に防止することが可能となる。したがって、対向電極への電気的接続不良による表示不良を効果的に防止することが可能である。また、特に、共通電極パッド３８のパターンを設ける必要はなく、共通電極配線３７の任意の直上にコンタクトホール３９を形成し、シール材との電気的接続を行うことも可能である。
本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装軍用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の一部を示す断面図である。 他の比較例に係る液晶表示装置用ＴＦＴアレイ基板の一部を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図セある。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態３にかかる液晶表示装置用ＴＦＴアレイ基板を示す平面図である。 本発明の実施の形態３にかかる液晶表示装置用液晶表示パネルを示す平面図である。 本発明の実施の形態３にかかる液晶表示装置用液晶表示パネルを示す断面図である。 本発明の実施の形態３にかかる液晶表示装置用液晶表示パネルを示す断面図である。 本発明の実施の形態３にかかる液晶表示装置用液晶表示パネルを示す断面図である。
符号の説明
１ 透明絶縁性基板
２ ゲート電極
３ 保持容量共通電極
４ ゲート配線
５ ゲート端子
６ ゲート絶縁膜
７ 半導体能動膜
８ オーミックコンタクト膜
９ ソース電極
１０ ドレイン電極
１１ ソース配線
１２ ソース端子
１３ チャネル部
１４、１８、２９、３２ 層間絶縁膜
１５、１６、１７、１９、２０、２１、３０、３２、３３、３４ コンタクトホール
２０、２１、３３、３４ コンタクトホール
２２ 画素電極
２３ ゲート端子パッド
２４ ソース端子パッド
２５、２６ ピンホール欠陥
２８ 保持容量コンタクト膜
３１、３４ コンタクトホール
３５ 画素電極
３６ 対向電極
３７ 共通電極配線
３８ 共通電極パッド
３９ コンタクトホール
４０ シールパターン
４１ 液晶注入口
４２ 対向電極
１０１ ＴＦＴアレイ基板
１０２ カラーフィルタ基板

Claims (8)

  1. ＴＦＴがアレイ状に形成されたＴＦＴアレイ基板と、
    前記ＴＦＴアレイ基板に対向配置される対向基板と、
    前記ＴＦＴアレイ基板と前記対向基板とを貼り合わせるシールパターンとを備える液晶表示装置であって、
    前記対向基板は、対向電極を有し、
    前記ＴＦＴアレイ基板は、第１の導電層と、
    前記第１の導電層上に形成される第１の絶縁膜と、
    前記第１の導電層と前記第１の絶縁膜を介して交差配置される第２の導電層と、
    前記第２の導電層上に２層以上で形成される第２の絶縁膜と、
    前記シールパターンの下に設けられ、当該シールパターンにより前記対向電極と導通される共通電極配線とを有し、
    前記シールパターンは、前記第２の導電層と前記第２の絶縁膜を介して重畳する液晶表示装置。
  2. 前記ＴＦＴアレイ基板は、前記第２の絶縁膜上に設けられる第３の導電層を有し、
    前記第２の導電層と前記第３の導電層との間の前記第２の絶縁膜は２層以上で形成される請求項１に記載の液晶表示装置。
  3. 前記第２の絶縁膜のコンタクトホールにおいて、
    ２層以上の第２の絶縁膜の上層の開口部が、下層の開口部よりも大きく形成され、
    前記第２の絶縁膜の断面形状が階段状又は順テーパ状になっている請求項１又は２に記載の液晶表示装置。
  4. ２層以上で形成された前記第２の絶縁膜の上層の層厚が、下層の層厚よりも薄くなっている請求項１、２又は３に記載の液晶表示装置。
  5. 基板上に第１の導電層を形成し、
    前記基板上に共通電極配線を形成し、
    前記第１の導電層上に、第１の絶縁膜を形成し、
    前記第２の絶縁膜上に第２の導電層を形成し、
    前記第２の導電層上に、２層以上の第２の絶縁膜を形成して、ＴＦＴアレイ基板を製造し、
    前記ＴＦＴアレイ基板に対向電極を有する対向基板を対向配置して、
    前記ＴＦＴアレイ基板と前記対向基板とを、前記第２の電極と前記第２の絶縁膜を介して重畳するように配設されたシールパターンによって貼り合せ、
    前記シールパターンが前記共通電極配線と重畳する領域において、前記シールパターンを介して、前記対向電極と前記共通電極配線とを導通させる液晶表示装置の製造方法。
  6. 前記第２の絶縁膜上に第３の導電層を形成し、
    前記第２の導電層と前記第３の導電層との間の前記第２の絶縁膜を２層以上で形成する請求項５に記載の液晶表示装置の製造方法。
  7. ２層以上で形成された前記第２の絶縁膜の上層に、下層に形成された開口部よりも大きい開口部を形成して、前記第２の絶縁膜にコンタクトホールを形成し、
    前記コンタクトホール上に前記シールパターンを設けて前記共通電極配線と前記対向電極とを導通させる請求項５又は６に記載の液晶表示装置の製造方法。
  8. ２層以上で形成された前記第２の絶縁膜のうち下層の絶縁膜を形成し、前記下層の絶縁膜よりも膜厚が薄い上層の絶縁膜を形成する請求項５、６又は７に記載の液晶表示装置の製造方法。
JP2005279398A 2005-09-27 2005-09-27 液晶表示装置及びその製造方法 Pending JP2007093686A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005279398A JP2007093686A (ja) 2005-09-27 2005-09-27 液晶表示装置及びその製造方法
TW095132351A TW200720803A (en) 2005-09-27 2006-09-01 Display apparatus and manufacturing method thereof
US11/526,768 US7816693B2 (en) 2005-09-27 2006-09-26 Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
CNB200610139957XA CN100451793C (zh) 2005-09-27 2006-09-27 显示装置及其制造方法
US12/887,865 US8039852B2 (en) 2005-09-27 2010-09-22 Thin film transistor for a liquid crystal device in which a sealing pattern is electrically connected to a common electrode wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279398A JP2007093686A (ja) 2005-09-27 2005-09-27 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007093686A true JP2007093686A (ja) 2007-04-12
JP2007093686A5 JP2007093686A5 (ja) 2008-04-03

Family

ID=37892764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279398A Pending JP2007093686A (ja) 2005-09-27 2005-09-27 液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US7816693B2 (ja)
JP (1) JP2007093686A (ja)
CN (1) CN100451793C (ja)
TW (1) TW200720803A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047095A1 (ja) * 2011-09-28 2013-04-04 株式会社神戸製鋼所 表示装置用配線構造

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129709A1 (ja) * 2007-03-30 2008-10-30 Sharp Kabushiki Kaisha 液晶表示装置
KR101035627B1 (ko) * 2010-01-21 2011-05-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5621283B2 (ja) * 2010-03-12 2014-11-12 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101791578B1 (ko) * 2011-02-17 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
KR101875774B1 (ko) * 2011-08-10 2018-07-09 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
TWI463628B (zh) 2012-02-03 2014-12-01 E Ink Holdings Inc 顯示器面板電路結構
CN102664194B (zh) * 2012-04-10 2015-01-07 深超光电（深圳）有限公司 薄膜晶体管
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
US20150179666A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Wiring structure of array substrate
TWI532154B (zh) 2014-02-25 2016-05-01 群創光電股份有限公司 顯示面板及顯示裝置
CN104865761B (zh) * 2014-02-25 2018-06-08 群创光电股份有限公司 显示面板及显示装置
WO2016006530A1 (ja) * 2014-07-11 2016-01-14 シャープ株式会社 半導体装置およびその製造方法、ならびに液晶表示装置
CN104966719A (zh) * 2015-06-29 2015-10-07 武汉华星光电技术有限公司 显示面板、薄膜晶体管阵列基板及其制作方法
KR102439308B1 (ko) * 2015-10-06 2022-09-02 삼성디스플레이 주식회사 표시장치
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
CN109061955A (zh) * 2018-09-13 2018-12-21 重庆惠科金渝光电科技有限公司 显示面板及其制造方法
KR102555412B1 (ko) * 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005033A (ja) * 1999-06-18 2001-01-12 Nec Corp 液晶表示装置及びその製造方法
JP2001228485A (ja) * 2000-02-14 2001-08-24 Nec Corp 液晶表示パネル及びその製造方法
JP2002214637A (ja) * 2000-11-17 2002-07-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP2004226654A (ja) * 2003-01-22 2004-08-12 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131569A (ja) 1986-11-20 1988-06-03 Fuji Xerox Co Ltd 半導体装置
JPH08254712A (ja) 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示素子
JPH09325358A (ja) 1996-06-04 1997-12-16 Sharp Corp 液晶表示装置およびその製造方法
JPH1062810A (ja) 1996-08-19 1998-03-06 Sanyo Electric Co Ltd 半導体装置
JPH10282515A (ja) 1997-04-08 1998-10-23 Sanyo Electric Co Ltd 液晶表示装置
US5953094A (en) * 1997-04-04 1999-09-14 Sanyo Electric Co., Ltd. Liquid crystal display device
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
JP2000029066A (ja) 1998-07-08 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP2000199915A (ja) * 1999-01-06 2000-07-18 Matsushita Electric Ind Co Ltd 液晶表示パネル
TW498553B (en) * 1999-03-11 2002-08-11 Seiko Epson Corp Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate
JP2001249345A (ja) 2000-03-02 2001-09-14 Victor Co Of Japan Ltd 液晶表示装置及びその製造方法
US6583829B2 (en) * 2000-03-06 2003-06-24 Hitachi, Ltd. Liquid crystal display having an opening in each pixel electrode corresponding to each storage line
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP4202253B2 (ja) * 2001-09-26 2008-12-24 シチズンホールディングス株式会社 液晶シャッタ装置
JP3957277B2 (ja) * 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
JP2003307748A (ja) * 2002-04-15 2003-10-31 Advanced Display Inc 液晶表示装置及びその製造方法
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
CN1272664C (zh) 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
JP2006126255A (ja) 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
JP2006236839A (ja) 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
JP2006276287A (ja) * 2005-03-28 2006-10-12 Nec Corp 表示装置
JP5007246B2 (ja) 2008-01-31 2012-08-22 三菱電機株式会社 有機電界発光型表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005033A (ja) * 1999-06-18 2001-01-12 Nec Corp 液晶表示装置及びその製造方法
JP2001228485A (ja) * 2000-02-14 2001-08-24 Nec Corp 液晶表示パネル及びその製造方法
JP2002214637A (ja) * 2000-11-17 2002-07-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP2004226654A (ja) * 2003-01-22 2004-08-12 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047095A1 (ja) * 2011-09-28 2013-04-04 株式会社神戸製鋼所 表示装置用配線構造
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
US10365520B2 (en) 2011-09-28 2019-07-30 Kobe Steel, Ltd. Wiring structure for display device

Also Published As

Publication number Publication date
TW200720803A (en) 2007-06-01
CN1940688A (zh) 2007-04-04
US20070069211A1 (en) 2007-03-29
US20110012121A1 (en) 2011-01-20
US8039852B2 (en) 2011-10-18
CN100451793C (zh) 2009-01-14
US7816693B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
JP2007093686A (ja) 液晶表示装置及びその製造方法
JP4543385B2 (ja) 液晶表示装置の製造方法
JP6124668B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
KR20120080885A (ko) 액정 표시 장치
US10996525B2 (en) Display substrate including signal transmission wiring and method of fabricating the display substrate
US9627585B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2003107523A (ja) 液晶表示装置
US20030112382A1 (en) Liquid crystal display device
CN108027541A (zh) 薄膜晶体管基板及其制造方法
KR20070020675A (ko) 액정 표시 장치
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2006332209A (ja) 薄膜トランジスタ基板及びその製造方法
JP2019169660A (ja) 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
JP2014036189A (ja) 薄膜トランジスタ基板
KR20070103394A (ko) 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판
KR100801172B1 (ko) 전기광학장치, 액정표시장치 및 그것들의 제조방법
JP2007139867A (ja) アクティブマトリックス基板
JPWO2016111267A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
JP5393071B2 (ja) 電子デバイス、及びその製造方法、並びに電子機器
JP2010210713A (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示パネル及び液晶表示装置
JP6120794B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR100832512B1 (ko) 표시장치 및 그 제조 방법
JP6180200B2 (ja) アクティブマトリクス基板およびその製造方法
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918