JPH1062810A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗が低く、かつ、面積の小さなコンタクト
ホールを得る。 【解決手段】 上下層絶縁膜12,13を挟んだ上下電極配
線11,14間のコンタクトホールCTを、下層絶縁膜12に形
成された第１のコンタクトホールct1と上層絶縁膜13に
形成された第２のコンタクトホールct2により構成す
る。第２のコンタクトホールct2は部分的に第１のコン
タクトホールct1よりも大きくされており、この部分で
段差STを介して低抵抗のコンタクトが得られる。第２の
コンタクトホールCT2は第１のコンタクトホールCT1より
も不必要に大きくすることはないので、コンタクトホー
ルの面積を最小限に抑えながら、良好なコンタクトが得
られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に半導体層
と多層配線が形成されてなる半導体装置に関し、特に、
導電層または／および半導体層とのコンタクト部分の構
造に関する。

【０００２】

【従来の技術】半導体装置は、基板上の半導体層と、電
極配線のパターンの微細形成により、大規模集積化が進
められ、メモリー、論理ＩＣ、更には、表示媒体として
液晶を用いた液晶表示装置（ＬＣＤ：Liquid Crystal D
isplay）等、極めて広い分野で、実用化されている。特
に、電極配線の微細加工技術、及び、論理処理の多様
化、複雑化、メモリーのリード／ライト処理の発展に伴
って、素子の小型化と大容量化、更には高速化が進んで
おり、それと共に、３層配線等の多層化が要請されてい
る。またＬＣＤは小型、薄型、低消費電力などの利点が
あり、ＯＡ機器、ＡＶ機器などの分野で実用化が進んで
いる。特に、スイッチング素子として、電界効果型薄膜
トランジスタ（ＴＦＴ:Thin film Transisitor）を用い
たアクティブマトリクス型は、原理的にデュ−ティ比１
００％のスタティック駆動をマルチプレクス的に行うこ
とができ、大画面、高精細な動画ディスプレイに使用さ
れている。

【０００３】アクティブマトリスクＬＣＤは、マトリク
ス状に配置された表示電極にＴＦＴを接続形成した基板
（ＴＦＴ基板）と共通電極を有する基板（対向基板）
が、液晶を挟んで貼り合わされて構成されている。表示
電極と共通電極の対向部分は液晶を誘電層とした画素容
量となっており、ＴＦＴにより選択された電圧が印加さ
れる。液晶は電気光学的に異方性を有しており、画素容
量により形成された電界の強度に対応して光を変調す
る。このようなＴＦＴを具備したアレイ基板は、ＬＳＩ
技術を改良した微細配線加工技術を用いて製造されてい
る。

【０００４】特に、ＴＦＴの動作層として多結晶シリコ
ン（ｐ−Ｓｉ）を用いたＬＣＤでは、ｐ−ＳｉＴＦＴの
高速動作が利用でき、基板の周縁部にＣＭＯＳ型トラン
ジスタを作り込むことで、表示画素部のみならず、駆動
回路をも同一基板上に一体形成することができ、モジュ
ールの小型化、製造コストの削減が実現されている。こ
のような電極配線の立体的配置において、コンタクトホ
ールの形成技術が重要となってくる。即ち、異なる層間
での接続において、コンタクト抵抗を低減することによ
り信号の歪みを抑えることが必要となる。特に、２層以
上の多層絶縁膜を挟んだ上下の電極配線の接続において
は、各絶縁膜の膜質が異なっているとエッチング状態も
異なり、良好なコンタクトを得るための工夫が要され
る。

【０００５】図４および図５は従来のコンタクト部の形
状である。図４は平面図であり、図５はそのＣ−Ｃ線に
沿った断面図である。基板（５０）上に、下部電極配線
（５１）、下層絶縁膜（５２）、上層絶縁膜（５３）お
よび上部電極配線（５４）が順次積層されている。これ
らは、例えば、ＬＣＤにおいては、基板（５０）はガラ
ス基板、下部電極配線（５１）はゲート電極線端部、下
層および上層絶縁膜（５２，５３）は２層ゲート絶縁
膜、上部電極配線（５４）はゲート端子、あるいは、上
部電極配線（５４）はドレイン電極線であり、下部電極
配線（５１）はその引き回し線の交差部を構成するもの
である。他に、下部電極配線（５１）がｐ−Ｓｉからな
る動作層のソースあるいはドレイン領域であり、下層お
よび上層絶縁膜（５２，５３）は、各々ゲート絶縁膜お
よび層間絶縁膜、そして、上部電極配線（５４）がソー
スあるいはドレイン電極である場合などもある。特に、
上下層絶縁膜（５２，５３）は、ＳｉＮｘとＳｉＯ2と
の組み合わせである場合が多く、連続で成膜した後、同
一のレジストを用い、異なるエッチャントによりエッチ
ングすることで、コンタクトホール（ＣＴ）が形成され
る。この際、上層絶縁膜（５３）をエッチングした後、
これをマスクに下層絶縁膜（５２）をエッチングする
が、この時、サイドエッチにより、上層絶縁膜（５３）
の下側に下層絶縁膜（５２）が入り込んだ形で、コンタ
クトホール（ＣＴ）の側壁に下向きの段差（ＳＴ）が生
じる形状となっている。従って、コンタクトホール（Ｃ
Ｔ）内の側壁に上部電極配線（５４）材料が被着しにく
くなり、ここにおいて、段切れ等が生じやすく、コンタ
クト抵抗が増大する問題を招くこととなっていた。

【０００６】更に、このような問題を解決する方法とし
ては、ＲＩＥ（reactive ionetching）等の異方性エッ
チングが考えられるが、これでは、コンタクトホール内
部の側壁が垂直に切り立った形状となり、この側壁に上
部電極メタルが被着されにくくなり、抵抗が増大し、依
然として良好なコンタクトが得られないといった問題が
残る。

【０００７】これに対して、図６および図７に示すよう
なコンタクト部の形状がある。図６は平面図、図７はそ
のＤ−Ｄ線に沿った断面図である。図４および図５と同
様、基板（５０）上に、下部電極配線（５１）、下層絶
縁膜（５２）、上層絶縁膜（５３）および上部電極配線
（５４）が順次積層されている。この構造では、コンタ
クトホール（ＣＴ）は、下層絶縁膜（５２）の成膜後に
これをエッチングすることにより、第１のコンタクトホ
ール（ｃｔ１）を形成した後、上層絶縁膜（５３）の成
膜後にこれをエッチングすることにより、第１のコンタ
クトホール（ｃｔ１）よりも大きな第２のコンタクトホ
ール（ｃｔ２）を形成することで、下から上へと広がる
ような形状のコンタクトホール（ＣＴ）を形成してい
る。このため、上部電極配線（５４）材料がコンタクト
ホール（ＣＴ）側壁に被着しやすくなり、抵抗の低い良
好なコンタクトが得られる。

【０００８】

【発明が解決しようとする課題】しかし、図６および図
７に示した構造では、コンタクトホールの形成領域が大
きくなり、素子の微細化を妨げる問題となっていた。即
ち、コンタクトホール（ＣＴ）の底部において、下部電
極配線（５１）と上部電極配線（５４）との接触面積を
十分に確保するとなると、コンタクトホール（ＣＴ）の
上部では、これよりもかなり大きくなる。特に、ＬＣＤ
において、前述の如く、ソースあるいはドレインの半導
体動作層と、ソースあるいはドレイン電極とのコンタク
ト部においては、コンタクト部が占める面積が大きくな
ると、その分、開口率の低下を招いていた。

【０００９】本発明の目的は、このような事情に鑑みて
なされ、コンタクトホールの面積を最小限に抑えなが
ら、コンタクト抵抗を十分に低くしたコンタクト部の構
造を提供するところにある。

【００１０】

【課題を解決するための手段】本発明はこの目的を達成
するために、基板上に半導体層と、複数の層間絶縁膜を
挟んで上下の導電層が交差配置された半導体装置であっ
て、前記上下の導電層または／及び前記半導体層と前記
上または下の導電層が前記複数の層間絶縁膜を貫通して
形成された開口部を介して接続された部位において、前
記開口部は、前記複数の層間絶縁膜のより上層の層間絶
縁膜に形成された開口領域が、より下層の層間絶縁膜に
形成された開口領域よりも、部分的に大きくされた構成
としている。

【００１１】これにより接続部の一部についてのみ、上
向きの段差が設けられるので、下の導電層と上の導電層
との接触抵抗を十分に小さくしながら、開口部の面積の
増大が最小限に抑えられ、集積回路の微細化や、液晶表
示装置の開口率の縮小が避けられた。

【００１２】

【発明の実施の形態】図１は本発明の実施の形態にかか
るコンタクト部の平面図であり、図２はそのＡ−Ａ線に
沿った断面図、図３はＢ−Ｂ線に沿った断面図である。
基板（１０）上に、下部電極配線（１１）、下層絶縁膜
（１２）、上層絶縁膜（１３）および上部電極配線（１
４）が順次積層されている。これらは、例えば、ＬＣＤ
においては、基板（１０）はガラス基板、下部電極配線
（１１）はゲート電極線端部、下層および上層絶縁膜
（１２，１３）は２層ゲート絶縁膜、上部電極配線（１
４）はゲート端子、あるいは、上部電極配線（１４）は
ドレイン電極線であり、下部電極配線（１１）はその引
き回し線の交差部を構成するものである。他に、下部電
極配線（１１）がｐ−Ｓｉからなる動作層のソースある
いはドレイン領域であり、下層および上層絶縁膜（１
２，１３）は、各々ゲート絶縁膜および層間絶縁膜、そ
して、上部電極配線（１４）がソースあるいはドレイン
電極である場合などもある。

【００１３】本発明では、２層絶縁膜（１２，１３）を
挟んで配置された下部電極配線（１１）と上部電極配線
（１４）を電気的に接続するためのコンタクトホール
（ＣＴ）は、下層絶縁膜（１２）に開口された第１のコ
ンタクトホール（ｃｔ１）と、上層絶縁膜（１３）に開
口された第２のコンタクトホール（ｃｔ２）とからなっ
ている。そして、第２のコンタクトホール（ｃｔ２）
は、第１のコンタクトホール（ｃｔ１）よりも部分的に
大きくされており、その部分において上向きの段差（Ｓ
Ｔ）が形成され、少なくともこの部分において、良好な
コンタクトを得ることができる。また、他の部分におい
ては、第２のコンタクトホール（ｃｔ２）は第１のコン
タクトホール（ｃｔ１）よりも大きくなることはないの
で、必要以上にコンタクトホール（ＣＴ）が大きくなり
すぎることが避けられ、最小限の面積に抑えられる。

【００１４】特に、下及び上層絶縁膜（１２，１３）は
ＳｉＮｘとＳｉＯ2の組み合わせである場合が多く、例
えば２層ゲート絶縁膜においては、下層絶縁膜（１２）
はＳｉＮｘ、上層絶縁膜（１３）はＳｉＯ2である。こ
の場合、下部電極配線（１１）が形成された基板（１
０）上に、ＳｉＮｘを成膜後、これを、エッチャントと
してＢＨＦ（バッファードフッ酸）を用いてエッチング
するにより、下層絶縁膜（１２）とこれに開口された第
１のコンタクトホール（ｃｔ１）が形成される。続いて
ＳｉＯ2を成膜後、これを、エッチャントとしてＢＨＦ
を用いてエッチングすることにより、上層絶縁膜（１
３）とこれに開口された、第１のコンタクトホール（ｃ
ｔ１）よりも部分的に大きな第２のコンタクトホール
（ｃｔ２）が形成される。そして、上部電極配線（１
４）をパターン形成することで、コンタクトホール（Ｃ
Ｔ）内に上部電極配線（１４）の材料が被着され、露出
されていた上部電極配線（１１）に接続される。

【００１５】このようなコンタクトホール（ＣＴ）を形
成する他のプロセスとして、ＳｉＮｘとＳｉＯ2とを連
続で成膜し、その後、ＢＨＦを用いてエッチングするこ
とにより、上層絶縁膜（１３）中に第２のコンタクトホ
ール（ｃｔ２）を形成し、続いて、ＢＨＦを用いてエッ
チングすることにより、第２のコンタクトホール（ｃｔ
２）内に、それよりも部分的に小さな第１のコンタクト
ホール（ｃｔ１）を下層絶縁膜（１２）中に形成しても
よい。この場合、ＳｉＯ2とＳｉＮｘは連続で成膜でき
るため、プロセスの簡略化なされる。

【００１６】本実施の形態では、図１に示すように、コ
ンタクトホール（ＣＴ）の左右方向に関して、第２のコ
ンタクトホール（ｃｔ２）が第１のコンタクトホール
（ｃｔ１）よりも大きく形成されている。従って、図２
に示すように、コンタクトホール（ＣＴ）の左右の側壁
が上方に広げた形状で、上向きの段差（ＳＴ）が形成さ
れている。このため、上部電極配線（１４）材料は、コ
ンタクトホール（ＣＴ）側壁に被着しやすくされてい
る。段差部（ＳＴ）において、特に被着されやすいの
で、上部電極配線（１４）は段差部（ＳＴ）と良好なコ
ンタクトが得られ、この段差部は下部電極配線（１１）
と良好なコンタクトが得られ、結局、上部電極配線（１
４）は、下部電極配線（１１）と良好なコンタクトが得
られることとなる。

【００１７】この時、図３に示すように、コンタクトホ
ール（ＣＴ）の上下辺では、側壁が垂直に切り立った形
状で、下向きの段差（ＳＴ）も生じており、上部電極配
線（１４）材料は、コンタクトホール（ＣＴ）内に十分
に被着されずに、抵抗増大あるいは段切れを起こしやす
くなっている。しかし、本実施の形態では、図２に示す
ようにコンタクトホール（ＣＴ）の左右辺において、良
好なコンタクトが得られているので、上下電極配線（１
１，１４）のコンタクト抵抗は十分に低く抑えられてい
る。

【００１８】なお、本発明は、ここで挙げた実施の形態
に限定されるものではなく、電気回路におけるコンタク
トホールの形成箇所と、デバイス構造に臨機応変に設計
が変更されるものである。例えば、第２のコンタクトホ
ール（ｃｔ２）が第１のコンタクトホール（ｃｔ１）か
らはみ出される部分は、コンタクトホール（ＣＴ）の一
辺のみ、あるいは、３辺でもよく、また、２辺の場合で
も隣接する辺にあっても良い。即ち、レイアウト上、余
裕のある方向において、上向きの段差（ＳＴ）が得られ
るようにすることで、十分に低いコンタクト抵抗が得ら
れるとともに、必要以上に、コンタクトホール（ＣＴ）
を大きくして、必要面積の拡大を防ぐことができる。

【００１９】

【発明の効果】以上の説明から明らかな如く、本発明に
より、基板上に、半導体層と、多層からなる絶縁膜及び
導電層が形成された半導体装置において、多層絶縁膜を
挟んだ上下導電層の接続部のコンタクト抵抗が十分に下
げられるとともに、多層絶縁膜に形成する開口部の面積
を最小限に抑えることができ、極めて良好なコンタクト
が得られた。これにより、半導体素子の高速化及び微細
化に適応したデバイスを作製することができるようにな
った。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるコンタクト部の平
面図である。

【図２】図１のＡ−Ａ線に沿った断面図である。

【図３】図１のＢ−Ｂ線に沿った断面図である。

【図４】従来のコンタクト部の平面図である。

【図５】図４のＣ−Ｃ線に沿った断面図である。

【図６】従来のコンタクト部の平面図である。

【図７】図６のＤ−Ｄ線に沿った断面図である。

【符号の説明】

１０ 基板 １１ 下部電極配線 １２ 下層絶縁膜 １３ 上層絶縁膜 １４ 上部電極配線 ＣＴ コンタクトホール ＳＴ 段差

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に半導体層と、複数の層間絶縁膜
   を挟んで上下の導電層が交差配置された半導体装置であ
   って、 前記上下の導電層または／及び前記半導体層と前記上ま
   たは下の導電層が前記複数の層間絶縁膜を貫通して形成
   された開口部を介して接続された部位において、前記開
   口部は、前記複数の層間絶縁膜のより上層の層間絶縁膜
   に形成された開口領域が、より下層の層間絶縁膜に形成
   された開口領域よりも、部分的に大きくされていること
   を特徴とする半導体装置。