JP3162220B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3162220B2 JP3162220B2 JP1455493A JP1455493A JP3162220B2 JP 3162220 B2 JP3162220 B2 JP 3162220B2 JP 1455493 A JP1455493 A JP 1455493A JP 1455493 A JP1455493 A JP 1455493A JP 3162220 B2 JP3162220 B2 JP 3162220B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- channel layer
- gate
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタを使用するアクティブ・マトリクス
方式の液晶表示装置に関する。
て薄膜トランジスタを使用するアクティブ・マトリクス
方式の液晶表示装置に関する。
【０００２】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、液晶表示部（すなわち、液晶表示素子、液晶表
示パネル、液晶表示ディスプレイ）においてマトリクス
状に配列された複数の透明画素電極のそれぞれに対応し
て薄膜トランジスタ等のスイッチング素子（非線形素
子）を設けたものである。
装置は、液晶表示部（すなわち、液晶表示素子、液晶表
示パネル、液晶表示ディスプレイ）においてマトリクス
状に配列された複数の透明画素電極のそれぞれに対応し
て薄膜トランジスタ等のスイッチング素子（非線形素
子）を設けたものである。
【０００３】従来の薄膜トランジスタを用いたアクティ
ブ・マトリクス方式のフラットパネルディスプレイとし
ては、薄膜トランジスタのチャネル層にアモルファスシ
リコン膜を用いたパネルサイズ４〜１５インチ（対角）
の直視型が主に用いられている。これらのディスプレイ
では、画像を表示する個々の画素は、１００μｍ□以上
の大きさがある。画素部には光を透過させてカラーフィ
ルタへ光を導く主に透明画素電極からなる開口部と、こ
の開口部の透明画素電極をオン・オフして光の透過光量
を変化させるために設けられ、光を透過しないトランジ
スタ部およびゲート配線・ドレイン配線の配線部があ
る。明るいディスプレイを得るためには、上記開口部を
できるだけ広くすることが望ましい。ところで、薄膜ト
ランジスタのチャネル層はアモルファスシリコン膜を用
いて形成する必要があったので、オン電流を高くする目
的で、チャネル幅は数１０μｍ必要であった。このよう
な大きさの薄膜トランジスタを用いても、大きい寸法の
ディスプレイの開口部の画素部における割合、いわゆる
開口率を約７０％以上とすることができ、十分な明るさ
を得ることが可能であった。なお、薄膜トランジスタの
ゲート電極を兼ねるゲート配線がチャネル層と２箇所で
交差する構成の公知例には特開平４−３１８８１８号公
報がある。しかし上記公知例は、ゲート配線の一部を延
長した部分と次段の薄膜トランジスタのチャネル層の一
部を延長した部分の間に誘電体膜を介して設けた保持容
量素子に関する記載はなく、蓄積キャパシタの電極材料
は薄膜トランジスタのチャネル層とは別の電極材料で構
成していたので、画素電極と蓄積キャパシタの電極材料
を接続するためのコンタクト穴が余分に必要になり開口
率を高くすることが困難であった。また上記公知例は薄
膜トランジスタのドレイン配線の下部に保持容量素子を
設ける構成となっていない点でも本発明と異なる。従っ
て公知例に示す技術では保持容量素子の容量を大きくす
ると開口率が低下する問題があった。
ブ・マトリクス方式のフラットパネルディスプレイとし
ては、薄膜トランジスタのチャネル層にアモルファスシ
リコン膜を用いたパネルサイズ４〜１５インチ（対角）
の直視型が主に用いられている。これらのディスプレイ
では、画像を表示する個々の画素は、１００μｍ□以上
の大きさがある。画素部には光を透過させてカラーフィ
ルタへ光を導く主に透明画素電極からなる開口部と、こ
の開口部の透明画素電極をオン・オフして光の透過光量
を変化させるために設けられ、光を透過しないトランジ
スタ部およびゲート配線・ドレイン配線の配線部があ
る。明るいディスプレイを得るためには、上記開口部を
できるだけ広くすることが望ましい。ところで、薄膜ト
ランジスタのチャネル層はアモルファスシリコン膜を用
いて形成する必要があったので、オン電流を高くする目
的で、チャネル幅は数１０μｍ必要であった。このよう
な大きさの薄膜トランジスタを用いても、大きい寸法の
ディスプレイの開口部の画素部における割合、いわゆる
開口率を約７０％以上とすることができ、十分な明るさ
を得ることが可能であった。なお、薄膜トランジスタの
ゲート電極を兼ねるゲート配線がチャネル層と２箇所で
交差する構成の公知例には特開平４−３１８８１８号公
報がある。しかし上記公知例は、ゲート配線の一部を延
長した部分と次段の薄膜トランジスタのチャネル層の一
部を延長した部分の間に誘電体膜を介して設けた保持容
量素子に関する記載はなく、蓄積キャパシタの電極材料
は薄膜トランジスタのチャネル層とは別の電極材料で構
成していたので、画素電極と蓄積キャパシタの電極材料
を接続するためのコンタクト穴が余分に必要になり開口
率を高くすることが困難であった。また上記公知例は薄
膜トランジスタのドレイン配線の下部に保持容量素子を
設ける構成となっていない点でも本発明と異なる。従っ
て公知例に示す技術では保持容量素子の容量を大きくす
ると開口率が低下する問題があった。
【０００４】
【発明が解決しようとする課題】フラットパネルディス
プレイを小型化するにつれて、従来のアモルファスシリ
コン膜を薄膜トランジスタのチャネル層に用いる方式で
は、開口率が極端に低下する問題が生じる。これは、ト
ランジスタの特性に限界があり、その寸法を小さくする
ことができないからである。また、アモルファスシリコ
ン膜をチャネル層に用いた薄膜トランジスタでは、動作
速度を速くすることができないため、パネルを駆動する
駆動回路を同一基板に作製することができず、駆動回路
を外付けする必要があった。このため、小型で高精細の
パネルを実現するには、微細パターンに駆動回路を実装
する高度な技術が必要となる。
プレイを小型化するにつれて、従来のアモルファスシリ
コン膜を薄膜トランジスタのチャネル層に用いる方式で
は、開口率が極端に低下する問題が生じる。これは、ト
ランジスタの特性に限界があり、その寸法を小さくする
ことができないからである。また、アモルファスシリコ
ン膜をチャネル層に用いた薄膜トランジスタでは、動作
速度を速くすることができないため、パネルを駆動する
駆動回路を同一基板に作製することができず、駆動回路
を外付けする必要があった。このため、小型で高精細の
パネルを実現するには、微細パターンに駆動回路を実装
する高度な技術が必要となる。
【０００５】これらの課題を解決するため、薄膜トラン
ジスタのチャネル層に、アモルファスシリコン膜に代え
て多結晶シリコン膜を用いることにより、高速動作のト
ランジスタを実現し、高密度画素と周辺駆動回路を同一
基板上に作製する方式の開発が進められ、一部、製品化
も行なわれている。
ジスタのチャネル層に、アモルファスシリコン膜に代え
て多結晶シリコン膜を用いることにより、高速動作のト
ランジスタを実現し、高密度画素と周辺駆動回路を同一
基板上に作製する方式の開発が進められ、一部、製品化
も行なわれている。
【０００６】多結晶シリコン膜を用いた薄膜トランジス
タでは、アモルファスシリコン膜を用いた薄膜トランジ
スタより、約１〜２桁の高速駆動が可能であるが、トラ
ンジスタをオフの状態にした場合のリーク電流を低減す
ることが重要な技術的課題である。この課題を解決する
手段の一例として、薄膜トランジスタのチャネルにゲー
ト電極を２個設けるデュアルゲート構造が提案された。
しかし、２個のゲート電極を用いた薄膜トランジスタ
は、開口率を低下させ、画素に適用するのに適さず、デ
ュアルゲート構造においていかに高開口率を実現するか
が、多結晶シリコン膜を用いた薄膜トランジスタを有す
るディスプレイの重要な技術的課題であった。
タでは、アモルファスシリコン膜を用いた薄膜トランジ
スタより、約１〜２桁の高速駆動が可能であるが、トラ
ンジスタをオフの状態にした場合のリーク電流を低減す
ることが重要な技術的課題である。この課題を解決する
手段の一例として、薄膜トランジスタのチャネルにゲー
ト電極を２個設けるデュアルゲート構造が提案された。
しかし、２個のゲート電極を用いた薄膜トランジスタ
は、開口率を低下させ、画素に適用するのに適さず、デ
ュアルゲート構造においていかに高開口率を実現するか
が、多結晶シリコン膜を用いた薄膜トランジスタを有す
るディスプレイの重要な技術的課題であった。
【０００７】本発明の目的は、高密度画素と周辺駆動回
路を同一基板上に作製し、高速動作で、かつ、リーク電
流を低減し得る多結晶シリコン膜を用いたデュアルゲー
ト構造の薄膜トランジスタを有するディスプレイにおい
て、高開口率を実現した液晶表示装置を提供することに
ある。
路を同一基板上に作製し、高速動作で、かつ、リーク電
流を低減し得る多結晶シリコン膜を用いたデュアルゲー
ト構造の薄膜トランジスタを有するディスプレイにおい
て、高開口率を実現した液晶表示装置を提供することに
ある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、マトリクス状に配列された複数の透明画
素電極のそれぞれに対応して薄膜トランジスタを設けた
液晶表示装置において、上記薄膜トランジスタのゲート
電極を兼ねるゲート配線がチャネル層と２箇所で交差
し、かつ、上記２箇所で交差する上記ゲート電極の一方
が上記ゲート配線から枝分かれした突起部であり、上記
薄膜トランジスタのドレイン配線の下部に上記ゲート配
線の一部を延長した部分と次段の薄膜トランジスタのチ
ャネル層の一部を延長した部分の間に誘電体膜を介して
設けた保持容量素子を有する液晶表示装置を提供する。
に、本発明は、マトリクス状に配列された複数の透明画
素電極のそれぞれに対応して薄膜トランジスタを設けた
液晶表示装置において、上記薄膜トランジスタのゲート
電極を兼ねるゲート配線がチャネル層と２箇所で交差
し、かつ、上記２箇所で交差する上記ゲート電極の一方
が上記ゲート配線から枝分かれした突起部であり、上記
薄膜トランジスタのドレイン配線の下部に上記ゲート配
線の一部を延長した部分と次段の薄膜トランジスタのチ
ャネル層の一部を延長した部分の間に誘電体膜を介して
設けた保持容量素子を有する液晶表示装置を提供する。
【０００９】
【作用】本発明では、薄膜トランジスタをデュアルゲー
ト構造にする場合、１個のチャネル層がゲート電極と２
回交差し、かつ、このチャネル層の両端部にドレイン配
線および画素電極と接続されるコンタクトホールを設け
る必要がある。
ト構造にする場合、１個のチャネル層がゲート電極と２
回交差し、かつ、このチャネル層の両端部にドレイン配
線および画素電極と接続されるコンタクトホールを設け
る必要がある。
【００１０】この構造を実現するためには、直線状に
形成したチャネル層の両端部に上記コンタクトホールを
設け、このチャネル層と交差する２個の突起を設けたゲ
ート電極を上記コンタクトホールの間に配置する。ゲ
ート電極を直線状に形成し、チャネル層をＵ字形に折り
曲げて形成し、Ｕ字の端部（直線部）をゲート電極と交
差させ、かつ、上記コンタクトホールを隣り合わせに配
置する。ゲート電極に１個の突起を設け、チャネル層
を屈曲させ、この１個の突起および突起でない（すなわ
ち、ゲート配線の）ゲート電極を、両端部にコンタクト
ホールを設けたチャネル層に交差させて配置する。これ
らの３通りが考えられる。
形成したチャネル層の両端部に上記コンタクトホールを
設け、このチャネル層と交差する２個の突起を設けたゲ
ート電極を上記コンタクトホールの間に配置する。ゲ
ート電極を直線状に形成し、チャネル層をＵ字形に折り
曲げて形成し、Ｕ字の端部（直線部）をゲート電極と交
差させ、かつ、上記コンタクトホールを隣り合わせに配
置する。ゲート電極に１個の突起を設け、チャネル層
を屈曲させ、この１個の突起および突起でない（すなわ
ち、ゲート配線の）ゲート電極を、両端部にコンタクト
ホールを設けたチャネル層に交差させて配置する。これ
らの３通りが考えられる。
【００１１】の構造では、２個のコンタクトホール間
の距離が遠くなり、画素電極の一辺の寸法がこの距離に
より制限される。したがって、小型で高精細の液晶表示
素子を実現する上で、レイアウト上の制約を受ける問題
がある。また、の構造では、２個のコンタクトホール
を接近させて配置することができるが、チャネル層を長
く引き回す必要があるので、画素内におけるトランジス
タの占める面積比が増大し、開口率が低下する問題があ
る。
の距離が遠くなり、画素電極の一辺の寸法がこの距離に
より制限される。したがって、小型で高精細の液晶表示
素子を実現する上で、レイアウト上の制約を受ける問題
がある。また、の構造では、２個のコンタクトホール
を接近させて配置することができるが、チャネル層を長
く引き回す必要があるので、画素内におけるトランジス
タの占める面積比が増大し、開口率が低下する問題があ
る。
【００１２】ところで、チャネル層に光が照射すると、
光リーク電流が増加し、表示特性に悪影響を及ぼす。こ
のため、チャネル層は完全に遮光する必要があり、開口
率向上のためには、チャネル層の長さを最短にすること
が重要である。
光リーク電流が増加し、表示特性に悪影響を及ぼす。こ
のため、チャネル層は完全に遮光する必要があり、開口
率向上のためには、チャネル層の長さを最短にすること
が重要である。
【００１３】本発明によるの構造では、ゲート配線の
一部に突起部を設け、屈曲するチャネル層がこの突起部
とゲート配線に交差して配置される。このため、２個の
コンタクトホールがの構造の場合より接近すると共
に、屈曲した形状によりチャネル層の引き回し距離が
の構造より短縮される。すなわち、の構造が、最もコ
ンパクトにチャネル層および薄膜トランジスタを配置で
き、チャネル層の長さを短くでき、高開口率の画素を実
現できる。
一部に突起部を設け、屈曲するチャネル層がこの突起部
とゲート配線に交差して配置される。このため、２個の
コンタクトホールがの構造の場合より接近すると共
に、屈曲した形状によりチャネル層の引き回し距離が
の構造より短縮される。すなわち、の構造が、最もコ
ンパクトにチャネル層および薄膜トランジスタを配置で
き、チャネル層の長さを短くでき、高開口率の画素を実
現できる。
【００１４】
【実施例】図１は、本発明の液晶表示装置の液晶表示素
子の一部を示す平面図、図２は、図１のＡ−Ａ′切断線
における断面図である。
子の一部を示す平面図、図２は、図１のＡ−Ａ′切断線
における断面図である。
【００１５】図１において、１は薄膜トランジスタの多
結晶シリコン（Ｓｉ）膜からなるチャネル層、２はゲー
ト配線（走査信号線）、３はＡｌ膜からなるドレイン配
線（映像信号線）、４はチャネル層１とドレイン配線３
とを接続するためのコンタクトホール、５はＩＴＯ（イ
ンジウム チン オキサイド）膜からなる透明画素電極、
６はチャネル層１と透明画素電極５とを接続するための
コンタクトホール、７はゲート配線２から枝分かれした
突起部、８はゲート配線２とチャネル層１との第１の交
差部、９はゲート配線２の突起部７とチャネル層１との
第２の交差部、１０は液晶駆動の付加容量を設けるた
め、ドレイン配線３の下部に２層の多結晶シリコン膜
（一方は、ゲート配線２の一部を延長した部分、もう一
方は、次段のチャネル層１の一部を延長した部分）をそ
れらの間に誘電体膜を介して設けた保持容量素子であ
る。保持容量素子１０は、薄膜トランジスタがスイッチ
ングするとき、液晶の寿命の低下と、液晶表示画面の切
り替え時に前の画像が残る、いわゆる焼き付きの原因と
なる液晶に加わる直流成分を低減できる。また、保持容
量素子１０は放電時間を長くする作用もあり、薄膜トラ
ンジスタがオフした後の映像情報を長く蓄積する。な
お、保持容量素子１０は、必ずしも設けなくてもよい。
本実施例では、ゲート配線２の一部を延長した部分と、
次段のチャネル層１の一部を延長した部分との重なりで
容量を形成する保持容量方式を採用したが、ゲート配線
２とは別の配線を設け、チャネル層１の一部を延長した
部分との重なりで容量を形成する蓄積容量方式としても
よい。なお、画素寸法は３４μｍ×４６μｍである。
結晶シリコン（Ｓｉ）膜からなるチャネル層、２はゲー
ト配線（走査信号線）、３はＡｌ膜からなるドレイン配
線（映像信号線）、４はチャネル層１とドレイン配線３
とを接続するためのコンタクトホール、５はＩＴＯ（イ
ンジウム チン オキサイド）膜からなる透明画素電極、
６はチャネル層１と透明画素電極５とを接続するための
コンタクトホール、７はゲート配線２から枝分かれした
突起部、８はゲート配線２とチャネル層１との第１の交
差部、９はゲート配線２の突起部７とチャネル層１との
第２の交差部、１０は液晶駆動の付加容量を設けるた
め、ドレイン配線３の下部に２層の多結晶シリコン膜
（一方は、ゲート配線２の一部を延長した部分、もう一
方は、次段のチャネル層１の一部を延長した部分）をそ
れらの間に誘電体膜を介して設けた保持容量素子であ
る。保持容量素子１０は、薄膜トランジスタがスイッチ
ングするとき、液晶の寿命の低下と、液晶表示画面の切
り替え時に前の画像が残る、いわゆる焼き付きの原因と
なる液晶に加わる直流成分を低減できる。また、保持容
量素子１０は放電時間を長くする作用もあり、薄膜トラ
ンジスタがオフした後の映像情報を長く蓄積する。な
お、保持容量素子１０は、必ずしも設けなくてもよい。
本実施例では、ゲート配線２の一部を延長した部分と、
次段のチャネル層１の一部を延長した部分との重なりで
容量を形成する保持容量方式を採用したが、ゲート配線
２とは別の配線を設け、チャネル層１の一部を延長した
部分との重なりで容量を形成する蓄積容量方式としても
よい。なお、画素寸法は３４μｍ×４６μｍである。
【００１６】図２において、１１はシリコン（Ｓｉ）基
板、１２はＳｉＯ2膜からなる下地膜、１は第１の多結
晶シリコン膜からなるチャネル層、１３はＳｉＯ2膜か
らなるゲート絶縁膜、２は第２の多結晶シリコン膜から
なるゲート配線、７はゲート配線の突起部、１４はＨＬ
Ｄ（ハイ テンパラチャー ロー プレッシャー デコンポ
ジション(High temperature Low pressure Decompositi
on)：低圧ＣＶＤ）膜とＰＳＧ（リン珪酸ガラス）膜の
２層からなる層間絶縁膜、５はＩＴＯ膜からなる透明画
素電極、３はＡｌ膜からなるドレイン配線、４はチャネ
ル層１とドレイン配線３とを接続するためのコンタクト
ホール、６はチャネル層１と透明画素電極５とを接続す
るためのコンタクトホール、１５はＳｉ3Ｎ4膜からなる
保護膜である。
板、１２はＳｉＯ2膜からなる下地膜、１は第１の多結
晶シリコン膜からなるチャネル層、１３はＳｉＯ2膜か
らなるゲート絶縁膜、２は第２の多結晶シリコン膜から
なるゲート配線、７はゲート配線の突起部、１４はＨＬ
Ｄ（ハイ テンパラチャー ロー プレッシャー デコンポ
ジション(High temperature Low pressure Decompositi
on)：低圧ＣＶＤ）膜とＰＳＧ（リン珪酸ガラス）膜の
２層からなる層間絶縁膜、５はＩＴＯ膜からなる透明画
素電極、３はＡｌ膜からなるドレイン配線、４はチャネ
ル層１とドレイン配線３とを接続するためのコンタクト
ホール、６はチャネル層１と透明画素電極５とを接続す
るためのコンタクトホール、１５はＳｉ3Ｎ4膜からなる
保護膜である。
【００１７】本実施例では、チャネル層１に多結晶シリ
コン膜を用いたので、アモルファスシリコン膜を用いた
薄膜トランジスタより、約１〜２桁の高速駆動が可能で
ある。したがって、高密度画素と周辺駆動回路とを同一
基板上に作製できる。また、チャネル層１にゲート配線
２とその突起部７を交差させて、デュアルゲート構造と
しているので、トランジスタのオフの状態のリーク電流
を低減できる。さらに、ゲート配線２の一部に突起部７
を設け、屈曲させたチャネル層１をこの突起部７とゲー
ト配線２に交差して配置させたので、２個のコンタクト
ホール４と６が接近すると共に、屈曲した形状によりチ
ャネル層１の引き回し距離が短縮され、画素内でトラン
ジスタの占める面積比が縮小し（従来比約７０〜８０
％）、画素の開口率を向上できる。その結果、駆動回路
を内蔵し、輝度が明るく、小型で高精細のＴＦＴディス
プレイを安価に作製でき、これを用いたプロジェクショ
ンＴＶ、ムービー用カラービューファインダー、パーソ
ナルコンピュータ、ＥＷＳ（エンジニアリングワークス
テイション）、車載ナビゲータ等を実現できる。
コン膜を用いたので、アモルファスシリコン膜を用いた
薄膜トランジスタより、約１〜２桁の高速駆動が可能で
ある。したがって、高密度画素と周辺駆動回路とを同一
基板上に作製できる。また、チャネル層１にゲート配線
２とその突起部７を交差させて、デュアルゲート構造と
しているので、トランジスタのオフの状態のリーク電流
を低減できる。さらに、ゲート配線２の一部に突起部７
を設け、屈曲させたチャネル層１をこの突起部７とゲー
ト配線２に交差して配置させたので、２個のコンタクト
ホール４と６が接近すると共に、屈曲した形状によりチ
ャネル層１の引き回し距離が短縮され、画素内でトラン
ジスタの占める面積比が縮小し（従来比約７０〜８０
％）、画素の開口率を向上できる。その結果、駆動回路
を内蔵し、輝度が明るく、小型で高精細のＴＦＴディス
プレイを安価に作製でき、これを用いたプロジェクショ
ンＴＶ、ムービー用カラービューファインダー、パーソ
ナルコンピュータ、ＥＷＳ（エンジニアリングワークス
テイション）、車載ナビゲータ等を実現できる。
【００１８】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
高密度画素と周辺駆動回路を同一基板上に作製でき、動
作が高速で、かつ、リーク電流を低減し得る多結晶シリ
コン膜を用いたデュアルゲート構造の薄膜トランジスタ
を有し、高開口率を実現した液晶表示装置を提供でき
る。
高密度画素と周辺駆動回路を同一基板上に作製でき、動
作が高速で、かつ、リーク電流を低減し得る多結晶シリ
コン膜を用いたデュアルゲート構造の薄膜トランジスタ
を有し、高開口率を実現した液晶表示装置を提供でき
る。
【図１】本発明の液晶表示装置の液晶表示素子の部分平
面図である。
面図である。
【図２】図１のＡ−Ａ′切断線における断面図である。
１…多結晶Ｓｉチャネル層、２…ゲート配線、３…ドレ
イン配線、４、６…コンタクトホール、５…透明画素電
極、７…突起部、８…第１の交差部、９…第２の交差
部、１０…保持容量素子、１１…シリコン基板、１２…
ＳｉＯ2下地膜、１３…ゲート絶縁膜、１４…層間絶縁
膜、１５…保護膜。
イン配線、４、６…コンタクトホール、５…透明画素電
極、７…突起部、８…第１の交差部、９…第２の交差
部、１０…保持容量素子、１１…シリコン基板、１２…
ＳｉＯ2下地膜、１３…ゲート絶縁膜、１４…層間絶縁
膜、１５…保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 晃 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 石川 純 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (56)参考文献 特開 平５−289103（ＪＰ，Ａ) 特開 平６−138486（ＪＰ，Ａ) 特開 平６−224434（ＪＰ，Ａ) 特開 平２−277027（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1343
Claims (1)
- 【請求項１】マトリクス状に配列された複数の透明画素
電極のそれぞれに対応して薄膜トランジスタを設けた液
晶表示装置において、上記薄膜トランジスタのゲート電
極を兼ねるゲート配線がチャネル層と２箇所で交差し、
かつ、上記２箇所で交差する上記ゲート電極の一方が上
記ゲート配線から枝分かれした突起部であり、上記薄膜
トランジスタのドレイン配線の下部に上記ゲート配線の
一部を延長した部分と次段の薄膜トランジスタのチャネ
ル層の一部を延長した部分の間に誘電体膜を介して設け
た保持容量素子を有することを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1455493A JP3162220B2 (ja) | 1993-02-01 | 1993-02-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1455493A JP3162220B2 (ja) | 1993-02-01 | 1993-02-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06230419A JPH06230419A (ja) | 1994-08-19 |
| JP3162220B2 true JP3162220B2 (ja) | 2001-04-25 |
Family
ID=11864371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1455493A Expired - Lifetime JP3162220B2 (ja) | 1993-02-01 | 1993-02-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162220B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608557A (en) * | 1995-01-03 | 1997-03-04 | Xerox Corporation | Circuitry with gate line crossing semiconductor line at two or more channels |
| JP3355143B2 (ja) * | 1998-12-22 | 2002-12-09 | 松下電器産業株式会社 | 液晶表示装置およびその製造方法 |
| JP4627843B2 (ja) * | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100951348B1 (ko) * | 2003-04-04 | 2010-04-08 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| BR112012020985A2 (pt) | 2010-02-24 | 2016-05-03 | Sharp Kk | painel de exibição de cristal líquido, e dispositivo de exibição de cristal líquido |
-
1993
- 1993-02-01 JP JP1455493A patent/JP3162220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06230419A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100489142B1 (ko) | 액티브 매트릭스 디바이스 | |
| KR100663879B1 (ko) | 반도체장치 및 그의 제작방법 | |
| US9454049B2 (en) | Method of manufacturing of amorphous silicon thin film transistor liquid crystal display device | |
| US8362491B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| EP0450941A2 (en) | An active matrix display device | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US7038740B1 (en) | Liquid crystal display device having high light utilization efficiency | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| JP3279939B2 (ja) | 液晶ディスプレイ装置 | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| US6654073B1 (en) | Liquid crystal display having storage capacitance electrodes and method of fabricating the same | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP2001117115A (ja) | アクティブマトリクス型表示装置 | |
| JP3162220B2 (ja) | 液晶表示装置 | |
| JPH10268357A (ja) | 液晶表示装置 | |
| JP3251401B2 (ja) | 半導体装置 | |
| JPH10111520A (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JP3645667B2 (ja) | 液晶表示装置 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JP3113480B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |