JP2004093734A - 表示装置用基板及びそれを備えた表示装置 - Google Patents
表示装置用基板及びそれを備えた表示装置 Download PDFInfo
- Publication number
- JP2004093734A JP2004093734A JP2002252662A JP2002252662A JP2004093734A JP 2004093734 A JP2004093734 A JP 2004093734A JP 2002252662 A JP2002252662 A JP 2002252662A JP 2002252662 A JP2002252662 A JP 2002252662A JP 2004093734 A JP2004093734 A JP 2004093734A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- storage capacitor
- display device
- bus lines
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】本発明は、情報機器等の表示部に用いられる表示装置及びそれに用いる表示装置用基板に関し、製造工程を増加させずに良好な表示特性の得られる表示装置用基板及びそれを備えた表示装置を提供することを目的とする。
【解決手段】第１の導電性材料で形成され、ＴＦＴ基板２の一端側から駆動信号が入力されるゲートバスライン１４と、ゲートバスライン１４に絶縁膜を介して交差し、第２の導電性材料で形成されたドレインバスライン２４と、ゲートバスライン１４に並列して第１の導電性材料で形成された蓄積容量バスライン１８と、ＴＦＴ基板２の他端側に第１の導電性材料で形成され、蓄積容量バスライン１８に接続された共通蓄積容量配線２０と、ＴＦＴ基板２の他端側に第２の導電性材料で形成され、接続配線を介して蓄積容量バスライン１８に電気的に接続された共通蓄積容量配線２２とを有するように構成する。
【選択図】 図２
【解決手段】第１の導電性材料で形成され、ＴＦＴ基板２の一端側から駆動信号が入力されるゲートバスライン１４と、ゲートバスライン１４に絶縁膜を介して交差し、第２の導電性材料で形成されたドレインバスライン２４と、ゲートバスライン１４に並列して第１の導電性材料で形成された蓄積容量バスライン１８と、ＴＦＴ基板２の他端側に第１の導電性材料で形成され、蓄積容量バスライン１８に接続された共通蓄積容量配線２０と、ＴＦＴ基板２の他端側に第２の導電性材料で形成され、接続配線を介して蓄積容量バスライン１８に電気的に接続された共通蓄積容量配線２２とを有するように構成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、情報機器等の表示部に用いられる表示装置及びそれに用いる表示装置用基板に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、複数の画素領域毎に形成された画素電極と、スイッチング素子として各画素電極に接続された薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）とが形成されたＴＦＴ基板と、共通電極（対向電極）が全面に形成された対向基板との間に液晶を封止して形成されている。液晶表示装置には、必要に応じて対向基板上に形成されるカラーフィルタ等により、分光機能が付与される。
【０００３】
ＴＦＴ基板では、ＴＦＴがオン状態になると所定の電位が画素電極毎に書き込まれ、液晶層に印加される電圧が画素領域毎に制御される。液晶層に印加される電圧は、ＴＦＴがオフ状態になっても次フレームまで維持される必要がある。ところが、ＴＦＴに生じる寄生容量や画素電極と共通電極との間に生じるリーク電流等により、画素電極の電位は１フレーム期間内で変動してしまう。このため、各画素領域には画素容量（Ｃｌｃ）と並列に接続され、画素電極を一方の電極とする蓄積容量（Ｃｓ）が設けられている。蓄積容量により画素電極の電位の変動が抑制され、液晶層に印加される電圧が１フレーム期間維持される。
【０００４】
液晶表示装置には、隣り合う画素のゲート電極を蓄積容量の他方の電極として用い、当該ゲート電極に電圧が印加されていないオフ状態のときに容量を形成するＣｓオンゲート型と、独立して形成された蓄積容量バスラインを蓄積容量の他方の電極として用いる独立Ｃｓ型とがある。Ｃｓオンゲート型は、蓄積容量バスラインが不要であるため、独立Ｃｓ型よりも画素の開口率を向上できる。
【０００５】
ところで、液晶表示装置の製造プロセス及び製造工程を簡略化する試みとして、特開平６−２０２１５３号公報には、以下のような技術が開示されている。液晶表示装置のＴＦＴ基板上には、ＴＦＴのゲート電極とゲートバスラインと蓄積容量バスラインとが第１の導電性材料で形成されている。ゲート電極、ゲートバスライン及び蓄積容量バスライン上には、絶縁膜が形成されている。絶縁膜上には、ＴＦＴのソース／ドレイン電極とドレインバスラインとが第２の導電性材料で形成されている。さらに絶縁膜上には、蓄積容量バスラインとの間に蓄積容量を形成する蓄積容量電極（中間電極）が第２の導電性材料で形成されている。ソース／ドレイン電極、ドレインバスライン及び蓄積容量電極上には保護膜が形成されている。ソース電極上、蓄積容量電極上及びドレインバスライン端部のドレインバスライン端子上の保護膜が開口され、コンタクトホールが形成されている。また、上記のコンタクトホールの形成と同時に同一のフォトマスクを用いて、ゲートバスライン端部のゲートバスライン端子上及び蓄積容量バスライン端部の蓄積容量バスライン端子（以下、単に外部接続端子ともいう）上の保護膜及び絶縁膜が開口され、コンタクトホールが形成されている。その後、第３の導電性材料からなる画素電極が画素毎に形成されている。画素電極は、コンタクトホールを介してソース電極及び蓄積容量電極に電気的に接続されている。
【０００６】
独立Ｃｓ型の液晶表示装置では、各蓄積容量バスラインを同電位に維持するために、複数の蓄積容量バスラインを電気的に接続する共通蓄積容量配線が形成される。共通蓄積容量配線には、外部接続端子を介して所定の電圧が印加される。
特開昭６２−２６５６８８号公報には、蓄積容量バスラインを束ねた共通蓄積容量配線の例が記載されている。特開平３−７２３２１号公報には、表示領域外でゲートバスラインとの間に付加容量を形成する共通蓄積容量配線の構成が記載されている。特開平９−１６００７６号公報には、蓄積容量バスライン及び共通蓄積容量配線上にそれぞれ形成されたコンタクトホールと、両コンタクトホール間に形成された接続配線とを介して、蓄積容量バスラインと共通蓄積容量配線との間を電気的に接続する構成が記載されている。特開平７−２１８９３０号公報には、正スタガ型のＴＦＴを備え、ゲート電極と同一の形成材料ではなく遮光膜と同一の形成材料で蓄積容量バスラインが形成された構成が記載されている。
【０００７】
また、独立Ｃｓ型の液晶表示装置では、対向基板上に形成される共通電極と蓄積容量バスラインとを同電位にするために、表示領域外に設けられるトランスファ部を介して共通電極と各蓄積容量バスラインとの間が電気的に接続される。特開平８−２３４２２０号公報には、トランスファ部を基板外周に複数配置する例が記載されている。特開平８−１３６９４９号公報には、正スタガ型のＴＦＴを備え、ゲート電極と同一の形成材料ではなく遮光膜と同一の形成材料でトランスファ部の接続端子が形成された構成が記載されている。特開平９−１５６４６号公報には、付加抵抗を介して共通蓄積容量配線と共通電極との間を接続する構成が記載されている。
【０００８】
図６は、従来の表示装置用基板の構成の一例を示している。図６に示すように、ＴＦＴ基板１０２の破線で囲まれた表示領域には、互いに並列して図の左右方向に延びる複数のゲートバスライン１１４（図６では４本示している）が形成されている。各ゲートバスライン１１４の図中左方の端部には、ゲートバスライン端子１１６がそれぞれ形成されている。
【０００９】
またＴＦＴ基板１０２の表示領域には、ゲートバスライン１１４に並列して、ゲートバスライン１１４と同一の形成材料からなる複数の蓄積容量バスライン１１８（図６では４本示している）が形成されている。蓄積容量バスライン１１８の図中右方の端部には、ゲートバスライン１１４及び蓄積容量バスライン１１８と同一の形成材料からなる共通蓄積容量配線１２０が図の上下方向に延びて形成されている。共通蓄積容量配線１２０は、複数の蓄積容量バスライン１１８に接続されている。図示を省略しているが、表示領域には、ゲートバスライン１１４及び蓄積容量バスライン１１８に絶縁膜を介して交差して、互いに並列して図の上下方向に延びる複数のドレインバスラインが形成されている。
【００１０】
ＴＦＴ基板１０２の図中左上、右上及び右下の３つの端部には、外部接続端子１４２がそれぞれ形成されている。外部接続端子１４２は、蓄積容量バスライン１１８又は共通蓄積容量配線１２０に接続されている。各蓄積容量バスライン１１８には、外部接続端子１４２を介して外部から所定の電圧が印加されるようになっている。
【００１１】
共通蓄積容量配線１２０の近傍には、対向基板（図示せず）と貼り合わせた際に、対向基板上の共通電極にトランスファ部を介して接続されるトランスファ形成領域１４４が配置されている。トランスファ形成領域１４４には、例えばゲートバスライン１１４と同一の形成材料により接続パッドが形成されている。接続パッドは、共通蓄積容量配線１２０に電気的に接続されている。しかしながら、図６に示す構成では、特に外部接続端子１４２に接続されていない蓄積容量バスライン１１８の先端部で信号の遅延が問題になる。
【００１２】
【発明が解決しようとする課題】
図７は、従来の表示装置用基板の構成の他の例を示している。図７に示すように、ＴＦＴ基板１０２上には、互いに並列して図の左右方向に延びる複数のゲートバスライン１１４（図７では４本示している）が形成されている。各ゲートバスライン１１４の両端部には、ゲートバスライン端子１１６がそれぞれ形成されている。
【００１３】
またＴＦＴ基板１０２上には、ゲートバスライン１１４に並列して、ゲートバスライン１１４と同一の形成材料からなる複数の蓄積容量バスライン１１８（図７では４本示している）が形成されている。蓄積容量バスライン１１８の図中右方の端部には、蓄積容量バスライン１１８と異なる導電性材料からなる共通蓄積容量配線１２０が図の上下方向に延びて形成されている。共通蓄積容量配線１２０は、複数の蓄積容量バスライン１１８に接続されている。蓄積容量バスライン１１８の図中左方の端部には、蓄積容量バスライン１１８と異なる導電性材料からなる共通蓄積容量配線１２１が図の上下方向に延びて形成されている。共通蓄積容量配線１２１は、複数の蓄積容量バスライン１１８に接続されている。
【００１４】
本例の構成では、共通蓄積容量配線１２０、１２１が蓄積容量バスライン１１８の両端側に形成され、外部接続端子を介して所定の電圧が印加されるようになっている。図６に示す構成と比較して、付加容量Ｃ、電気抵抗Ｒがともに約半分になるため、蓄積容量バスライン１１８での信号の遅延を抑制できる。しかし本例の構成では、蓄積容量バスライン１１８と異なる導電性材料からなる共通蓄積容量配線１２０、１２１を新たに形成する必要があるため、製造工程が増加してしまう可能性があるという問題が生じる。
【００１５】
近年、液晶表示装置の表示画面の大型化に伴って、蓄積容量バスライン１１８の長さは長くなり、面電極である共通電極の面積は大きくなっている。これにより、蓄積容量バスライン１１８及び共通電極の電気抵抗がさらに増加している。
蓄積容量バスライン１１８の電気抵抗を減少させるには配線幅を太くするか、厚さ（膜厚）を厚くする必要がある。しかし、蓄積容量バスライン１１８の配線幅を太くすると開口率が低下してしまう。また蓄積容量バスライン１１８の厚さを厚くするのには限界があり、また製造工程での蓄積容量バスライン形成材料の成膜時間が増加してしまう。
【００１６】
また、液晶表示装置の画素の高精細化に伴って、各蓄積容量バスライン１１８が絶縁膜を介してドレインバスラインと交差する交差領域の数が増加している。
これにより、各蓄積容量バスライン１１８の付加容量がさらに増加している。
【００１７】
蓄積容量バスライン１１８の電気抵抗や付加容量が増加すると、電気抵抗及び付加容量の値の積で決定されるＣＲ時定数に基づき、画素電位の補償に対する信号の遅延が生じる。信号の遅延が生じると、液晶表示装置の表示品質が低下してしまう。
【００１８】
一方、画素の高精細化に伴ってゲートバスラインの本数も増加するため、フレーム周期が不変であれば、ゲートバスライン毎に割り当てられる画素電位の書込み時間が減少する。したがって、上記の信号の遅延がさらに問題になる。
【００１９】
特に、ゲート電極の非駆動時にのみ蓄積容量を形成するＣｓオンゲート型の液晶表示装置では、ゲートバスラインに要求されるＣＲ時定数が、独立Ｃｓ型の液晶表示装置の蓄積容量バスラインとゲートバスラインに要求されるＣＲ時定数よりも厳しくなる。このため、大画面、高精細の液晶表示装置では、独立Ｃｓ型が用いられる。独立Ｃｓ型においても、各バスラインの信号の入力端子近傍と、入力端子からの距離が長くなるバスラインの先端部との双方で要求される抵抗値を満たすためには、更なる低抵抗化が望まれている。共通電極においても、信号の入力端子近傍と入力端子からの距離が長くなる端部との双方で要求抵抗値を満たすためには、更なる低抵抗化が望まれる。
【００２０】
十分な低抵抗化が果たせない場合、画素電極と共通電極との間には所望の電圧と異なる電圧が印加されてしまう。このため、ノーマリホワイトモードの液晶表示装置では、バスラインの先端部に接続された画素が所望の階調よりも白っぽく表示される表示むら（輝度傾斜）が生じてしまうという問題が生じる。同様に、ノーマリブラックモードの液晶表示装置では、バスラインの先端部に接続された画素が所望の階調よりも黒っぽくなる表示むらが生じてしまうという問題が生じる。これらの表示むらの問題は、蓄積容量バスラインあるいは共通電極単独での解決は困難である。
【００２１】
本発明の目的は、製造工程を増加させずに良好な表示特性の得られる表示装置用基板及びそれを備えた表示装置を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、前記基板の他端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、前記基板の他端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第２の共通配線とを有することを特徴とする表示装置用基板によって達成される。
【００２３】
【発明の実施の形態】
本発明の一実施の形態による表示装置用基板及びそれを備えた表示装置について図１乃至図５を用いて説明する。まず、本実施の形態の前提となる液晶表示装置の構成について説明する。液晶表示装置には、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装によりドライバＩＣ回路が接続される。液晶表示装置の製造コスト低減、製造工程の簡略化及び信頼性の向上等の観点から、ＴＡＢ実装を行う箇所はできるだけ少ない方がよい。すなわち、ゲートバスライン、ドレインバスラインともに、それぞれ一端側から駆動信号が入力される実装方式である片側実装（片側取出し）が望ましい。
【００２４】
一方、蓄積容量バスラインや共通電極に対しては、基板の両端側から所定の電圧が印加されるのが望ましい。基板の一端側から所定の電圧が印加される構造では、電圧信号の遅延が最も問題となる領域は入力端子からの距離が長い他端側である。それに対し、基板の両端側から所定の電圧が印加される構造では、電圧信号の遅延が最も問題となる領域は表示領域の中央部である。すなわち、基板の両端側から電圧が印加される構造では、最も遅延が問題となる領域の入力端子からの距離が約半分になるため、電気抵抗Ｒ及び付加容量Ｃがともに約半分になり、時定数は約４分の１になる。
【００２５】
図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、ＴＦＴや画素電極等が画素領域毎に形成されたＴＦＴ基板２と、ＴＦＴ基板２に対向配置され、カラーフィルタ（ＣＦ）等が形成された対向基板４と、両基板２、４間に封止された液晶（図示せず）とを有している。対向基板４側から見ると、ＴＦＴ基板２の隣接する２辺近傍の表面は露出している。ＴＦＴ基板２の露出した領域のうち図の左側には、ゲートバスラインを駆動するドライバＩＣが搭載された複数のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１０（図１では２つ示している）が実装されている。また、ＴＦＴ基板２の露出した領域のうち図の上側には、ドレインバスラインを駆動するドライバＩＣが搭載された複数のＴＣＰ１２（図１では４つ示している）が実装されている。複数のＴＣＰ１０、１２は、周辺回路基板（図示せず）に接続されている。
【００２６】
図２は、本実施の形態によるＴＦＴ基板の構成を示している。図２に示すように、ＴＦＴ基板２上には、互いに並列して図の左右方向に延びる複数のゲートバスライン１４（図２では４本示している）が形成されている。各ゲートバスライン１４の図中左方の端部には、ゲートバスライン端子１６がそれぞれ形成されている。
【００２７】
またＴＦＴ基板２上には、ゲートバスライン１４に並列して、ゲートバスライン１４と同一の形成材料からなる複数の蓄積容量バスライン１８（図２では４本示している）が形成されている。ゲートバスライン１４及び蓄積容量バスライン１８に絶縁膜を介して交差して、複数のドレインバスライン２４（図２では６本示している）が形成されている。各ドレインバスライン１８の図中上方の端部には、ドレインバスライン端子２６がそれぞれ形成されている。
【００２８】
蓄積容量バスライン１８の図中右方の端部には、ゲートバスライン１４及び蓄積容量バスライン１８と同一の形成材料からなる共通蓄積容量配線２０（共通配線）が図の上下方向に延びて形成されている。共通蓄積容量配線２０は、複数の蓄積容量バスライン１８に接続されている。また、蓄積容量バスライン１８の図中右方の端部には、ドレインバスライン２４と同一の形成材料からなる共通蓄積容量配線２２が形成されている。共通蓄積容量配線２２は、複数の蓄積容量バスライン１８に電気的に接続されている。蓄積容量バスライン１８の図中左方の端部には、ドレインバスライン２４と同一の形成材料からなる共通蓄積容量配線２３が形成されている。共通蓄積容量配線２３は、複数の蓄積容量バスライン１８に電気的に接続されている。
【００２９】
ＴＦＴ基板２の図中右上、左上及び左下の３つの端部には、蓄積容量バスラインに所定の電圧が印加される外部接続端子４２が形成されている。外部接続端子４２は、共通蓄積容量配線２０又は２３に電気的に接続されている。外部接続端子４２は、図１に示すＴＣＰ１０、１２を介して外部と接続される。
【００３０】
ＴＦＴ基板２の四隅の端部には、対向基板と貼り合わせた際に、対向基板側に形成されている共通電極とトランスファ部を介して電気的に接続されるトランスファ形成領域４４が配置されている。トランスファ形成領域４４には、例えば蓄積容量バスライン１８と同一の形成材料からなる下部電極と、画素電極と同一の形成材料からなる上部電極とで構成される接続パッドがそれぞれ形成されている。接続パッドは、共通蓄積容量配線２０、２２、２３に電気的に接続されている。トランスファ形成領域４４は、ＴＦＴ基板２の少なくとも１組の対角近傍、又はＴＦＴ基板２のゲートバスライン１４の延びる方向に沿う１辺の少なくとも両端部近傍に配置されるのが望ましい。また、さらに多数のトランスファ形成領域４４を例えば表示領域の周囲にほぼ均等に配置してもよい。
【００３１】
図３は、蓄積容量バスライン１８と共通蓄積容量配線２３とが接続されている領域を蓄積容量バスライン１８の延びる方向に平行に切断した断面構成を示している。図３に示すように、ガラス基板３０上に形成された蓄積容量バスライン１８上の絶縁膜３２及び保護膜３４が開口され、コンタクトホール３６が形成されている。また、絶縁膜３２上に形成された共通蓄積容量配線２３上の保護膜３４が開口され、コンタクトホール３８が形成されている。保護膜３４上には、画素電極と同一の形成材料からなる接続配線４０が形成されている。接続配線４０は、コンタクトホール３６を介して蓄積容量バスライン１８に電気的に接続され、コンタクトホール３８を介して共通蓄積容量配線２３に電気的に接続されている。なお、コンタクトホール３６、３８がそれぞれ形成される領域の蓄積容量バスライン１８、共通蓄積容量配線２３は、接続配線４０との電気的接続を確実にするために他の領域よりも太い配線幅で形成されている。
【００３２】
本実施の形態では、蓄積容量バスライン１８と同一の形成材料からなる共通蓄積容量配線２０が、ゲートバスライン１４に電気的に接続されることなくＴＦＴ基板２の一端側に形成されている。また、ドレインバスライン２４と同一の形成材料からなる共通蓄積容量配線２２、２３が、ＴＦＴ基板２の両端側に形成されている。このため、共通蓄積容量配線全体の電気抵抗Ｒを低減でき、それに伴い各蓄積容量バスライン１８の時定数を低減できる。したがって、複数の蓄積容量バスライン１８間の入力信号の遅延及びばらつきを防止できる。このため、画素電極と共通電極との間に所望の電圧を印加でき、輝度むらのない良好な表示特性が得られる。
【００３３】
また本実施の形態では、ＴＦＴ基板２の図中右上、左上及び左下の３つの端部に外部接続端子４２が形成されている。このため、基板の一端側からのみ所定の電位が入力される構造と比較して、最も遅延が問題となる領域の外部接続端子４２からの距離が約半分になるため、電気抵抗Ｒ及び付加容量Ｃがともに約半分になり、時定数は約４分の１になる。外部接続端子４２は、ＴＦＴ基板２の四隅に配置されればさらに効果的である。しかし、ゲートバスライン、ドレインバスラインともにそれぞれ一端側から信号が入力される実装方式である片側実装の液晶表示装置では、図２の右下の端部にはＴＣＰ１０、１２が接続されない（図１参照）。このため、外部接続端子４２は、ＴＦＴ基板２の少なくとも１組の対角近傍（図の右上及び左下の端部）、又は蓄積容量バスライン１８の延びる方向にほぼ平行なＴＦＴ基板２の端辺の両端部（図の右上及び左上の端部）に配置される。
【００３４】
さらに本実施の形態では、ＴＦＴ基板２の四隅の端部にトランスファ形成領域４４が配置されている。すなわち、対向基板側に形成される共通電極には、基板の四隅から所定の電圧が印加されることになる。このため、共通電極の時定数を低減できる。したがって、共通電極の入力信号の遅延及びばらつきを防止でき、良好な表示特性が得られる。また、トランスファ形成領域４４を表示領域周囲にほぼ均等に配置することにより、さらに優れた表示特性が得られる。
【００３５】
次に、本実施の形態による表示装置用基板及びそれを備えた表示装置の製造方法について説明する。ガラス基板３０等の透明絶縁性基板上に、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）若しくはモリブデン（Ｍｏ）等、又はこれらの積層膜からなる金属層をスパッタ法等を用いて形成する。次に、金属層上の基板全面にレジストを塗布してパターニングし、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして用いてエッチングし、ゲートバスライン１４、ゲートバスライン端子１６の下部電極、蓄積容量バスライン１８、共通蓄積容量配線２０、外部接続端子４２の下部電極、及びトランスファ形成領域４４の下部電極を形成する。
【００３６】
次に、プラズマＣＶＤ法等を用いて、シリコン窒化膜（ＳｉＮ膜）、又はシリコン酸化膜（ＳｉＯ２膜）とＳｉＮ膜との２層膜等からなる厚さ約４００ｎｍの絶縁膜３２を基板全面に形成する。なお、ゲート電極上の絶縁膜３２はゲート絶縁膜となる。続いて、絶縁膜３２上の基板全面に、プラズマＣＶＤ法等を用いて、例えば厚さ２０ｎｍのノンドープのｉ型アモルファスシリコン（ａ−Ｓｉ）層と、例えば厚さ１５０ｎｍのＳｉＯ２膜又はＳｉＮ膜とを順に形成する。次いで、フッ酸緩衝液を用いたウエットエッチングあるいはフッ素系ガスを用いたドライエッチング等によりＳｉＯ２膜又はＳｉＮ膜をパターニングし、ＴＦＴのゲート電極上の領域にチャネル保護膜を形成する。
【００３７】
次に、プラズマＣＶＤ法等を用いて、例えば厚さ６０ｎｍのｎ＋ａ−Ｓｉ層を基板全面に形成する。次いで、スパッタ法等を用いて、例えば厚さ２００ｎｍのＡｌ、Ｃｒ若しくはＭｏ等、又はこれらの積層膜からなる金属層を基板全面に形成する。次に、金属層上の基板全面にレジストを塗布してパターニングし、所定のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして用いて、金属層、ｎ＋ａ−Ｓｉ層及びａ−Ｓｉ層を順にエッチングする。これにより、ＴＦＴのゲート電極上にａ−Ｓｉ層からなる動作半導体層が形成されるとともに、ｎ＋ａ−Ｓｉ層からなるオーミックコンタクト層を介してそれぞれ動作半導体層に接続されるソース電極及びドレイン電極が、所定の間隙を介して互いに対向して形成される。以上の工程によりＴＦＴが完成する。
【００３８】
また、ソース電極及びドレイン電極の形成と同時に、絶縁膜３２及びａ−Ｓｉ層からなる誘電体層を介して蓄積容量バスライン１８上に、ｎ＋ａ−Ｓｉ層及び金属層からなる蓄積容量電極が形成され、ゲートバスライン１４に絶縁膜３２を介して交差してドレインバスライン２４が形成される。さらに、ドレインバスライン２４の端部には、ｎ＋ａ−Ｓｉ層及び金属層からなるドレインバスライン端子２６の下部電極が形成される。
【００３９】
さらに、ドレインバスライン２４の形成と同時に、表示領域の外側には、ドレインバスライン２４と同一の形成材料でゲートバスライン１４及び蓄積容量バスライン１８と例えば直交する共通蓄積容量配線２２、２３が形成される。
【００４０】
次いで、ＣＶＤ法又はスパッタ法等を用いて、ＳｉＮ膜やＳｉＯ２膜、あるいはこれらの複合膜からなり、ＴＦＴを覆う厚さ４００ｎｍの保護膜３４を基板全面に形成する。次に、レジストを塗布してパターニングし、ソース電極及び蓄積容量電極上と、ドレインバスライン端子２６、ゲートバスライン端子１６、外部接続端子４２及びトランスファ形成領域４４の下部電極上とがそれぞれ開口されたレジストパターンを形成する。当該レジストパターンをマスクとして、保護膜のみ、あるいは保護膜及び絶縁膜をエッチングし、コンタクトホールをそれぞれ形成する。このエッチングは、フッ酸緩衝液によるウエットエッチング、又はＣＦ４ガスによる反応性イオンエッチング（ＲＩＥ）法等を用いて行われる。
【００４１】
次いで、スパッタ法等を用いて、例えば厚さ１００ｎｍのＩＴＯ等からなる透明導電膜を形成する。次に、透明導電膜を所定の形状にパターニングし、コンタクトホールを介してソース電極及び蓄積容量電極に接続される画素電極を画素領域毎に形成する。また同時に、コンタクトホールを介してドレインバスライン端子２６、ゲートバスライン端子１６、外部接続端子４２及びトランスファ形成領域４４の下部電極にそれぞれ接続される上部電極を形成する。さらに同時に、コンタクトホール３６、３８を介して共通蓄積容量配線２２、２３と蓄積容量バスライン１８とを電気的に接続する接続配線４０が形成される。
【００４２】
本実施の形態では、共通蓄積容量配線２２、２３と蓄積容量バスライン１８とは、画素電極と同時に形成された接続配線４０と、各画素領域及び各端子部に形成されるコンタクトホールと同時に形成されたコンタクトホール３６、３８を介して電気的に接続されている。このため、製造工程を増加させることなく、複数の蓄積容量バスライン１８間の入力信号の遅延及びばらつきを防止できる。
【００４３】
次に、本実施の形態によるＴＦＴ基板の変形例について説明する。図４は、本変形例によるＴＦＴ基板２の共通蓄積容量配線近傍の構成を示している。図４に示すように、共通蓄積容量配線２２’は、外部接続端子からの距離が長くなるほど配線幅が太くなるように形成されている。すなわち、共通蓄積容量配線２２’の上下端に外部接続端子が接続された構成では、図４に示すように共通蓄積容量配線２２’の平面形状が菱形状になる。図示を省略しているが、他の共通蓄積容量配線２０’、２３’は、共通蓄積容量配線２２’と同様の構成を有している。
本変形例によれば、上記実施の形態と同様の効果が得られるとともに、共通蓄積容量配線２０’、２２’、２３’の電気抵抗Ｒを低減できる。したがって、蓄積容量バスライン１８毎の入力信号の遅延の差をより低減できるため、表示むらのより少ない優れた表示特性が得られる。
【００４４】
次に、本実施の形態によるＴＦＴ基板の他の変形例について説明する。図５は、本変形例によるＴＦＴ基板２の共通蓄積容量配線２０近傍の構成を示している。図５に示すように、ＴＦＴ基板２は、共通蓄積容量配線２０とトランスファ形成領域４４との間を接続する接続配線２８（第３の接続配線）を有している。接続配線２８は、例えば共通蓄積容量配線２０と同一の形成材料で形成されている。接続配線２８は、他の共通蓄積容量配線２２、２３に接続されていてもよいし、共通蓄積容量配線２２、２３と同一の形成材料で形成されていてもよい。本変形例によっても、上記実施の形態と同様の効果が得られる。
【００４５】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では液晶表示装置を例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等の他の表示装置にも適用できる。
【００４６】
また、上記実施の形態では、透明導電膜で画素電極が形成された透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。さらに、上記実施の形態ではボトムゲート型の液晶表示装置用基板を例に挙げたが、本発明はこれに限らず、トップゲート型の液晶表示装置用基板にも適用できる。
【００４７】
また、上記実施の形態では、ドライバＩＣがＴＡＢ実装により接続されているが、本発明はこれに限らず、ドライバＩＣがＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装やＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装等の他の実装方法により接続されてもよい。
【００４８】
以上説明した実施の形態による表示装置用基板及びそれを備えた表示装置は、以下のようにまとめられる。
（付記１）
基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、
前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、
前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、
前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、
前記基板の他端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、
前記基板の他端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第２の共通配線と
を有することを特徴とする表示装置用基板。
【００４９】
（付記２）
付記１記載の表示装置用基板において、
前記基板の一端側に前記第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の第２の接続配線と、
前記基板の一端側に前記第２の導電性材料で形成され、前記複数の第２の接続配線を介して前記複数の第３のバスラインに電気的に接続された第３の共通配線とをさらに有すること
を特徴とする表示装置用基板。
【００５０】
（付記３）
基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、
前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、
前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、
前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、
前記基板の一端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、
前記基板の一端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第３の共通配線と
を有することを特徴とする表示装置用基板。
【００５１】
（付記４）
付記１乃至３のいずれか１項に記載の表示装置用基板において、
前記第１のバスラインは、前記基板上に形成された薄膜トランジスタのゲート電極に接続され、
前記第２のバスラインは、前記薄膜トランジスタのドレイン電極に接続されていること
を特徴とする表示装置用基板。
【００５２】
（付記５）
付記１乃至４のいずれか１項に記載の表示装置用基板において、
前記基板の両端側に少なくとも１つずつ配置されて前記第１乃至第３のいずれかの共通配線にそれぞれ電気的に接続され、外部から所定の電圧が印加される複数の外部接続端子をさらに有すること
を特徴とする表示装置用基板。
【００５３】
（付記６）
付記５記載の表示装置用基板において、
前記外部接続端子は、前記基板の他端側であって前記第２のバスラインの一端側に少なくとも配置されていること
を特徴とする表示装置用基板。
【００５４】
（付記７）
付記１乃至６のいずれか１項に記載の表示装置用基板において、
前記第２のバスラインは、当該第２のバスラインの一端側からのみ駆動信号が入力されること
を特徴とする表示装置用基板。
【００５５】
（付記８）
付記１乃至７のいずれか１項に記載の表示装置用基板において、
前記第１乃至第３のいずれかの共通配線と、対向基板上に形成される共通電極との間を電気的に接続するトランスファ部が形成される複数のトランスファ形成領域と、前記第１乃至第３のいずれかの共通配線と、前記トランスファ形成領域との間を接続する第３の接続配線とをさらに有し、
前記トランスファ形成領域は、前記基板の少なくとも１組の対角近傍に配置されていること
を特徴とする表示装置用基板。
【００５６】
（付記９）
付記１乃至８のいずれか１項に記載の表示装置用基板において、
前記第３の導電性材料は、前記基板上の複数の画素領域毎に形成された画素電極の形成材料であること
を特徴とする表示装置用基板。
【００５７】
（付記１０）
複数のバスラインを有する基板を備えた表示装置において、
前記基板に、付記１乃至９のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【００５８】
【発明の効果】
以上の通り、本発明によれば、製造工程を増加させずに良好な表示特性の得られる液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による表示装置の構成を示す図である。
【図２】本発明の一実施の形態による表示装置用基板の構成を示す図である。
【図３】本発明の一実施の形態による表示装置用基板の構成を示す断面図である。
【図４】本発明の一実施の形態による表示装置用基板の構成の変形例を示す図である。
【図５】本発明の一実施の形態による表示装置用基板の構成の他の変形例を示す図である。
【図６】従来の表示装置用基板の構成を示す図である。
【図７】従来の表示装置用基板の他の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板２
４ 対向基板４
１０、１２ ＴＣＰ
１４ ゲートバスライン
１６ ゲートバスライン端子
１８ 蓄積容量バスライン
２０、２２、２３ 共通蓄積容量配線
２４ ドレインバスライン
２６ ドレインバスライン端子
２８ 接続配線
３０ ガラス基板
３２ 絶縁膜
３４ 保護膜
３６、３８ コンタクトホール
４０ 接続配線
４２ 外部接続端子
４４ トランスファ形成領域
【発明の属する技術分野】
本発明は、情報機器等の表示部に用いられる表示装置及びそれに用いる表示装置用基板に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、複数の画素領域毎に形成された画素電極と、スイッチング素子として各画素電極に接続された薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）とが形成されたＴＦＴ基板と、共通電極（対向電極）が全面に形成された対向基板との間に液晶を封止して形成されている。液晶表示装置には、必要に応じて対向基板上に形成されるカラーフィルタ等により、分光機能が付与される。
【０００３】
ＴＦＴ基板では、ＴＦＴがオン状態になると所定の電位が画素電極毎に書き込まれ、液晶層に印加される電圧が画素領域毎に制御される。液晶層に印加される電圧は、ＴＦＴがオフ状態になっても次フレームまで維持される必要がある。ところが、ＴＦＴに生じる寄生容量や画素電極と共通電極との間に生じるリーク電流等により、画素電極の電位は１フレーム期間内で変動してしまう。このため、各画素領域には画素容量（Ｃｌｃ）と並列に接続され、画素電極を一方の電極とする蓄積容量（Ｃｓ）が設けられている。蓄積容量により画素電極の電位の変動が抑制され、液晶層に印加される電圧が１フレーム期間維持される。
【０００４】
液晶表示装置には、隣り合う画素のゲート電極を蓄積容量の他方の電極として用い、当該ゲート電極に電圧が印加されていないオフ状態のときに容量を形成するＣｓオンゲート型と、独立して形成された蓄積容量バスラインを蓄積容量の他方の電極として用いる独立Ｃｓ型とがある。Ｃｓオンゲート型は、蓄積容量バスラインが不要であるため、独立Ｃｓ型よりも画素の開口率を向上できる。
【０００５】
ところで、液晶表示装置の製造プロセス及び製造工程を簡略化する試みとして、特開平６−２０２１５３号公報には、以下のような技術が開示されている。液晶表示装置のＴＦＴ基板上には、ＴＦＴのゲート電極とゲートバスラインと蓄積容量バスラインとが第１の導電性材料で形成されている。ゲート電極、ゲートバスライン及び蓄積容量バスライン上には、絶縁膜が形成されている。絶縁膜上には、ＴＦＴのソース／ドレイン電極とドレインバスラインとが第２の導電性材料で形成されている。さらに絶縁膜上には、蓄積容量バスラインとの間に蓄積容量を形成する蓄積容量電極（中間電極）が第２の導電性材料で形成されている。ソース／ドレイン電極、ドレインバスライン及び蓄積容量電極上には保護膜が形成されている。ソース電極上、蓄積容量電極上及びドレインバスライン端部のドレインバスライン端子上の保護膜が開口され、コンタクトホールが形成されている。また、上記のコンタクトホールの形成と同時に同一のフォトマスクを用いて、ゲートバスライン端部のゲートバスライン端子上及び蓄積容量バスライン端部の蓄積容量バスライン端子（以下、単に外部接続端子ともいう）上の保護膜及び絶縁膜が開口され、コンタクトホールが形成されている。その後、第３の導電性材料からなる画素電極が画素毎に形成されている。画素電極は、コンタクトホールを介してソース電極及び蓄積容量電極に電気的に接続されている。
【０００６】
独立Ｃｓ型の液晶表示装置では、各蓄積容量バスラインを同電位に維持するために、複数の蓄積容量バスラインを電気的に接続する共通蓄積容量配線が形成される。共通蓄積容量配線には、外部接続端子を介して所定の電圧が印加される。
特開昭６２−２６５６８８号公報には、蓄積容量バスラインを束ねた共通蓄積容量配線の例が記載されている。特開平３−７２３２１号公報には、表示領域外でゲートバスラインとの間に付加容量を形成する共通蓄積容量配線の構成が記載されている。特開平９−１６００７６号公報には、蓄積容量バスライン及び共通蓄積容量配線上にそれぞれ形成されたコンタクトホールと、両コンタクトホール間に形成された接続配線とを介して、蓄積容量バスラインと共通蓄積容量配線との間を電気的に接続する構成が記載されている。特開平７−２１８９３０号公報には、正スタガ型のＴＦＴを備え、ゲート電極と同一の形成材料ではなく遮光膜と同一の形成材料で蓄積容量バスラインが形成された構成が記載されている。
【０００７】
また、独立Ｃｓ型の液晶表示装置では、対向基板上に形成される共通電極と蓄積容量バスラインとを同電位にするために、表示領域外に設けられるトランスファ部を介して共通電極と各蓄積容量バスラインとの間が電気的に接続される。特開平８−２３４２２０号公報には、トランスファ部を基板外周に複数配置する例が記載されている。特開平８−１３６９４９号公報には、正スタガ型のＴＦＴを備え、ゲート電極と同一の形成材料ではなく遮光膜と同一の形成材料でトランスファ部の接続端子が形成された構成が記載されている。特開平９−１５６４６号公報には、付加抵抗を介して共通蓄積容量配線と共通電極との間を接続する構成が記載されている。
【０００８】
図６は、従来の表示装置用基板の構成の一例を示している。図６に示すように、ＴＦＴ基板１０２の破線で囲まれた表示領域には、互いに並列して図の左右方向に延びる複数のゲートバスライン１１４（図６では４本示している）が形成されている。各ゲートバスライン１１４の図中左方の端部には、ゲートバスライン端子１１６がそれぞれ形成されている。
【０００９】
またＴＦＴ基板１０２の表示領域には、ゲートバスライン１１４に並列して、ゲートバスライン１１４と同一の形成材料からなる複数の蓄積容量バスライン１１８（図６では４本示している）が形成されている。蓄積容量バスライン１１８の図中右方の端部には、ゲートバスライン１１４及び蓄積容量バスライン１１８と同一の形成材料からなる共通蓄積容量配線１２０が図の上下方向に延びて形成されている。共通蓄積容量配線１２０は、複数の蓄積容量バスライン１１８に接続されている。図示を省略しているが、表示領域には、ゲートバスライン１１４及び蓄積容量バスライン１１８に絶縁膜を介して交差して、互いに並列して図の上下方向に延びる複数のドレインバスラインが形成されている。
【００１０】
ＴＦＴ基板１０２の図中左上、右上及び右下の３つの端部には、外部接続端子１４２がそれぞれ形成されている。外部接続端子１４２は、蓄積容量バスライン１１８又は共通蓄積容量配線１２０に接続されている。各蓄積容量バスライン１１８には、外部接続端子１４２を介して外部から所定の電圧が印加されるようになっている。
【００１１】
共通蓄積容量配線１２０の近傍には、対向基板（図示せず）と貼り合わせた際に、対向基板上の共通電極にトランスファ部を介して接続されるトランスファ形成領域１４４が配置されている。トランスファ形成領域１４４には、例えばゲートバスライン１１４と同一の形成材料により接続パッドが形成されている。接続パッドは、共通蓄積容量配線１２０に電気的に接続されている。しかしながら、図６に示す構成では、特に外部接続端子１４２に接続されていない蓄積容量バスライン１１８の先端部で信号の遅延が問題になる。
【００１２】
【発明が解決しようとする課題】
図７は、従来の表示装置用基板の構成の他の例を示している。図７に示すように、ＴＦＴ基板１０２上には、互いに並列して図の左右方向に延びる複数のゲートバスライン１１４（図７では４本示している）が形成されている。各ゲートバスライン１１４の両端部には、ゲートバスライン端子１１６がそれぞれ形成されている。
【００１３】
またＴＦＴ基板１０２上には、ゲートバスライン１１４に並列して、ゲートバスライン１１４と同一の形成材料からなる複数の蓄積容量バスライン１１８（図７では４本示している）が形成されている。蓄積容量バスライン１１８の図中右方の端部には、蓄積容量バスライン１１８と異なる導電性材料からなる共通蓄積容量配線１２０が図の上下方向に延びて形成されている。共通蓄積容量配線１２０は、複数の蓄積容量バスライン１１８に接続されている。蓄積容量バスライン１１８の図中左方の端部には、蓄積容量バスライン１１８と異なる導電性材料からなる共通蓄積容量配線１２１が図の上下方向に延びて形成されている。共通蓄積容量配線１２１は、複数の蓄積容量バスライン１１８に接続されている。
【００１４】
本例の構成では、共通蓄積容量配線１２０、１２１が蓄積容量バスライン１１８の両端側に形成され、外部接続端子を介して所定の電圧が印加されるようになっている。図６に示す構成と比較して、付加容量Ｃ、電気抵抗Ｒがともに約半分になるため、蓄積容量バスライン１１８での信号の遅延を抑制できる。しかし本例の構成では、蓄積容量バスライン１１８と異なる導電性材料からなる共通蓄積容量配線１２０、１２１を新たに形成する必要があるため、製造工程が増加してしまう可能性があるという問題が生じる。
【００１５】
近年、液晶表示装置の表示画面の大型化に伴って、蓄積容量バスライン１１８の長さは長くなり、面電極である共通電極の面積は大きくなっている。これにより、蓄積容量バスライン１１８及び共通電極の電気抵抗がさらに増加している。
蓄積容量バスライン１１８の電気抵抗を減少させるには配線幅を太くするか、厚さ（膜厚）を厚くする必要がある。しかし、蓄積容量バスライン１１８の配線幅を太くすると開口率が低下してしまう。また蓄積容量バスライン１１８の厚さを厚くするのには限界があり、また製造工程での蓄積容量バスライン形成材料の成膜時間が増加してしまう。
【００１６】
また、液晶表示装置の画素の高精細化に伴って、各蓄積容量バスライン１１８が絶縁膜を介してドレインバスラインと交差する交差領域の数が増加している。
これにより、各蓄積容量バスライン１１８の付加容量がさらに増加している。
【００１７】
蓄積容量バスライン１１８の電気抵抗や付加容量が増加すると、電気抵抗及び付加容量の値の積で決定されるＣＲ時定数に基づき、画素電位の補償に対する信号の遅延が生じる。信号の遅延が生じると、液晶表示装置の表示品質が低下してしまう。
【００１８】
一方、画素の高精細化に伴ってゲートバスラインの本数も増加するため、フレーム周期が不変であれば、ゲートバスライン毎に割り当てられる画素電位の書込み時間が減少する。したがって、上記の信号の遅延がさらに問題になる。
【００１９】
特に、ゲート電極の非駆動時にのみ蓄積容量を形成するＣｓオンゲート型の液晶表示装置では、ゲートバスラインに要求されるＣＲ時定数が、独立Ｃｓ型の液晶表示装置の蓄積容量バスラインとゲートバスラインに要求されるＣＲ時定数よりも厳しくなる。このため、大画面、高精細の液晶表示装置では、独立Ｃｓ型が用いられる。独立Ｃｓ型においても、各バスラインの信号の入力端子近傍と、入力端子からの距離が長くなるバスラインの先端部との双方で要求される抵抗値を満たすためには、更なる低抵抗化が望まれている。共通電極においても、信号の入力端子近傍と入力端子からの距離が長くなる端部との双方で要求抵抗値を満たすためには、更なる低抵抗化が望まれる。
【００２０】
十分な低抵抗化が果たせない場合、画素電極と共通電極との間には所望の電圧と異なる電圧が印加されてしまう。このため、ノーマリホワイトモードの液晶表示装置では、バスラインの先端部に接続された画素が所望の階調よりも白っぽく表示される表示むら（輝度傾斜）が生じてしまうという問題が生じる。同様に、ノーマリブラックモードの液晶表示装置では、バスラインの先端部に接続された画素が所望の階調よりも黒っぽくなる表示むらが生じてしまうという問題が生じる。これらの表示むらの問題は、蓄積容量バスラインあるいは共通電極単独での解決は困難である。
【００２１】
本発明の目的は、製造工程を増加させずに良好な表示特性の得られる表示装置用基板及びそれを備えた表示装置を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、前記基板の他端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、前記基板の他端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第２の共通配線とを有することを特徴とする表示装置用基板によって達成される。
【００２３】
【発明の実施の形態】
本発明の一実施の形態による表示装置用基板及びそれを備えた表示装置について図１乃至図５を用いて説明する。まず、本実施の形態の前提となる液晶表示装置の構成について説明する。液晶表示装置には、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装によりドライバＩＣ回路が接続される。液晶表示装置の製造コスト低減、製造工程の簡略化及び信頼性の向上等の観点から、ＴＡＢ実装を行う箇所はできるだけ少ない方がよい。すなわち、ゲートバスライン、ドレインバスラインともに、それぞれ一端側から駆動信号が入力される実装方式である片側実装（片側取出し）が望ましい。
【００２４】
一方、蓄積容量バスラインや共通電極に対しては、基板の両端側から所定の電圧が印加されるのが望ましい。基板の一端側から所定の電圧が印加される構造では、電圧信号の遅延が最も問題となる領域は入力端子からの距離が長い他端側である。それに対し、基板の両端側から所定の電圧が印加される構造では、電圧信号の遅延が最も問題となる領域は表示領域の中央部である。すなわち、基板の両端側から電圧が印加される構造では、最も遅延が問題となる領域の入力端子からの距離が約半分になるため、電気抵抗Ｒ及び付加容量Ｃがともに約半分になり、時定数は約４分の１になる。
【００２５】
図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、ＴＦＴや画素電極等が画素領域毎に形成されたＴＦＴ基板２と、ＴＦＴ基板２に対向配置され、カラーフィルタ（ＣＦ）等が形成された対向基板４と、両基板２、４間に封止された液晶（図示せず）とを有している。対向基板４側から見ると、ＴＦＴ基板２の隣接する２辺近傍の表面は露出している。ＴＦＴ基板２の露出した領域のうち図の左側には、ゲートバスラインを駆動するドライバＩＣが搭載された複数のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１０（図１では２つ示している）が実装されている。また、ＴＦＴ基板２の露出した領域のうち図の上側には、ドレインバスラインを駆動するドライバＩＣが搭載された複数のＴＣＰ１２（図１では４つ示している）が実装されている。複数のＴＣＰ１０、１２は、周辺回路基板（図示せず）に接続されている。
【００２６】
図２は、本実施の形態によるＴＦＴ基板の構成を示している。図２に示すように、ＴＦＴ基板２上には、互いに並列して図の左右方向に延びる複数のゲートバスライン１４（図２では４本示している）が形成されている。各ゲートバスライン１４の図中左方の端部には、ゲートバスライン端子１６がそれぞれ形成されている。
【００２７】
またＴＦＴ基板２上には、ゲートバスライン１４に並列して、ゲートバスライン１４と同一の形成材料からなる複数の蓄積容量バスライン１８（図２では４本示している）が形成されている。ゲートバスライン１４及び蓄積容量バスライン１８に絶縁膜を介して交差して、複数のドレインバスライン２４（図２では６本示している）が形成されている。各ドレインバスライン１８の図中上方の端部には、ドレインバスライン端子２６がそれぞれ形成されている。
【００２８】
蓄積容量バスライン１８の図中右方の端部には、ゲートバスライン１４及び蓄積容量バスライン１８と同一の形成材料からなる共通蓄積容量配線２０（共通配線）が図の上下方向に延びて形成されている。共通蓄積容量配線２０は、複数の蓄積容量バスライン１８に接続されている。また、蓄積容量バスライン１８の図中右方の端部には、ドレインバスライン２４と同一の形成材料からなる共通蓄積容量配線２２が形成されている。共通蓄積容量配線２２は、複数の蓄積容量バスライン１８に電気的に接続されている。蓄積容量バスライン１８の図中左方の端部には、ドレインバスライン２４と同一の形成材料からなる共通蓄積容量配線２３が形成されている。共通蓄積容量配線２３は、複数の蓄積容量バスライン１８に電気的に接続されている。
【００２９】
ＴＦＴ基板２の図中右上、左上及び左下の３つの端部には、蓄積容量バスラインに所定の電圧が印加される外部接続端子４２が形成されている。外部接続端子４２は、共通蓄積容量配線２０又は２３に電気的に接続されている。外部接続端子４２は、図１に示すＴＣＰ１０、１２を介して外部と接続される。
【００３０】
ＴＦＴ基板２の四隅の端部には、対向基板と貼り合わせた際に、対向基板側に形成されている共通電極とトランスファ部を介して電気的に接続されるトランスファ形成領域４４が配置されている。トランスファ形成領域４４には、例えば蓄積容量バスライン１８と同一の形成材料からなる下部電極と、画素電極と同一の形成材料からなる上部電極とで構成される接続パッドがそれぞれ形成されている。接続パッドは、共通蓄積容量配線２０、２２、２３に電気的に接続されている。トランスファ形成領域４４は、ＴＦＴ基板２の少なくとも１組の対角近傍、又はＴＦＴ基板２のゲートバスライン１４の延びる方向に沿う１辺の少なくとも両端部近傍に配置されるのが望ましい。また、さらに多数のトランスファ形成領域４４を例えば表示領域の周囲にほぼ均等に配置してもよい。
【００３１】
図３は、蓄積容量バスライン１８と共通蓄積容量配線２３とが接続されている領域を蓄積容量バスライン１８の延びる方向に平行に切断した断面構成を示している。図３に示すように、ガラス基板３０上に形成された蓄積容量バスライン１８上の絶縁膜３２及び保護膜３４が開口され、コンタクトホール３６が形成されている。また、絶縁膜３２上に形成された共通蓄積容量配線２３上の保護膜３４が開口され、コンタクトホール３８が形成されている。保護膜３４上には、画素電極と同一の形成材料からなる接続配線４０が形成されている。接続配線４０は、コンタクトホール３６を介して蓄積容量バスライン１８に電気的に接続され、コンタクトホール３８を介して共通蓄積容量配線２３に電気的に接続されている。なお、コンタクトホール３６、３８がそれぞれ形成される領域の蓄積容量バスライン１８、共通蓄積容量配線２３は、接続配線４０との電気的接続を確実にするために他の領域よりも太い配線幅で形成されている。
【００３２】
本実施の形態では、蓄積容量バスライン１８と同一の形成材料からなる共通蓄積容量配線２０が、ゲートバスライン１４に電気的に接続されることなくＴＦＴ基板２の一端側に形成されている。また、ドレインバスライン２４と同一の形成材料からなる共通蓄積容量配線２２、２３が、ＴＦＴ基板２の両端側に形成されている。このため、共通蓄積容量配線全体の電気抵抗Ｒを低減でき、それに伴い各蓄積容量バスライン１８の時定数を低減できる。したがって、複数の蓄積容量バスライン１８間の入力信号の遅延及びばらつきを防止できる。このため、画素電極と共通電極との間に所望の電圧を印加でき、輝度むらのない良好な表示特性が得られる。
【００３３】
また本実施の形態では、ＴＦＴ基板２の図中右上、左上及び左下の３つの端部に外部接続端子４２が形成されている。このため、基板の一端側からのみ所定の電位が入力される構造と比較して、最も遅延が問題となる領域の外部接続端子４２からの距離が約半分になるため、電気抵抗Ｒ及び付加容量Ｃがともに約半分になり、時定数は約４分の１になる。外部接続端子４２は、ＴＦＴ基板２の四隅に配置されればさらに効果的である。しかし、ゲートバスライン、ドレインバスラインともにそれぞれ一端側から信号が入力される実装方式である片側実装の液晶表示装置では、図２の右下の端部にはＴＣＰ１０、１２が接続されない（図１参照）。このため、外部接続端子４２は、ＴＦＴ基板２の少なくとも１組の対角近傍（図の右上及び左下の端部）、又は蓄積容量バスライン１８の延びる方向にほぼ平行なＴＦＴ基板２の端辺の両端部（図の右上及び左上の端部）に配置される。
【００３４】
さらに本実施の形態では、ＴＦＴ基板２の四隅の端部にトランスファ形成領域４４が配置されている。すなわち、対向基板側に形成される共通電極には、基板の四隅から所定の電圧が印加されることになる。このため、共通電極の時定数を低減できる。したがって、共通電極の入力信号の遅延及びばらつきを防止でき、良好な表示特性が得られる。また、トランスファ形成領域４４を表示領域周囲にほぼ均等に配置することにより、さらに優れた表示特性が得られる。
【００３５】
次に、本実施の形態による表示装置用基板及びそれを備えた表示装置の製造方法について説明する。ガラス基板３０等の透明絶縁性基板上に、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）若しくはモリブデン（Ｍｏ）等、又はこれらの積層膜からなる金属層をスパッタ法等を用いて形成する。次に、金属層上の基板全面にレジストを塗布してパターニングし、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして用いてエッチングし、ゲートバスライン１４、ゲートバスライン端子１６の下部電極、蓄積容量バスライン１８、共通蓄積容量配線２０、外部接続端子４２の下部電極、及びトランスファ形成領域４４の下部電極を形成する。
【００３６】
次に、プラズマＣＶＤ法等を用いて、シリコン窒化膜（ＳｉＮ膜）、又はシリコン酸化膜（ＳｉＯ２膜）とＳｉＮ膜との２層膜等からなる厚さ約４００ｎｍの絶縁膜３２を基板全面に形成する。なお、ゲート電極上の絶縁膜３２はゲート絶縁膜となる。続いて、絶縁膜３２上の基板全面に、プラズマＣＶＤ法等を用いて、例えば厚さ２０ｎｍのノンドープのｉ型アモルファスシリコン（ａ−Ｓｉ）層と、例えば厚さ１５０ｎｍのＳｉＯ２膜又はＳｉＮ膜とを順に形成する。次いで、フッ酸緩衝液を用いたウエットエッチングあるいはフッ素系ガスを用いたドライエッチング等によりＳｉＯ２膜又はＳｉＮ膜をパターニングし、ＴＦＴのゲート電極上の領域にチャネル保護膜を形成する。
【００３７】
次に、プラズマＣＶＤ法等を用いて、例えば厚さ６０ｎｍのｎ＋ａ−Ｓｉ層を基板全面に形成する。次いで、スパッタ法等を用いて、例えば厚さ２００ｎｍのＡｌ、Ｃｒ若しくはＭｏ等、又はこれらの積層膜からなる金属層を基板全面に形成する。次に、金属層上の基板全面にレジストを塗布してパターニングし、所定のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして用いて、金属層、ｎ＋ａ−Ｓｉ層及びａ−Ｓｉ層を順にエッチングする。これにより、ＴＦＴのゲート電極上にａ−Ｓｉ層からなる動作半導体層が形成されるとともに、ｎ＋ａ−Ｓｉ層からなるオーミックコンタクト層を介してそれぞれ動作半導体層に接続されるソース電極及びドレイン電極が、所定の間隙を介して互いに対向して形成される。以上の工程によりＴＦＴが完成する。
【００３８】
また、ソース電極及びドレイン電極の形成と同時に、絶縁膜３２及びａ−Ｓｉ層からなる誘電体層を介して蓄積容量バスライン１８上に、ｎ＋ａ−Ｓｉ層及び金属層からなる蓄積容量電極が形成され、ゲートバスライン１４に絶縁膜３２を介して交差してドレインバスライン２４が形成される。さらに、ドレインバスライン２４の端部には、ｎ＋ａ−Ｓｉ層及び金属層からなるドレインバスライン端子２６の下部電極が形成される。
【００３９】
さらに、ドレインバスライン２４の形成と同時に、表示領域の外側には、ドレインバスライン２４と同一の形成材料でゲートバスライン１４及び蓄積容量バスライン１８と例えば直交する共通蓄積容量配線２２、２３が形成される。
【００４０】
次いで、ＣＶＤ法又はスパッタ法等を用いて、ＳｉＮ膜やＳｉＯ２膜、あるいはこれらの複合膜からなり、ＴＦＴを覆う厚さ４００ｎｍの保護膜３４を基板全面に形成する。次に、レジストを塗布してパターニングし、ソース電極及び蓄積容量電極上と、ドレインバスライン端子２６、ゲートバスライン端子１６、外部接続端子４２及びトランスファ形成領域４４の下部電極上とがそれぞれ開口されたレジストパターンを形成する。当該レジストパターンをマスクとして、保護膜のみ、あるいは保護膜及び絶縁膜をエッチングし、コンタクトホールをそれぞれ形成する。このエッチングは、フッ酸緩衝液によるウエットエッチング、又はＣＦ４ガスによる反応性イオンエッチング（ＲＩＥ）法等を用いて行われる。
【００４１】
次いで、スパッタ法等を用いて、例えば厚さ１００ｎｍのＩＴＯ等からなる透明導電膜を形成する。次に、透明導電膜を所定の形状にパターニングし、コンタクトホールを介してソース電極及び蓄積容量電極に接続される画素電極を画素領域毎に形成する。また同時に、コンタクトホールを介してドレインバスライン端子２６、ゲートバスライン端子１６、外部接続端子４２及びトランスファ形成領域４４の下部電極にそれぞれ接続される上部電極を形成する。さらに同時に、コンタクトホール３６、３８を介して共通蓄積容量配線２２、２３と蓄積容量バスライン１８とを電気的に接続する接続配線４０が形成される。
【００４２】
本実施の形態では、共通蓄積容量配線２２、２３と蓄積容量バスライン１８とは、画素電極と同時に形成された接続配線４０と、各画素領域及び各端子部に形成されるコンタクトホールと同時に形成されたコンタクトホール３６、３８を介して電気的に接続されている。このため、製造工程を増加させることなく、複数の蓄積容量バスライン１８間の入力信号の遅延及びばらつきを防止できる。
【００４３】
次に、本実施の形態によるＴＦＴ基板の変形例について説明する。図４は、本変形例によるＴＦＴ基板２の共通蓄積容量配線近傍の構成を示している。図４に示すように、共通蓄積容量配線２２’は、外部接続端子からの距離が長くなるほど配線幅が太くなるように形成されている。すなわち、共通蓄積容量配線２２’の上下端に外部接続端子が接続された構成では、図４に示すように共通蓄積容量配線２２’の平面形状が菱形状になる。図示を省略しているが、他の共通蓄積容量配線２０’、２３’は、共通蓄積容量配線２２’と同様の構成を有している。
本変形例によれば、上記実施の形態と同様の効果が得られるとともに、共通蓄積容量配線２０’、２２’、２３’の電気抵抗Ｒを低減できる。したがって、蓄積容量バスライン１８毎の入力信号の遅延の差をより低減できるため、表示むらのより少ない優れた表示特性が得られる。
【００４４】
次に、本実施の形態によるＴＦＴ基板の他の変形例について説明する。図５は、本変形例によるＴＦＴ基板２の共通蓄積容量配線２０近傍の構成を示している。図５に示すように、ＴＦＴ基板２は、共通蓄積容量配線２０とトランスファ形成領域４４との間を接続する接続配線２８（第３の接続配線）を有している。接続配線２８は、例えば共通蓄積容量配線２０と同一の形成材料で形成されている。接続配線２８は、他の共通蓄積容量配線２２、２３に接続されていてもよいし、共通蓄積容量配線２２、２３と同一の形成材料で形成されていてもよい。本変形例によっても、上記実施の形態と同様の効果が得られる。
【００４５】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では液晶表示装置を例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等の他の表示装置にも適用できる。
【００４６】
また、上記実施の形態では、透明導電膜で画素電極が形成された透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。さらに、上記実施の形態ではボトムゲート型の液晶表示装置用基板を例に挙げたが、本発明はこれに限らず、トップゲート型の液晶表示装置用基板にも適用できる。
【００４７】
また、上記実施の形態では、ドライバＩＣがＴＡＢ実装により接続されているが、本発明はこれに限らず、ドライバＩＣがＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装やＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装等の他の実装方法により接続されてもよい。
【００４８】
以上説明した実施の形態による表示装置用基板及びそれを備えた表示装置は、以下のようにまとめられる。
（付記１）
基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、
前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、
前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、
前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、
前記基板の他端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、
前記基板の他端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第２の共通配線と
を有することを特徴とする表示装置用基板。
【００４９】
（付記２）
付記１記載の表示装置用基板において、
前記基板の一端側に前記第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の第２の接続配線と、
前記基板の一端側に前記第２の導電性材料で形成され、前記複数の第２の接続配線を介して前記複数の第３のバスラインに電気的に接続された第３の共通配線とをさらに有すること
を特徴とする表示装置用基板。
【００５０】
（付記３）
基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、
前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、
前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、
前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、
前記基板の一端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、
前記基板の一端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第３の共通配線と
を有することを特徴とする表示装置用基板。
【００５１】
（付記４）
付記１乃至３のいずれか１項に記載の表示装置用基板において、
前記第１のバスラインは、前記基板上に形成された薄膜トランジスタのゲート電極に接続され、
前記第２のバスラインは、前記薄膜トランジスタのドレイン電極に接続されていること
を特徴とする表示装置用基板。
【００５２】
（付記５）
付記１乃至４のいずれか１項に記載の表示装置用基板において、
前記基板の両端側に少なくとも１つずつ配置されて前記第１乃至第３のいずれかの共通配線にそれぞれ電気的に接続され、外部から所定の電圧が印加される複数の外部接続端子をさらに有すること
を特徴とする表示装置用基板。
【００５３】
（付記６）
付記５記載の表示装置用基板において、
前記外部接続端子は、前記基板の他端側であって前記第２のバスラインの一端側に少なくとも配置されていること
を特徴とする表示装置用基板。
【００５４】
（付記７）
付記１乃至６のいずれか１項に記載の表示装置用基板において、
前記第２のバスラインは、当該第２のバスラインの一端側からのみ駆動信号が入力されること
を特徴とする表示装置用基板。
【００５５】
（付記８）
付記１乃至７のいずれか１項に記載の表示装置用基板において、
前記第１乃至第３のいずれかの共通配線と、対向基板上に形成される共通電極との間を電気的に接続するトランスファ部が形成される複数のトランスファ形成領域と、前記第１乃至第３のいずれかの共通配線と、前記トランスファ形成領域との間を接続する第３の接続配線とをさらに有し、
前記トランスファ形成領域は、前記基板の少なくとも１組の対角近傍に配置されていること
を特徴とする表示装置用基板。
【００５６】
（付記９）
付記１乃至８のいずれか１項に記載の表示装置用基板において、
前記第３の導電性材料は、前記基板上の複数の画素領域毎に形成された画素電極の形成材料であること
を特徴とする表示装置用基板。
【００５７】
（付記１０）
複数のバスラインを有する基板を備えた表示装置において、
前記基板に、付記１乃至９のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【００５８】
【発明の効果】
以上の通り、本発明によれば、製造工程を増加させずに良好な表示特性の得られる液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による表示装置の構成を示す図である。
【図２】本発明の一実施の形態による表示装置用基板の構成を示す図である。
【図３】本発明の一実施の形態による表示装置用基板の構成を示す断面図である。
【図４】本発明の一実施の形態による表示装置用基板の構成の変形例を示す図である。
【図５】本発明の一実施の形態による表示装置用基板の構成の他の変形例を示す図である。
【図６】従来の表示装置用基板の構成を示す図である。
【図７】従来の表示装置用基板の他の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板２
４ 対向基板４
１０、１２ ＴＣＰ
１４ ゲートバスライン
１６ ゲートバスライン端子
１８ 蓄積容量バスライン
２０、２２、２３ 共通蓄積容量配線
２４ ドレインバスライン
２６ ドレインバスライン端子
２８ 接続配線
３０ ガラス基板
３２ 絶縁膜
３４ 保護膜
３６、３８ コンタクトホール
４０ 接続配線
４２ 外部接続端子
４４ トランスファ形成領域
Claims (5)
- 基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、
前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、
前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、
前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、
前記基板の他端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、
前記基板の他端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第２の共通配線と
を有することを特徴とする表示装置用基板。 - 請求項１記載の表示装置用基板において、
前記基板の一端側に前記第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の第２の接続配線と、
前記基板の一端側に前記第２の導電性材料で形成され、前記複数の第２の接続配線を介して前記複数の第３のバスラインに電気的に接続された第３の共通配線とをさらに有すること
を特徴とする表示装置用基板。 - 基板上に互いに並列して第１の導電性材料で形成され、前記基板の一端側から駆動信号が入力される複数の第１のバスラインと、
前記複数の第１のバスラインに絶縁膜を介して交差し、互いに並列して第２の導電性材料で形成された複数の第２のバスラインと、
前記複数の第１のバスラインに並列して、前記第１の導電性材料で形成された複数の第３のバスラインと、
前記基板の他端側に前記第１の導電性材料で形成され、前記複数の第３のバスラインに接続された第１の共通配線と、
前記基板の一端側に第３の導電性材料で形成され、前記複数の第３のバスラインにそれぞれ接続された複数の接続配線と、
前記基板の一端側に前記第２の導電性材料で形成され、前記複数の接続配線を介して前記複数の第３のバスラインに電気的に接続された第３の共通配線と
を有することを特徴とする表示装置用基板。 - 請求項１乃至３のいずれか１項に記載の表示装置用基板において、
前記基板の両端側に少なくとも１つずつ配置されて前記第１乃至第３のいずれかの共通配線にそれぞれ電気的に接続され、外部から所定の電圧が印加される複数の外部接続端子をさらに有すること
を特徴とする表示装置用基板。 - 複数のバスラインを有する基板を備えた表示装置において、
前記基板に、請求項１乃至４のいずれか１項に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252662A JP4468626B2 (ja) | 2002-08-30 | 2002-08-30 | 表示装置用基板及びそれを備えた表示装置 |
| TW091137712A TW594156B (en) | 2002-01-04 | 2002-12-27 | Substrate for display device and display device equipped therewith |
| US10/335,964 US7061553B2 (en) | 2002-01-04 | 2003-01-02 | Substrate for display device and display device equipped therewith |
| KR1020030000294A KR100871501B1 (ko) | 2002-01-04 | 2003-01-03 | 표시 장치용 기판 및 그것을 구비한 표시 장치 |
| US11/405,933 US7626646B2 (en) | 2002-01-04 | 2006-04-18 | Substrate for display device and display device equipped therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252662A JP4468626B2 (ja) | 2002-08-30 | 2002-08-30 | 表示装置用基板及びそれを備えた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004093734A true JP2004093734A (ja) | 2004-03-25 |
| JP4468626B2 JP4468626B2 (ja) | 2010-05-26 |
Family
ID=32058876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002252662A Expired - Fee Related JP4468626B2 (ja) | 2002-01-04 | 2002-08-30 | 表示装置用基板及びそれを備えた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4468626B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193334A (ja) * | 2006-01-16 | 2007-08-02 | Samsung Electronics Co Ltd | 液晶表示パネル及びその製造方法 |
| JP2007213063A (ja) * | 2006-02-06 | 2007-08-23 | Samsung Electronics Co Ltd | 液晶表示装置 |
| WO2010087049A1 (ja) * | 2009-01-27 | 2010-08-05 | シャープ株式会社 | 液晶表示装置 |
| JP7558104B2 (ja) | 2021-03-31 | 2024-09-30 | 株式会社ジャパンディスプレイ | 光学素子 |
-
2002
- 2002-08-30 JP JP2002252662A patent/JP4468626B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193334A (ja) * | 2006-01-16 | 2007-08-02 | Samsung Electronics Co Ltd | 液晶表示パネル及びその製造方法 |
| US8564516B2 (en) | 2006-02-06 | 2013-10-22 | Samsung Display Co., Ltd. | Horizontal stripe liquid crystal display device |
| JP2007213063A (ja) * | 2006-02-06 | 2007-08-23 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US10185195B2 (en) | 2006-02-06 | 2019-01-22 | Samsung Display Co., Ltd. | Horizontal stripe liquid crystal display device |
| US9753346B2 (en) | 2006-02-06 | 2017-09-05 | Samsung Display Co., Ltd. | Horizontal stripe liquid crystal display device |
| US8259047B2 (en) | 2006-02-06 | 2012-09-04 | Samsung Electronics, Co., Ltd. | Horizontal stripe liquid crystal display device |
| US9116401B2 (en) | 2006-02-06 | 2015-08-25 | Samsung Display Co., Ltd. | Horizontal stripe liquid crystal display device |
| EP2392963A1 (en) * | 2009-01-27 | 2011-12-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US8493304B2 (en) | 2009-01-27 | 2013-07-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP5238826B2 (ja) * | 2009-01-27 | 2013-07-17 | シャープ株式会社 | 液晶表示装置 |
| EP2392963A4 (en) * | 2009-01-27 | 2012-07-04 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE |
| WO2010087049A1 (ja) * | 2009-01-27 | 2010-08-05 | シャープ株式会社 | 液晶表示装置 |
| JP7558104B2 (ja) | 2021-03-31 | 2024-09-30 | 株式会社ジャパンディスプレイ | 光学素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4468626B2 (ja) | 2010-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US8410484B2 (en) | Flat display device with a dummy pixel integrally formed in a peripheral region | |
| US6028652A (en) | Array substrate for display device and manufacturing method thereof | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR100493869B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| KR100838185B1 (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JP3819104B2 (ja) | 液晶表示装置 | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| JP3251401B2 (ja) | 半導体装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JPH10293324A (ja) | 液晶表示素子 | |
| JP3162220B2 (ja) | 液晶表示装置 | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| JP2001142097A (ja) | 液晶表示装置とその製造方法 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4468626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |