KR102390479B1 - 발광층을 포함하는 디스플레이 장치 - Google Patents

발광층을 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102390479B1
KR102390479B1 KR1020170152918A KR20170152918A KR102390479B1 KR 102390479 B1 KR102390479 B1 KR 102390479B1 KR 1020170152918 A KR1020170152918 A KR 1020170152918A KR 20170152918 A KR20170152918 A KR 20170152918A KR 102390479 B1 KR102390479 B1 KR 102390479B1
Authority
KR
South Korea
Prior art keywords
layer
groove
region
light emitting
overcoat layer
Prior art date
Application number
KR1020170152918A
Other languages
English (en)
Other versions
KR20190055982A (ko
Inventor
김희관
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170152918A priority Critical patent/KR102390479B1/ko
Publication of KR20190055982A publication Critical patent/KR20190055982A/ko
Application granted granted Critical
Publication of KR102390479B1 publication Critical patent/KR102390479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H01L51/5012—
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3258—
    • H01L51/5203—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 하부 전극과 상부 전극 사이에 위치하는 발광층에서 생성된 빛을 이용하여 영상을 구현하는 디스플레이 장치에 관한 것으로, 뱅크 절연막에 의해 노출된 하부 전극의 일부 영역 상에서 상기 발광층의 형상을 변경하여, 광추출 효율을 향상하는 것을 기술적 특징으로 한다.

Description

발광층을 포함하는 디스플레이 장치{Display device having a light-emitting layer}
본 발명은 하부 전극과 상부 전극 사이에 위치하는 발광층에서 생성된 빛을 이용하여 영상을 구현하는 디스플레이 장치에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라와 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 유기 발광 표시 장치를 포함할 수 있다.
상기 유기 발광 표시 장치는 특정한 색을 구현하기 위한 발광 소자를 포함할 수 있다. 예를 들어, 상기 발광 소자는 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함할 수 있다. 상기 발광층은 상기 하부 전극과 상기 상부 전극 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다.
상기 발광 소자는 빛의 생성 위치 차이에 의한 휘도차를 방지하기 위하여, 평판 형상(flat shape)의 발광층을 포함할 수 있다. 예를 들어, 상기 하부 전극과 상기 상부 전극 사이에 위치하는 상기 발광층의 일부 영역은 하부 기판의 표면과 평행할 수 있다. 그러나, 평판 형상(flat shape)을 갖는 상기 발광층의 상기 일부 영역에서는 전반사로 인하여 빛이 갇힐 수 있으므로, 광추출 효율이 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 빛의 생성 위치 차이에 의한 휘도차를 방지하며, 발광 소자의 광추출 효율을 향상할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 발광층의 위치 편차에 의한 암점의 발생을 방지하며, 전반사에 의해 상기 발광층의 내부에 갇힌 빛을 외부로 추출할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판 상에 위치하는 하부 전극을 포함한다. 하부 기판 상에는 뱅크 절연막이 위치한다. 뱅크 절연막은 하부 전극의 가장 자리를 덮는다. 뱅크 절연막에 의해 노출된 하부 전극의 일부 영역 상에는 발광층이 위치한다. 발광층은 제 1 경사 영역, 제 2 경사 영역 및 평판 영역을 포함한다. 평판 영역은 제 1 경사 영역 및 제 2 경사 영역 사이에 위치한다. 발광층 상에는 상부 전극이 위치한다.
제 1 경사 영역 및 제 2 경사 영역은 정 테이퍼를 가질 수 있다.
제 1 경사 영역과 제 2 경사 영역 사이의 수평 거리는 하부 기판에 가까워질수록 증가할 수 있다.
하부 기판과 하부 전극 사이에는 컬러 필터가 위치할 수 있다.
제 2 경사 영역의 경사각은 제 1 경사 영역의 경사각과 동일할 수 있다.
제 1 경사 영역 및 제 2 경사 영역은 뱅크 절연막에 가까이 위치할 수 있다.
제 1 경사 영역 및 제 2 경사 영역은 하부 전극의 가장 자리를 따라 연장할 수 있다.
제 2 경사 영역은 제 1 경사 영역과 연결될 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판 상에 위치하는 오버 코트층을 포함한다. 오버 코트층은 돌출 영역을 포함한다. 오버 코트층 상에는 발광 소자가 위치한다. 발광 소자는 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함한다. 오버 코트층 상에는 뱅크 절연막이 위치한다. 뱅크 절연막은 하부 전극의 가장 자리를 덮는다. 뱅크 절연막은 돌출 영역의 외측에 위치한다.
돌출 영역의 측면은 정 테이퍼를 가질 수 있다.
오버 코트층은 돌출 영역을 둘러싸는 홈을 포함할 수 있다.
홈은 돌출 영역과 대향하는 측벽을 포함할 수 있다. 홈의 측벽은 뱅크 절연막과 중첩할 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 뱅크 절연막에 의해 노출된 하부 전극의 일부 영역 상에 적층된 발광층이 평판 영역의 일측 단부에 위치하는 제 1 경사 영역 및 상기 평판 영역의 타측 단부에 위치하는 제 2 경사 영역을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층을 포함하는 발광 소자의 광추출 효율이 향상될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 구현되는 영상의 휘도 및 선명도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치의 평면을 개략적으로 나타낸 도면이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 3은 도 2의 P 영역을 확대한 도면이다.
도 4A는 도 3의 R1 영역을 확대한 도면이다.
도 4B는 도 3의 R2 영역을 확대한 도면이다.
도 5 및 6은 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
도 7 내지 12는 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치의 평면을 개략적으로 나타낸 도면이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다. 도 3은 도 2의 P 영역을 확대한 도면이다. 도 4A는 도 3의 R1 영역을 확대한 도면이다. 도 4B는 도 3의 R2 영역을 확대한 도면이다.
도 1 내지 3, 4A 및 4B를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)을 포함할 수 있다. 상기 하부 기판(100)은 절연성 물질을 포함할 수 있다. 상기 하부 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 하부 기판(100) 상에는 신호 배선들(GL, DL, PL1, PL2, RL)이 위치할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL, PL1, PL2, RL)은 게이트 라인(GL), 데이터 라인(DL) 및 전원전압 공급라인(PL1)을 포함할 수 있다. 상기 게이트 라인(GL)은 일측 방향으로 연장할 수 있다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차할 수 있다. 상기 전원전압 공급라인(PL1)은 상기 게이트 라인(GL) 또는 상기 데이터 라인(DL)과 교차할 수 있다. 예를 들어, 상기 전원전압 공급라인(PL1)은 상기 데이터 라인(DL)과 평행할 수 있다.
상기 신호 배선들(GL, DL, PL1, PL2, RL)은 화소 영역(PA)을 정의할 수 있다. 예를 들어, 상기 화소 영역(PA)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL1) 사이에 위치할 수 있다. 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL1)은 상기 화소 영역(PA)을 둘러쌀 수 있다.
상기 화소 영역(PA)은 발광 영역(EA) 및 구동 영역(DA)을 포함할 수 있다. 상기 발광 영역(EA) 및 상기 구동 영역(DA)은 상기 신호 배선들(GL, DL, PL1, PL2, RL) 중 하나를 따라 나란히 위치할 수 있다. 예를 들어, 상기 화소 영역(PA)은 상기 데이터 라인(DL)을 따라 나란히 위치하는 상기 발광 영역(EA) 및 상기 구동 영역(DA)을 포함할 수 있다.
상기 화소 영역(PA)의 상기 구동 영역(DA) 내에는 구동 회로가 위치할 수 있다. 예를 들어, 상기 구동 회로는 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 제 2 박막 트랜지스터(T2)는 상기 제 1 박막 트랜지스터(T1)과 동일한 구조를 가질 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1) 및 상기 제 2 박막 트랜지스터(T2)는 각각 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다.
상기 반도체 패턴(210)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체일 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO를 포함할 수 있다.
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역의 전도율은 상기 소스 영역의 전도율 및 상기 드레인 영역의 전도율보다 낮을 수 있다.
상기 게이트 절연막(220)은 상기 반도체 패턴(210) 상에 위치할 수 있다. 상기 게이트 절연막(220)은 상기 하부 기판(100)과 대향하는 상기 반도체 패턴(210)의 상부면을 부분적으로 덮을 수 있다. 예를 들어, 상기 반도체 패턴(210)의 상기 소스 영역 및 상기 드레인 영역은 상기 게이트 절연막(220)에 의해 노출될 수 있다. 상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다.
상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 게이트 절연막(220)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조일 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다. 예를 들어, 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 전극(230)의 측면은 상기 게이트 절연막(220)의 측면과 연속될 수 있다.
상기 층간 절연막(240)은 상기 반도체 패턴(210) 및 상기 게이트 전극(230) 상에 위치할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(T2)의 상기 층간 절연막(240)은 상기 제 1 박막 트랜지스터(T1)의 상기 층간 절연막(240)과 연결될 수 있다.
상기 층간 절연막(240)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(240)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
상기 소스 전극(250) 및 상기 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 이격될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 소스 영역을 노출하는 컨택홀 및 상기 반도체 패턴(210)의 상기 드레인 영역을 노출하는 컨택홀을 포함할 수 있다.
상기 소스 전극(250) 및 상기 드레인 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(250) 및 상기 드레인 전극(260)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 동일한 물질을 포함할 수 있다. 상기 게이트 전극(230)은 상기 소스 전극(250) 및 상기 드레인 전극(260)과 다른 물질을 포함할 수 있다.
상기 제 1 박막 트랜지스터(T1)는 상기 게이트 라인(GL)을 통해 인가되는 게이트 신호에 따라 제어될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1)의 게이트 전극(230)은 상기 게이트 라인(GL)과 전기적으로 연결될 수 있다. 상기 제 2 박막 트랜지스터(T2)의 게이트 전극(230)은 상기 제 1 박막 트랜지스터(T1)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1)는 상기 게이트 신호에 따라 상기 제 2 박막 트랜지스터(T2)의 상기 게이트 전극(230)으로 상기 데이터 라인(DL)을 통해 인가되는 데이터 신호를 전달할 수 있다. 상기 제 2 박막 트랜지스터(T2)는 상기 데이터 신호에 따라 구동 전류를 생성할 수 있다. 상기 스토리지 커패시터(Cst)는 한 프레임 동안 상기 제 2 박막 트랜지스터(T2)의 동작을 유지할 수 있다.
상기 신호 배선들(GL, DL, PL1, PL2, RL)은 리셋전압 공급라인(PL2) 및 리셋 라인(RL)을 더 포함할 수 있다. 상기 리셋전압 공급라인(PL2)은 상기 전원전압 공급라인(PL1)과 평행할 수 있다. 상기 리셋 라인(RL)은 상기 게이트 라인(GL)과 평행할 수 있다. 상기 화소 영역(PA)의 상기 구동 회로는 제 3 박막 트랜지스터(T3)를 더 포함할 수 있다. 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 라인(RL)을 통해 인가되는 리셋 신호에 의해 제어될 수 있다. 상기 제 3 박막 트랜지스터(T3)의 구조는 상기 제 2 박막 트랜지스터(T2)의 구조와 동일할 수 있다. 예를 들어, 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 라인(RL)과 전기적으로 연결되는 게이트 전극(230)을 포함할 수 있다. 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 신호에 따라 상기 스토리지 커패시터(Cst)를 상기 리셋전압 공급라인(PL2)과 선택적으로 연결할 수 있다. 예를 들어, 상기 제 3 박막 트랜지스터(T3)는 상기 리셋 신호에 따라 상기 스토리지 커패시터(Cst)를 초기화할 수 있다.
상기 하부 기판(100)과 상기 구동 회로 사이에는 버퍼층(110)이 위치할 수 있다. 예를 들어, 상기 버퍼층(110)은 상기 하부 기판(100)과 상기 제 1 박막 트랜지스터(T1) 사이 및 상기 하부 기판(100)과 상기 제 2 박막 트랜지스터(T2) 사이로 연장할 수 있다. 상기 하부 기판(100)의 전체 표면은 상기 버퍼층(110)에 의해 덮일 수 있다.
상기 버퍼층(110)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼층(110)은 실리콘 산화물을 포함할 수 있다.
상기 구동 회로 상에는 하부 보호막(120)이 위치할 수 있다. 상기 하부 보호막(120)은 외부 충격 및 수분으로부터 상기 구동 회로를 보호할 수 있다. 상기 하부 보호막(120)은 상기 구동 회로의 외측으로 연장할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1), 상기 제 2 박막 트랜지스터(T2) 및 상기 커패시터(Cst)는 상기 하부 보호막(120)에 의해 덮일 수 있다.
상기 하부 보호막(120)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(120)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 하부 보호막(120)은 다중층 구조일 수 있다.
상기 하부 보호막(120) 상에는 오버 코트층(130)이 위치할 수 있다. 상기 오버 코트층(130)은 상기 구동 회로에 의한 단차를 제거할 수 있다. 예를 들어, 상기 하부 기판(100)과 대향하는 상기 오버 코트층(130)의 상부면은 평평한 평면(flat surface)일 수 있다.
상기 오버 코트층(130)은 홈(130g)을 포함할 수 있다. 상기 홈(130g)은 상기 오버 코트층(130)의 상부면에 위치할 수 있다. 상기 오버 코트층(130)의 상기 홈(130g)은 상기 구동 회로와 중첩하지 않을 수 있다. 예를 들어, 상기 오버 코트층(130)의 상기 홈(130g)은 상기 화소 영역(PA)의 상기 발광 영역(EA) 내에 위치할 수 있다.
상기 홈(130g)은 제 1 홈(131g) 및 상기 제 1 홈(131g)과 나란히 위치하는 제 2 홈(132g)을 포함할 수 있다. 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 상기 신호 배선들(GL, DL, PL1, PL2, RL) 중 하나와 동일한 방향으로 연장할 수 있다. 예를 들어, 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 상기 게이트 라인(GL)과 평행할 수 있다. 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 상기 발광 영역(EA)의 가장 자리를 따라 연장할 수 있다. 예를 들어, 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 상기 데이터 라인(DL)과 평행한 방향으로 연장하는 영역을 포함할 수 있다. 상기 제 2 홈(132g)은 상기 제 1 홈(131g)과 연결될 수 있다. 예를 들어, 상기 홈(130g)은 상기 발광 영역(EA) 내에 위치하는 폐곡선 형상(closed curve shape)일 수 있다.
상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 각각 내측 측벽(131sa, 132sa) 및 외측 측벽(131sb, 132sb)을 포함할 수 있다. 상기 제 2 홈(132g)의 외측 측벽(132sb)은 상기 제 1 홈(131g)의 외측 측벽(131sb)과 연결될 수 있다. 상기 제 2 홈(132g)의 내측 측벽(132sa)은 상기 제 1 홈(131g)의 내측 측벽(131sa)과 연결될 수 있다. 예를 들어, 상기 오버 코트층(130)은 상기 홈(130g)에 의해 둘러싸이는 돌출 영역(130p)을 포함할 수 있다.
상기 제 1 홈(131g) 및 상기 제 2 홈(132g)의 내측 측벽(131sa, 132sa)은 상기 돌출 영역(130p)의 측면이 될 수 있다. 상기 제 1 홈(131g)의 내측 측벽(131sa) 및 상기 제 2 홈(132g)의 내측 측벽(132sa)은 정 테이퍼(positive taper)를 가질 수 있다. 예를 들어, 상기 하부 기판(100)과 대향하는 상기 돌출 영역(130p)의 상부면의 수평 폭(w1)은 상기 하부 기판(100)에 가까이 위치하는 상기 제 1 홈(131g)의 하부면과 상기 제 2 홈(132g)의 하부면 사이에서 상기 돌출 영역(130p)의 수평 폭(w2)보다 작을 수 있다.
상기 오버 코트층(130)은 절연성 물질을 포함할 수 있다. 상기 오버 코트층(130)은 상기 하부 보호막(120)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(130)은 유기 절연 물질을 포함할 수 있다.
상기 오버 코트층(130) 상에는 발광 소자(300)가 위치할 수 있다. 상기 발광 소자(300)는 특정한 색을 구현하는 빛을 생성할 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 오버 코트층(130) 상에 순서대로 적층된 하부 전극(310), 발광층(320) 및 상부 전극(330)을 포함할 수 있다.
상기 하부 전극(310)은 상기 발광 영역(EA) 상에 위치할 수 있다. 예를 들어, 상기 오버 코트층(130)의 상기 돌출 영역(130p)은 상기 하부 전극(310)과 중첩할 수 있다. 상기 하부 전극(310)은 상기 오버 코트층(130)의 상기 상부면을 따라 연장할 수 있다. 상기 하부 전극(310)은 상기 오버 코트층(130)의 상기 홈(130g)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 1 홈(131g)의 내측 측벽(131sa)과 외측 측벽(131sb) 및 상기 제 2 홈(132g)의 내측 측벽(132sa)과 외측 측벽(132sb)은 상기 하부 전극(310)에 의해 덮일 수 있다.
상기 발광 소자(300)는 상기 구동 회로에 의해 제어될 수 있다. 예를 들어, 상기 하부 전극(310)은 상기 제 2 박막 트랜지스터(Tr2)의 상기 드레인 전극(260)과 전기적으로 연결될 수 있다. 상기 하부 보호막(120)은 상기 드레인 전극(260)을 부분적으로 노출하는 하부 컨택홀(120h)을 포함할 수 있다. 상기 오버 코트층(130)은 상기 하부 컨택홀(120h)과 중첩하는 오버 컨택홀(130h)을 포함할 수 있다. 상기 하부 전극(310)은 상기 오버 컨택홀(130h)의 측벽 및 상기 하부 컨택홀(120h)의 측벽을 따라 연장할 수 있다.
상기 하부 전극(310)은 도전성 물질을 포함할 수 있다. 상기 하부 전극(310)은 투명한 물질을 포함하는 투명 전극일 수 있다. 예를 들어, 상기 하부 전극(310)은 ITO 및/또는 IZO를 포함할 수 있다.
상기 발광층(320)은 상기 하부 전극(310)과 상기 상부 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 무기 물질, 유기 물질 또는 하이브리드 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 물질의 발광층(320)을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광층(320)은 발광 효율을 높이기 위하여 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transporting Layer; HTL), 전자 수송층(Electron Transporting Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다.
상기 상부 전극(330)은 도전성 물질을 포함할 수 있다. 상기 상부 전극(330)은 상기 하부 전극(310)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 전극(330)은 반사율이 높은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)에 의해 생성된 빛이 상기 하부 기판(100)을 통해 외부로 방출될 수 있다.
상기 하부 전극(310)의 가장 자리는 뱅크 절연막(140)에 의해 덮일 수 있다. 각 발광 소자(300)의 하부 전극(310)은 상기 뱅크 절연막(140)에 의해 인접한 발광 소자들(300)의 하부 전극들(310)과 절연될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 각 발광 소자(300)가 독립적으로 구동될 수 있다.
상기 뱅크 절연막(140)은 상기 화소 영역(PA)의 상기 구동 영역(DA) 상으로 연장할 수 있다. 상기 뱅크 절연막(140)은 상기 구동 회로와 중첩할 수 있다. 예를 들어, 상기 뱅크 절연막(140)은 상기 제 1 박막 트랜지스터(T1), 상기 제 2 박막 트랜지스터(T2) 및 상기 스토리지 커패시터(Cst)와 중첩할 수 있다. 상기 신호 배선들(GL, DL, PL1, PL2, RL)은 상기 뱅크 절연막(140)과 중첩할 수 있다.
상기 뱅크 절연막(140)은 상기 오버 코트층(130)의 상기 홈(130g)의 외측에 위치할 수 있다. 예를 들어, 상기 오버 코트층(130)의 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 일부 영역과 중첩할 수 있다.
상기 발광층(320)은 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 상기 일부 영역 상에 적층될 수 있다. 상기 발광층(320)은 상기 오버 코트층(130)의 상기 홈(130g)을 가로지를 수 있다. 예를 들어, 상기 발광층(320)은 상기 제 1 홈(131g)의 내측 측벽(131sa) 상에 위치하는 제 1 경사 영역(321c), 상기 제 2 홈(132g)의 내측 측벽(132sa) 상에 위치하는 제 2 경사 영역(322c) 및 상기 제 1 경사 영역(321c)과 상기 제 2 경사 영역(322c) 사이에 위치하는 평판 영역(320f)을 포함할 수 있다. 상기 발광층(320)의 상기 평판 영역(320f)은 상기 오버 코트층(130)의 상기 돌출 영역(130p)과 중첩할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)의 상기 평판 영역(320f)에 의해 빛을 생성하는 위치의 차이가 방지되되, 상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)에 의해 전반사에 의해 상기 발광층(320)의 상기 평판 영역(320f) 내부에 갇힌 빛이 외부로 방출될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 위치 편차에 의한 암점의 발생이 방지되며, 광추출 효율이 향상될 수 있다.
상기 발광층(320)은 상기 오버 코트층(130)의 상기 상부면을 따라 연장할 수 있다. 예를 들어, 상기 발광층(320)의 상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)은 정 테이퍼를 가질 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 영역(EA) 내에서 상기 발광층(320)의 끊김이 방지될 수 있다.
상기 발광층(320)의 상기 제 1 경사 영역(321c)과 상기 제 2 경사 영역(322c) 사이의 수평 거리는 상기 오버 코트층(130)의 상기 돌출 영역(130p)의 수평 폭과 비례할 수 있다. 예를 들어, 상기 발광층(320)의 상기 제 1 경사 영역(321c)과 상기 제 2 경사 영역(322c) 사이의 수평 거리는 상기 하부 기판(100)에 가까워질수록 증가할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 전반사에 의해 상기 발광층(320)의 사익 평판 영역(320f) 내에 갇힌 빛이 상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)에서 상기 하부 기판(100) 방향으로 방출될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 광 추출 효율이 효과적으로 향상될 수 있다.
상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)은 상기 뱅크 절연막(140)에 가까이 위치할 수 있다. 예를 들어, 상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)은 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 상기 일부 영역의 최외곽 가장 자리를 따라 연장할 수 있다. 상기 오버 코트층(130)의 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)은 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 상기 일부 영역의 최외곽 가장 자리를 따라 연장할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)의 상기 평판 영역(320f)의 면적이 최대화될 수 있다. 또한, 본 발명의 실시 에에 따른 디스플레이 장치에서는 상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)에 의해 상기 발광 영역(EA)이 빛을 생성하는 위치가 다른 영역들로 분할되는 것이 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 1 경사 영역(321c) 및 상기 제 2 경사 영역(322c)에 의한 휘도 편차가 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 영역(EA)의 휘도 편차를 방지하기 위하여 상기 제 1 경사 영역(321c)의 경사 각도(θ1) 및 상기 제 2 경사 영역(322c)의 경사 각도(θ2)를 조절할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 2 경사 영역(322c)의 경사 각도(θ2)가 상기 제 1 경사 영역(321c)의 경사 각도(θ1)와 동일할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 2 경사 영역(322c)에서 방출되는 빛이 상기 제 1 경사 영역(321c)에서 방출되는 빛과 동일한 휘도를 가질 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 영역(EA)의 휘도 편차가 방지되며, 광추출 효율이 효과적으로 향상될 수 있다.
상기 뱅크 절연막(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(140)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(140)은 상기 오버 코트층(130)과 다른 물질을 포함할 수 있다.
상기 발광 소자(300) 상에는 상부 기판(400)이 위치할 수 있다. 상기 상부 기판(400)은 상기 하부 기판(100)과 대향할 수 있다. 예를 들어, 상기 상부 기판(400)은 상기 하부 기판(100)의 상기 발광 영역(EA) 및 상기 구동 영역(DA)과 중첩할 수 있다.
상기 상부 기판(400)은 상기 하부 기판(100)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(400)은 일정 이상의 경도(hardness)를 갖는 물질을 포함할 수 있다. 상기 상부 기판(400)은 열전도율이 높은 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(400)은 알루미늄(Al)과 같은 금속을 포함할 수 있다.
상기 발광 소자(300)와 상기 상부 기판(400) 사이에는 봉지층(500)이 위치할 수 있다. 상기 상부 기판(400)은 상기 봉지층(500)에 의해 상기 발광 소자(300)가 형성된 상기 하부 기판(100)과 결합될 수 있다. 예를 들어, 상기 봉지층(500)은 접착 물질을 포함할 수 있다.
상기 봉지층(500)은 다중층 구조일 수 있다. 예를 들어, 상기 봉지층(500)은 제 1 봉지층(510) 및 제 2 봉지층(520)을 포함할 수 있다. 상기 제 2 봉지층(520)은 상기 제 1 봉지층(510)과 상기 상부 기판(400) 사이에 위치할 수 있다.
상기 봉지층(500)은 수분의 침투를 방지할 수 있다. 예를 들어, 상기 제 2 봉지층(520)은 흡습 물질(500a)을 포함할 수 있다. 외부로부터 침투하는 수분은 상기 흡습 물질(500a)에 의해 포집될 수 있다. 상기 제 1 봉지층(510)은 상기 흡습 물질(500a)의 팽창에 의해 상기 발광 소자(300)에 가해지는 응력(stress)을 완화할 수 있다.
상기 하부 기판(100)과 상기 발광 소자(300) 사이에는 컬러 필터(600)가 위치할 수 있다. 상기 컬러 필터(600)는 상기 발광 소자(300)로부터 방출된 빛의 경로 상에 위치할 수 있다. 예를 들어, 상기 컬러 필터(600)는 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 상기 일부 영역과 중첩할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)의 물질에 대한 자유도가 향상될 수 있다.
상기 컬러 필터(600)는 상기 하부 보호막(120)과 상기 오버 코트층(130) 사이에 위치할 수 있다. 상기 컬러 필터(600)에 의한 단차는 상기 오버 코트층(130)에 의해 제거될 수 있다. 예를 들어, 상기 오버 코트층(130)의 상기 홈(130g)은 상기 컬러 필터(600)과 상기 하부 전극(310) 사이에 위치할 수 있다.
결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치는 오버 코트층(130)에 위치하는 홈(130g)을 이용하여 발광 영역(EA)의 가장 자리에서 발광층(320)이 경사 영역(321c, 322c)을 갖도록 함으로써, 전반사에 의해 상기 발광층(320)의 평판 영역(320f) 내에 갇힌 빛을 외부로 방출할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 발광층(320)의 평판 영역(320f)을 통해 빛의 생성 위치 차이에 의한 암점의 발생을 방지하되, 상기 평판 영역(320f)의 단부에 위치하는 경사 영역(321c, 322c)을 통해 발광 소자(300)의 광추출 효율을 향상할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 뱅크 절연막(140)이 상기 오버 코트층(130)의 상기 홈(130g)과 이격되는 것으로 설명된다. 그러나, 도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 오버 코트층(130)의 제 1 홈(131g) 및 제 2 홈(132g)이 상기 뱅크 절연막(140)과 중첩하는 외측 측벽(131sb, 132sb)을 포함할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 발광층(320)의 평판 영역이 최대화될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 발광층(320)의 휘도 편차가효과적으로 방지되며, 광추출 효율이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 오버 코트층(130)에 폐곡선 형태의 홈(130g)에 의해 상기 발광층(320)의 경사 영역(321c, 322c)이 형성되는 것으로 설명된다. 그러나, 도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 발광층(320)의 경사 영역을 위하여 뱅크 절연막(140)에 의해 노출된 하부 전극(310)의 일부 영역과 중첩하는 오버 코트층(130)이 돌출 영역(130p)을 포함할 수 있다. 상기 발광층(320)의 경사 영역은 상기 오버 코트층(130)의 상기 돌출 영역(130p)의 측면 상에 위치할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 오버 코트층(130)의 형성 공정에 대한 자유도가 향상될 수 있다.
도 7 내지 12는 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 도면들이다.
도 2 및 7 내지 12를 참조하여, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 설명한다. 먼저, 도 7에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 하부 기판(100) 상에 버퍼층(110)을 형성하는 단계, 상기 버퍼층(110) 상에 구동 회로를 형성하는 단계, 상기 구동 회로 상에 하부 보호막(120)을 형성하는 단계, 상기 하부 보호막(120) 상에 컬러 필터(600)를 형성하는 단계, 상기 하부 보호막(120) 상에 상기 컬러 필터(600)를 덮는 오버 코트층(130)을 형성하는 단계 및 상기 오버 코트층(130)에 상기 구동 회로를 구성하는 박막 트랜지스터(T2)의 일부 영역과 중첩하는 오버 컨택홀(130h)을 형성하는 단계를 포함할 수 있다.
상기 구동 회로는 적어도 두 개의 박막 트랜지스터(T2) 및 커패시터를 포함할 수 있다. 상기 박막 트랜지스터들(T2)은 동일한 구조를 가질 수 있다. 예를 들어, 각각의 박막 트랜지스터(T2)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다. 상기 오버 컨택홀(130h)은 상기 박막 트랜지스터들(T2) 중 하나의 드레인 전극(260)과 중첩할 수 있다.
도 8에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 오버 코트층(130) 상에 마스크 패턴(700)을 형성하는 단계를 포함할 수 있다.
상기 마스크 패턴(700)은 제 1 개구부(710) 및 제 2 개구부(720)를 포함할 수 있다. 상기 제 1 개구부(710)는 상기 오버 컨택홀(130h)과 중첩할 수 있다. 예를 들어, 상기 제 1 개구부(710)는 상기 오버 컨택홀(130h)에 의해 노출된 상기 하부 보호막(120)의 일부 영역을 부분적으로 노출할 수 있다. 상기 제 2 개구부(720)는 사익 오버 코트층(130)의 상부면을 부분적으로 노출할 수 있다. 상기 제 2 개구부(720)는 후속 공정에 의해 상기 오버 코트층(130)에 홈을 형성할 수 있다. 예를 들어, 상기 제 2 개구부(720)는 상기 컬러 필터(600)와 중첩할 수 있다.
도 9에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 마스크 패턴(700)을 이용하여 상기 하부 보호막(120)에 하부 컨택홀(120h)을 형성하는 단계를 포함할 수 있다.
상기 하부 컨택홀(120h)을 형성하는 단계는 상기 마스크 패턴(700)을 이용하여 상기 하부 보호막(120)을 식각하는 공정을 포함할 수 있다. 예를 들어, 상기 하부 컨택홀(120h)의 측벽은 상기 제 1 개구부(710)의 측벽과 연속될 수 있다. 상기 하부 컨택홀(120h)은 상기 오버 컨택홀(130h)과 중첩하는 상기 박막 트랜지스터(T2)의 일부 영역을 노출할 수 있다.
상기 마스크 패턴(700)의 상기 제 2 개구부(720)에 의해 노출된 상기 오버 코트층(130)은 상기 하부 컨택홀(120h)을 형성하기 위한 식각 공정에 의해 제거되지 않을 수 있다. 예를 들어, 상기 오버 코트층(130)은 상기 하부 보호막(120)과 식각 선택비를 갖는 물질을 포함할 수 있다.
도 10에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 하부 보호막(120)과 식각 선택비를 갖는 물질을 이용하여 상기 박막 트랜지스터(T2) 상에 잔존하는 불순물을 제거하는 단계를 포함할 수 있다.
상기 오버 코트층(130)의 일부 영역은 상기 마스크 패턴(700)의 상기 제 2 개구부(720)에 의해 상기 불순물을 제거하기 위해 사용되는 물질에 노출될 수 있다. 예를 들어, 상기 불순물을 제거하는 단계에 의해 상기 오버 코트층(130)에는 홈(130g)이 형성될 수 있다. 상기 불순물을 제거하기 위해 사용되는 물질은 상기 오버 코트층(130)의 식각 공정에 사용되는 물질을 포함할 수 있다. 상기 오버 코트층(130)의 상기 홈(130g)은 나란히 위치하는 제 1 홈(131g) 및 제 2 홈(132g)을 포함할 수 있다. 상기 오버 코트층(130)의 상기 제 1 홈(131g)과 상기 제 2 홈(132g) 사이는 돌출 영역(130p)이 될 수 있다. 상기 돌출 영역(130p)은 상기 컬러 필터(600)와 중첩할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 불순물을 제거하기 위하여 사용되는 물질을 이용하여 상기 오버 코트층(130)의 상기 홈(130g)이 형성되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치의 제조 방법에서는 하부 컨택홀(120h)의 형성 공정에 오버 코트층(130)을 하부 보호막(120)보다 느린 속도로 식각하는 용액이 사용될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치의 제조 방법에서는 상기 오버 코트층(130)의 홈(130g)이 상기 하부 컨택홀(120h)과 동시에 형성될 수 있다.
도 11에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 마스크 패턴(700)을 제거하는 단계 및 상기 홈(130g)과 상기 돌출 영역(130p)이 형성된 상기 오버 코트층(130) 상에 하부 전극(310)을 형성하는 단계를 포함할 수 있다.
상기 하부 전극(310)은 상기 오버 코트층(130)의 상기 돌출 영역(130p)과 중첩하는 영역을 포함할 수 있다. 상기 하부 전극(310)은 상기 오버 코트층(130)의 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)의 외측 방향으로 연장할 수 있다. 상기 하부 전극(310)은 상기 오버 컨택홀(130h)의 측벽 및 상기 하부 컨택홀(120h)의 측벽을 따라 연장할 수 있다. 예를 들어, 상기 하부 전극(310)을 형성하는 단계는 상기 홈(131g, 132g)과 상기 돌출 영역(130p)이 형성된 상기 오버 코트층(130) 상에 도전층을 형성하는 단계, 상기 도전층 상에 상기 컬러 필터(600) 및 상기 오버 컨택홀(130h)과 중첩하는 마스크 패턴을 형성하는 단계 및 상기 마스크 패턴을 이용하여 상기 도전층을 패터닝하는 공정을 포함할 수 있다. 상기 하부 전극(310)은 상기 하부 컨택홀(120h) 및 상기 오버 컨택홀(130h)을 통해 상기 박막 트랜지스터(T2)와 전기적으로 연결될 수 있다.
도 12에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 오버 코트층(130) 상에 상기 하부 전극(310)의 가장 자리를 덮는 뱅크 절연막(140)을 형성하는 단계를 포함할 수 있다.
상기 뱅크 절연막(140)은 상기 하부 전극(310)의 일부 영역을 노출할 수 있다. 상기 뱅크 절연막(140)은 상기 제 1 홈(131g) 및 상기 제 2 홈(132g)의 외측에 형성될 수 있다. 예를 들어, 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 상기 일부 영역은 상기 오버 코트층(130)의 상기 돌출 영역(130p) 및 상기 홈(131g, 132g)과 중첩할 수 있다. 상기 뱅크 절연막(140)은 상기 구동 회로와 중첩할 수 있다. 예를 들어, 상기 오버 컨택홀(130h)은 상기 뱅크 절연막(140)과 중첩할 수 있다.
도 2에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 뱅크 절연막(140) 및 상기 하부 전극(310) 상에 발광층(320) 및 상부 전극(330)을 적층하여 발광 소자(300)를 형성하는 단계 및 봉지층(500)을 이용하여 상부 기판(400)을 상기 발광 소자(300)가 형성된 상기 하부 기판(100)에 부착하는 단계를 포함할 수 있다.
상기 발광층(320)은 상기 뱅크 절연막(140)에 의해 노출된 상기 하부 전극(310)의 상기 일부 영역 상에 적층될 수 있다. 예를 들어, 상기 발광층(320)은 상기 오버 코트층(130)의 상기 돌출 영역(130p)과 중첩하는 평판 영역(320f) 및 상기 오버 코트층(130)의 상기 홈(130g)에 의한 경사 영역들을 포함할 수 있다. 상기 평판 영역(320f)은 상기 경사 영역들 사이에 위치할 수 있다.
결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 하부 컨택홀(120h)의 형성 공정에 사용되는 마스크 패턴(700)을 이용하여 상기 오버 코트층(130)에 상기 홈(130g)을 형성함으로써, 상기 발광층(320)에 경사 영역들을 형성하기 위한 별도의 마스크가 필요하지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 제조 효율의 저하 없이, 광추출 효율이 향상될 수 있다.
100 : 하부 기판 130 : 오버 코트층
130g : 홈 140 : 뱅크 절연막
300 : 발광 소자 310 : 하부 전극
320 : 발광층 320f : 평판 영역
321c, 322c : 경사 영역 330 : 상부 전극
400 : 상부 기판

Claims (12)

  1. 하부 기판 상에 위치하고, 폐곡선 형상의 홈 및 상기 홈에 의해 정의된 평판 영역을 포함하는 오버 코트층;
    상기 하부 기판과 상기 오버 코트층 사이에 위치하고, 상기 평판 영역과 중첩하는 컬러 필터;
    상기 오버 코트층의 상기 평판 영역 상에 위치하는 하부 전극;
    상기 오버 코트층 상에 위치하고, 상기 하부 전극의 가장 자리를 덮는 뱅크 절연막;
    상기 뱅크 절연막에 의해 노출된 상기 하부 전극의 일부 영역 상에 위치하는 발광층; 및
    상기 발광층 상에 위치하는 상부 전극을 포함하되,
    상기 뱅크 절연막은 상기 평판 영역을 향한 상기 홈의 내측 측벽의 외측에 위치하고,
    상기 하부 전극 및 상기 발광층은 상기 홈의 상기 내측 측벽 상으로 연장하며,
    상기 홈의 상기 내측 측벽은 정 테이퍼를 가져, 상기 평판 영역의 폭은 상기 하부 기판에 가까워질수록 증가하는 디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 홈의 상기 내측 측벽은 일정한 경사각을 갖는 디스플레이 장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 홈은 상기 하부 전극의 가장 자리를 따라 연장하는 디스플레이 장치.
  8. 삭제
  9. 하부 기판 상에 위치하고, 돌출 영역 및 상기 돌출 영역을 둘러싸는 폐곡선 형상의 홈을 포함하는 오버 코트층;
    상기 하부 기판과 상기 오버 코트층 사이에 위치하고, 상기 돌출 영역과 중첩하는 컬러 필터;
    상기 오버 코트층의 상기 돌출 영역 상에 위치하고, 순서대로 적층된 하부 전극, 발광층 및 상부 전극을 포함하는 발광 소자; 및
    상기 오버 코트층 상에 위치하고, 상기 하부 전극의 가장 자리를 덮는 뱅크 절연막을 포함하되,
    상기 하부 전극 및 상기 발광층은 상기 돌출 영역을 향한 상기 홈의 내측 측벽 상으로 연장하고,
    상기 뱅크 절연막은 상기 홈의 상기 내측 측벽의 외측에 위치하며,
    상기 홈의 상기 내측 측벽은 정 테이퍼를 가져, 상기 돌출 영역의 폭은 상기 하부 기판에 가까워질수록 증가하는 디스플레이 장치.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 돌출 영역과 대향하는 상기 홈의 외측 측벽은 상기 뱅크 절연막과 중첩하는 디스플레이 장치.
KR1020170152918A 2017-11-16 2017-11-16 발광층을 포함하는 디스플레이 장치 KR102390479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170152918A KR102390479B1 (ko) 2017-11-16 2017-11-16 발광층을 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152918A KR102390479B1 (ko) 2017-11-16 2017-11-16 발광층을 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190055982A KR20190055982A (ko) 2019-05-24
KR102390479B1 true KR102390479B1 (ko) 2022-04-25

Family

ID=66680005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152918A KR102390479B1 (ko) 2017-11-16 2017-11-16 발광층을 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102390479B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049601B1 (ko) * 2012-12-24 2019-11-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR20170052447A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
KR20190055982A (ko) 2019-05-24

Similar Documents

Publication Publication Date Title
US10516011B2 (en) Display device with a plurality of insulating layers between two electrodes and method of manufacturing the same
KR102448068B1 (ko) 블랙 뱅크 절연막을 포함하는 유기 발광 표시 장치
KR102392708B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR102398555B1 (ko) 열전도율이 높은 봉지 기판을 포함하는 유기 발광 표시 장치
KR102398554B1 (ko) 봉지층을 포함하는 유기 발광 표시 장치
KR20210083816A (ko) 발광 소자 및 터치 구조물을 포함하는 터치 디스플레이 장치
KR20200082433A (ko) 반사 전극을 포함하는 디스플레이 장치
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20230118675A1 (en) Display Apparatus Having a Connecting Electrode which Crosses a Bending Area
KR102511044B1 (ko) 블랙 매트릭스를 포함하는 디스플레이 장치
KR102461393B1 (ko) 발광 소자를 포함하는 디스플레이 장치
KR102390479B1 (ko) 발광층을 포함하는 디스플레이 장치
US20220149319A1 (en) Display Apparatus Having a Light-Emitting Device and a Touch Electrode
KR102555412B1 (ko) 발광 소자를 포함하는 디스플레이 장치
KR102423864B1 (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치
CN111244139B (zh) 具有滤色器和遮光元件的显示装置
US10892438B2 (en) Organic light-emitting display device having an upper substrate formed by a metal and method of fabricating the same
US10714546B2 (en) Organic light-emitting display device having bank insulating layer
KR20200082434A (ko) 구동 회로 및 발광 소자를 포함하는 디스플레이 장치
KR102444315B1 (ko) 발광 소자를 포함하는 유기 발광 표시 장치
KR102462530B1 (ko) 비발광 영역 상에 위치하는 신호 배선을 포함하는 유기 발광 표시 장치
US20220173360A1 (en) Display apparatus having a light-emitting device and a bank insulating layer
US20230209919A1 (en) Display apparatus having a light-emitting device
KR20230103682A (ko) 스토리지 커패시터를 포함하는 디스플레이 장치
KR20210078023A (ko) 박막 트랜지스터 및 발광 소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant