KR20160057526A - 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160057526A KR20160057526A KR1020140157945A KR20140157945A KR20160057526A KR 20160057526 A KR20160057526 A KR 20160057526A KR 1020140157945 A KR1020140157945 A KR 1020140157945A KR 20140157945 A KR20140157945 A KR 20140157945A KR 20160057526 A KR20160057526 A KR 20160057526A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- electrode
- gate
- semiconductor layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title abstract description 77
- 238000004519 manufacturing process Methods 0.000 title description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 230000001681 protective effect Effects 0.000 claims description 33
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 115
- 239000000463 material Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
본 발명은 게이트-데이터 배선들 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에 배치된 소스-드레인 요소, 유기 절연막, 반도체 층, 게이트 요소, 소스-드레인 연결 단자 그리고 화소 전극을 포함한다. 유기 절연막은 소스-드레인 요소를 덮는다. 반도체 층은 유기 절연막 위에서 소스-드레인 요소 사이에 배치된다. 게이트 요소는 반도체 층 및 유기 절연막 위에서 게이트 절연막을 사이에 두고 배치된다. 소스-드레인 연결 단자는 소스-드레인 요소와 반도체 층을 연결한다. 그리고 화소 전극은 소스-드레인 요소에서 연장된다.
Description
본 발명은 게이트-데이터 배선들 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. 특히, 본 발명은, 탑-게이트 구조의 박막 트랜지스터를 구비하고, 게이트-데이터 배선들 사이의 절연성을 향상하며 RC 지연을 억제하고, 제조 공정을 단순화한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판 표시장치가 개발되어 활용되고 있다.
평판 표시장치를 구성하는 표시 패널(DP)은 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터(Thin Film Transistor: TFT)가 배치된 박막 트랜지스터 기판을 포함한다. 예를 들어, 액정 표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 다른 예로, 유기발광 다이오드 표시장치는 애노드 전극과 캐소드 전극 사이에 유기발광 층을 개재하고 전압차이로 유기발광 층의 출광량을 조절함으로써 화상을 표시한다.
도 1은 액정 표시장치의 일종인 종래 기술에 의한 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터 기판을 나타내는 평면도이다. 도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(SUB) 위에 중간 절연막(IN)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소 전극(PXL)과 공통 전극(COM)을 구비한다. 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통 전극(COM)은 평행한 다수 개의 띠 모양으로 형성할 수 있다.
공통 전극(COM)은 게이트 배선과 나란하게 배열된 공통 배선(CL)과 접속된다. 공통 전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.
박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI)을 사이에 두고 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 층(SE)을 포함한다.
특히, 반도체 층(SE)은 금속 산화물 반도체 물질로 형성하는 데, 게이트 전극(G)과 동일한 모양으로 중첩하는 부분이 채널 영역(A)으로 정의된다. 그리고 반도체 층(SE)에서 채널 영역(A)을 제외한 영역을 제외한 부분은 도체화되어 소스 콘택홀(SH)과 드레인 콘택홀(DH)을 통해 각각 소스 전극(S) 및 드레인 전극(D)과 접촉된다. 즉, 반도체 층(SE)은 소스 전극(S)과 접촉하는 소스 영역(SA), 드레인 전극(D)과 접촉하는 드레인 영역(DA), 그리고 소스 영역(SA)과 드레인 영역(DA) 사이에서 게이트 전극(G)과 완전히 중첩하는 채널 영역(A)으로 구분된다.
프린지 필드 스위칭 방식에서는 화소 전극(PXL)과 공통 전극(COM)이 중첩하는 구조를 갖는다. 이 중첩한 영역에서 보조 용량이 형성된다. 프린지 필드를 구성하고, 보조 용량을 충분히 충진하기 위해서는 고 용량의 박막 트랜지스터를 필요로 한다. 따라서, 프린지 필드 방식에서는 탑 게이트(Top Gate) 구조를 갖는 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터를 사용하는 것이 바람직하다.
도 2를 더 참조하여, 탑 게이트 구조를 갖는 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터의 구조를 상세히 설명한다. 기판(SUB) 위에, 차광층(LS)이 먼저 형성되어 있다. 차광층(LS)은 외부에서 채널 영역(A)으로 침투하는 빛을 차단하는 기능을 한다. 차광층(LS) 위에는 버퍼 층(BUF)이 기판 전체에 도포되어 있다.
버퍼 층(BUF) 위에서 차광층(LS)이 형성된 영역 내에, 반도체 층(SE)이 형성되어 있다. 반도체 층(SE) 위에는 게이트 절연막(GI)을 사이에 두고, 반도체 층(SE)의 중앙부인 채널 영역(A)과 중첩하도록 게이트 전극(G)이 형성되어 있다. 또한, 게이트 전극(G)에 연결된 게이트 배선(GL)이 기판(SUB)의 가로 방향으로 진행하도록 배치되어 있다.
게이트 전극(G) 위에는 기판(SUB) 전체를 덮는 중간 절연막(IN)이 도포되어 있다. 중간 절연막(IN)을 관통하여 반도체 층(SE)의 소스 영역(SA)과 드레인 영역(DA)을 개방하는 소스 콘택홀(SH) 및 드레인 콘택홀(DH)이 형성되어 있다. 그리고 중간 절연막(IN) 위에는 소스 콘택홀(SH)을 통해 소스 영역(SA)과 접촉하는 소스 전극(S) 및 드레인 콘택홀(DH)을 통해 드레인 영역(DA)과 접촉하는 드레인 전극(D)이 형성된다. 또한, 소스 전극(S)을 연결하는 데이터 배선(DL)이 기판(SUB) 세로 방향으로 진행하도록 배치되어 있다. 데이터 배선(DL)은 중간 절연막(IN)을 사이에 두고 게이트 배선(GL)과 교차한다.
이와 같이 탑 게이트 형 박막 트랜지스터(T)가 형성된 기판(SUB) 위의 전체 면에는 평탄화 막(PAC)이 도포되어 있다. 그리고 평탄화 막(PAC)을 관통하여 드레인 전극(D)의 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
화소 전극(PXL)은 평탄화 막(PAC) 위에서 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접속한다. 화소 전극(PXL)은 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 구조로 정의된 화소 영역 내에서 최대한의 크기를 갖는 형상으로 형성된다. 화소 전극(PXL) 위에는 기판(SUB) 전체를 덮는 보호막(PAS)이 도포되어 있다.
보호막(PAS) 위에는 공통 전극(COM) 및/또는 공통 배선(CL)이 형성되어 있다. 공통 전극(COM)은 화소 전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소 전극(PXL)과 중첩하는 다수 개의 선분 형상으로 형성되어 있다. 각 화소 영역 내에 형성된 공통 전극(COM)들은 공통 배선(CL)에 의해 서로 연결되어 있다.
이와 같은 화소 전극(PXL)과 공통 전극(COM) 사이에서 프린지 필드형 전계를 형성한다. 또한, 화소 전극(PXL)과 공통 전극(COM)이 중첩된 영역에서는 보조 용량이 형성된다. 프린지 필드형 전계에 의해 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
다른 평판 표시장치로서, 유기발광 다이오드 표시장치가 있다. 도 3은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display: OLED)의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 II-II'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 3 및 4를 참조하면, 유기발광 다이오드 표시장치는 박막 트랜지스터 기판, 그리고 박막 트랜지스터 기판과 대향하여 유기 접합층(POLY)을 사이에 두고 접합하는 캡(ENC)을 포함한다. 박막 트랜지스터 기판은 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다.
유리 기판(SUB) 위에 스위칭 박막 트랜지스터(ST)는 게이트 배선(GL)(혹은, 스캔 배선)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 박막 트랜지스터(ST)는 화소를 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 게이트 배선(GL)에서 분기하는 게이트 전극(SG), 채널 영역(SA)을 포함하는 반도체 층, 소스 전극(SS), 그리고 드레인 전극(SD)을 포함한다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG), 채널 영역(DA)을 포함하는 반도체 층, 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS), 그리고 드레인 전극(DD)을 포함한다. 구동 박막 트랜지스터(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.
도 4에서는 일례로, 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였다. 이 경우, 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)의 반도체 층들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들의 중심부인 채널 영역(SA, DA)과 중첩되어 형성되어 있다. 그리고, 채널 영역(SA, DA)의 양 측면에 연결된 반도체 층에는 콘택 홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결되어 있다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성되어 있다.
또한, 화소 영역이 배치된 표시 영역의 외주부에는, 각 게이트 배선(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 배선(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치되어 있다. 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포되어 있다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 박막 트랜지스터(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성되어 있다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PAC)은 유기발광 다이오드(OLE)를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판(SUB) 표면의 거칠기를 균일하게 하는 기능을 한다.
평탄화 막(PAC) 위에는 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PAC)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BN)가 형성된다. 그리고, 뱅크(BN)의 일부 상부에는 스페이서(SP)를 더 형성할 수도 있다.
뱅크(BN)는 애노드 전극(ANO)에서 발광 영역을 노출하는 개구부를 갖는다. 뱅크(BN) 위에는 유기발광 층(OL)과 캐소드 전극(CAT)이 도포되어 있다. 발광 영역에서는 애노드 전극(ANO), 유기발광 층(OL) 및 캐소드 전극(CAT)이 중첩됨으로써 유기발광 다이오드(OLE)가 완성된다.
상기와 같은 구조를 갖는 박막 트랜지스터 기판 위에 스페이서(SP)를 사이에 두고 일정 간격을 유지하여 캡(ENC)이 합착된다. 이 경우, 박막 트랜지스터 기판과 캡(ENC)은 그 사이에 유기 접합층(POLY)을 개재하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 캡(ENC) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.
이상에서 설명한 액정 표시장치 및 유기발광 다이오드 표시장치에서, 도 2 및 도 4에서 도면 부호 K로 나타낸 원형 부위를 참조하면, 게이트 배선(GL)과 데이터 배선(DL)은 중간 절연막(IN) 하나를 사이에 두고 서로 교차하는 구조를 갖는다. 즉, 소스-드레인 요소를 형성할 때 게이트 요소에 손상을 주는 것을 방지하며, 게이트 배선과 데이터 배선 사이에 단락(short)을 방지하기 위해서는 중간 절연막(IN)이 필수적으로 필요하다. 하지만, 게이트 배선과 데이터 배선에서 단일 절연막만이 개재되어 있으므로, 두 배선들 사이에서 기생 용량의 발생을 억제하기 어렵다. 이러한 기생 용량이 발생할 경우, RC 지연이 발생하여 표시 품질이 저하될 수 있다.
본 발명의 목적은, 상기 종래 기술에 의한 문제점을 극복하기 위한 것으로서, 탑-게이트 구조의 박막 트랜지스터를 구비한 평판 표시장치용 박막 트랜지스터 기판에서 게이트 배선과 데이터 배선 사이의 절연성을 향상한 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 데 있다. 본 발명의 다른 목적은, 게이트 배선과 데이터 배선 사이에서 절연성을 향상하면서도, 제조 공정을 단순화한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위한, 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에 배치된 소스-드레인 요소, 유기 절연막, 반도체 층, 게이트 요소, 소스-드레인 연결 단자 그리고 화소 전극을 포함한다. 평탄화 막은 소스-드레인 요소를 덮는다. 반도체 층은 유기 절연막 위에서 소스-드레인 요소 사이에 배치된다. 게이트 요소는 반도체 층 및 유기 절연막 위에서 게이트 절연막을 사이에 두고 배치된다. 소스-드레인 연결 단자는 소스-드레인 요소와 반도체 층을 연결한다. 그리고 화소 전극은 소스-드레인 요소에서 연장된다.
일례로, 게이트 요소를 덮는 보호막을 더 포함하고; 소스-드레인 연결 단자는, 보호막을 관통하여 반도체 층 일부를 노출하며, 보호막 및 유기 절연막을 관통하여 소스-드레인 요소를 노출하는 소스-드레인 콘택홀을 통해 반도체 층과 소스-드레인 요소를 연결한다.
일례로, 소스-드레인 요소는, 기판의 세로 방향으로 진행하는 데이터 배선, 데이터 배선에서 분기하는 소스 전극, 그리고 소스 전극과 대향하는 드레인 전극을 포함한다. 게이트 요소는, 기판의 가로 방향으로 진행하여, 유기 절연막 및 게이트 절연막을 사이에 두고 데이터 배선과 교차하는 게이트 배선, 그리고 게이트 배선에서 분기하는 게이트 전극을 포함한다.
일례로, 반도체 층은, 게이트 전극과 중첩하는 채널 영역, 채널 영역에서 소스 전극과 인접하는 측면에 배치된 소스 영역, 그리고 채널 영역에서 드레인 전극과 인접하는 측면에 배치된 드레인 영역을 포함한다. 소스-드레인 연결 단자는, 소스 영역과 소스 전극을 연결하는 소스 연결 단자, 그리고 드레인 영역과 드레인 전극을 연결하는 드레인 연결 단자를 포함한다. 그리고 화소 전극은 드레인 연결 단자에서 연장된다.
또한, 본 발명에 의한 유기발광 다이오드 표시장치는, 기판, 소스 전극 및 드레인 전극, 유기 절연막, 반도체 층, 게이트 전극, 그리고 연결 단자를 포함한다. 소스 전극 및 드레인 전극은 기판 위에 일정 거리 이격하여 배치된다. 유기 절연막은 소스 전극 및 드레인 전극의 일부를 노출하는 컨택홀을 포함하고, 소스 전극 및 드레인 전극을 덮는다. 반도체 층은 유기 절연막 위와 소스 전극과 드레인 전극 사이에 배치된다. 게이트 전극은 반도체 층 위에서 게이트 절연막을 사이에 두고 배치된다. 그리고 연결 단자는 유기 절연막의 컨택홀을 통해 소스 전극 또는 드레인 전극과 반도체 층을 연결한다.
일례로, 유기 절연막과 게이트 절연막을 사이에 두고 배치된 데이터 배선 및 게이트 배선을 더 포함한다.
또한, 본 발명에 의한 유기발광 다이오드 표시장치의 제조 방법은, 소스-드레인 요소를 형성하는 단계, 반도체 층을 형성하는 단계, 게이트 전극을 형성하는 단계, 콘택홀을 형성하는 단계, 그리고 연결 단자를 형성하는 단계를 포함한다. 기판 위에 소스 금속 물질과 유기 절연물질을 순차 도포하고 패턴하여, 유기 절연막으로 완전히 덮인 소스-드레인 요소를 형성한다. 유기 절연막 위에서 소스-드레인 요소의 사이에 배치된 반도체 층을 형성한다. 게이트 절연막을 매개로 반도체 층의 중앙부와 중첩하는 게이트 전극을 형성한다. 게이트 전극이 형성된 기판 위에 보호막을 도포하고, 보호막 및 상기 유기 절연막을 패턴하여 소스-드레인 요소의 일부와 반도체 층의 일부를 노출하는 콘택홀을 형성한다. 그리고 보호막 위에 투명 도전 물질로 콘택홀을 통해 소스-드레인 요소와 반도체 층을 연결하는 연결 단자를 형성한다.
일례로, 소스-드레인 요소를 형성하는 단계는, 유기 절연 물질을 일정 거리 이격한 소스 전극 및 드레인 전극의 형상으로 패턴하여 유기 절연막을 형성하는 단계, 유기 절연막을 마스크로 소스 금속 물질을 패턴하여 소스 전극 및 드레인 전극을 형성하는 단계; 그리고 유기 절연막이 소스-드레인 전극을 완전히 덮도록 큐어링하는 단계를 포함한다. 반도체 층을 형성하는 단계는, 반도체 층의 일측부가 유기 절연막을 매개로 소스 전극의 일측부와 중첩하고, 반도체 층의 타측부는 드레인 전극의 일측부와 중첩하도록 형성한다. 콘택홀을 형성하는 단계는, 소스 전극의 일부와 반도체 층의 일측부를 노출하는 소스 콘택홀, 그리고 드레인 전극의 일부와 반도체 층의 타측부를 노출하는 드레인 콘택홀을 형성한다. 연결 단자를 형성하는 단계는, 소스 콘택홀을 통해 소스 전극과 반도체 층을 연결하는 소스 연결 단자, 그리고 드레인 콘택홀을 통해 드레인 전극과 반도체 층을 연결하는 드레인 연결 단자를 형성하며, 동시에 드레인 연결 단자에서 확장된 화소 전극을 더 형성한다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 탑-게이트 구조를 갖는 박막 트랜지스터를 포함하므로 채널 영역이 다른 층과 오버랩되지 않고 정확하게 정의되고 게이트 전극과 소스 전극 사이에 중첩되어 발생하는 기생 용량이 억제된다. 또한, 본 발명에 의한 박막 트랜지스터 기판은, 데이터 배선과 게이트 배선 사이에 유기 절연막 및 게이트 절연막이 적층되어 개재됨으로써, 절연성이 우수하고, RC 지연을 일으키는 기생 용량이 억제된다. 더구나, 제조 방법이 종래 기술에 비해 복잡하지 않고 오히려 더 단순한 제조 공정을 제공한다.
도 1은 종래의 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터 기판을 나타내는 평면도.
도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도.
도 3은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 II-II'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 5는 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 6은 도 5에서 절취선 III-III'으로 자른, 본 발명에 의한 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 7a 내지 7h는, 도 5에서 절취선 III-III'으로 자른, 본 발명에 의한 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들.
도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도.
도 3은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 II-II'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 5는 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 6은 도 5에서 절취선 III-III'으로 자른, 본 발명에 의한 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 7a 내지 7h는, 도 5에서 절취선 III-III'으로 자른, 본 발명에 의한 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
이하, 도 5 및 6을 참조하여, 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판에 대하여 설명한다. 편의상 액정 표시장치의 경우를 중심으로 설명한다. 하지만, 본 발명에 의한 구조를 유기발광 다이오드 표시장치에도 쉽게 적용할 수 있다. 도 5는 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 6은 도 5에서 절취선 III-III'으로 자른, 본 발명에 의한 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 하부 기판(SUB) 위에 유기 절연막(PAC) 및 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다. 이 화소 영역에는 화소 영역 내에서 최대 면적을 갖도록 배치된 화소 전극(PXL)을 구비한다. 유기발광 다이오드 표시장치의 경우 화소 전극(PXL)은 애노드 전극일 수 있다.
박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI)을 사이에 두고 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널 영역(A)을 구비하는 반도체 층(SE)을 포함한다.
특히, 반도체 층(SE)은 금속 산화물 반도체 물질로 형성하는 데, 게이트 전극(G)과 동일한 모양으로 중첩하는 부분이 채널 영역(A)으로 정의된다. 그리고 반도체 층(SE)에서 채널 영역(A)을 제외한 영역을 제외한 부분은 도체화되어 소스 콘택홀(SH)과 드레인 콘택홀(DH)을 통해 각각 소스 전극(S) 및 드레인 전극(D)과 접촉된다. 즉, 반도체 층(SE)은 소스 전극(S)과 접촉하는 소스 영역(SA), 드레인 전극(D)과 접촉하는 드레인 영역(DA), 그리고 소스 영역(SA)과 드레인 영역(DA) 사이에서 게이트 전극(G)과 완전히 중첩하는 채널 영역(A)으로 구분된다.
박막 트랜지스터(T)는 드레인 전극(D)이 화소 전극(PXL)과 연결되어 화소 전극(PXL)을 구동한다. 본 발명에 의한 박막 트랜지스터 기판에서는, 박막 트랜지스터(T)의 드레인 전극(D)은 하나의 콘택홀을 통해 반도체 층(SE)의 드레인 영역(DA)과 화소 전극(PXL)이 동시에 연결된다. 예를 들어, 화소 콘택홀(PH)이 드레인 콘택홀(DH)과 구분되지 않고, 드레인 콘택홀(DH)와 일체형으로 이루어진다.
도 6을 더 참조하여, 본 발명에 의한 탑 게이트 구조를 갖는 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터의 구조를 상세히 설명한다. 기판(SUB) 위에, 차광층(LS)이 먼저 형성되어 있다. 차광층(LS)은 외부에서 채널 영역(A)으로 침투하는 빛을 차단하는 기능을 한다. 차광층(LS) 위에는 버퍼 층(BUF)이 기판(SUB) 전체에 도포되어 있다.
버퍼 층(BUF) 위에서 차광층(LS)이 형성된 영역 부근에 소스-드레인 요소가 먼저 형성되어 있다. 소스-드레인 요소는 데이터 배선(DL), 데이터 패드(DP), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 데이터 배선(DL)은 기판(SUB) 위에서 세로 방향으로 진행한다. 소스 전극(S)은 데이터 배선(DL)에서 분기한다. 드레인 전극(D)은 소스 전극과 일정 거리 이격하여 대향하도록 배치된다. 데이터 패드(DP)는 데이터 배선(DL)의 일측 끝 단부에 배치된다. 특히, 소스-드레인 요소들은 유기 절연막(PAC)에 의해 덮여 있는 구조를 갖는다.
소스 전극(S)과 드레인 전극(D) 사이에는 반도체 층(SE)이 형성되어 있다. 좀 더 상세히 설명하면, 반도체 층(SE)은 소스 전극(S)과 드레인 전극(D)을 덮는 유기 절연막(PAC) 위에서 일측부는 소스 전극(S)의 일부와 중첩하고, 타측부는 드레인 전극(D)의 일부와 중첩하도록 배치되어 있다. 반도체 층(SE) 위에는 게이트 절연막(GI)을 사이에 두고, 반도체 층(SE)의 중앙부인 채널 영역(A)과 중첩하도록 게이트 전극(G)이 형성되어 있다. 또한, 게이트 전극(G)에 연결된 게이트 배선(GL)이 기판(SUB)의 가로 방향으로 진행하도록 배치되어 있다. 게이트 배선(GL)은 유기 절연막(PAC) 및 게이트 절연막(GI)을 사이에 두고 데이터 배선(DL)과 교차한다. 게이트 배선(GL)의 일측 단부에는 게이트 패드(GP)가 배치되어 있다.
게이트 전극(G) 위에는 기판(SUB) 전체를 덮는 보호막(PAS)이 도포되어 있다. 보호막(PAS)을 관통하여 반도체 층(SE)의 소스 영역(SA) 일부를 노출하며, 보호막(PAS) 및 유기 절연막(PAC)을 관통하여 소스 전극(S) 일부를 노출하는 소스 콘택홀(SH)이 형성되어 있다. 또한, 보호막(PAS)을 관통하여 드레인 영역(DA)의 일부를 개방하며, 보호막(PAS) 및 유기 절연막(PAC)을 관통하여 드레인 전극(S) 일부를 노출하는 드레인 콘택홀(SH)이 형성되어 있다. 한편, 보호막(PAS)을 관통하여 게이트 패드(GP)를 노출하는 게이트 패드 콘택홀(GPH), 그리고 보호막(PAS) 및 유기 절연막(PAC)을 관통하여 데이터 패드(DP)를 노출하는 데이터 패드 콘택홀(DPH)이 형성되어 있다.
보호막(PAS) 위에는 소스 콘택홀(SH)을 통해 소스 영역(SA) 일부 및 소스 전극(S) 일부와 동시에 접촉하는 소스 연결 전극(SC)이 형성되어 있다. 또한, 드레인 콘택홀(DH)을 통해 드레인 영역(DA) 일부 및 드레인 전극(D) 일부와 접촉하는 드레인 연결 전극(DC)이 형성되어 있다. 특히, 드레인 연결 전극(DC)은 화소 영역 내부로 연장되어 화소 전극(PXL)을 형성하고 있다. 즉, 드레인 연결 전극(DC)과 화소 전극(PXL)은 한 몸체로 이루어져 있다. 또한, 게이트 패드 콘택홀(GPH)을 통해 게이트 패드(GP)와 접속된 게이트 패드 단자(GPT), 그리고 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 접속된 데이터 패드 단자(DPT)가 형성되어 있다.
만일, 프린지 필드 방식의 액정 표시장치의 경우, 화소 전극(PXL)이 형성된 기판(SUB) 전체 표면 위에 제2 보호막을 도포하고, 제2 보호막 위에 공통 전극을 더 형성할 수 있다. 유기발광 다이오드 표시장치의 경우, 화소 전극(PXL)은 애노드 전극이 된다. 따라서, 뱅크 물질을 도포하고 패턴하여 화소 전극(PXL)에서 발광 영역을 정의하는 뱅크를 형성한 후, 유기발광 층과 캐소드 전극을 연속 도포할 수 있다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판에서는, 소스-드레인 요소가 먼저 형성되고, 그 위에 게이트 요소가 형성되는 탑-게이트 구조를 갖는다. 특히, 소스-드레인 요소는 유기 절연막(PAC)으로 완전히 덮인 구조를 가지고, 게이트 요소는 게이트 절연막(GI)을 하부에 두고 동시에 형성된다. 따라서, 데이터 배선(DL)과 게이트 배선(GL)은 유기 절연막(PAC) 및 게이트 절연막(GI)을 포함하는 이중층 구조의 절연막에 의해 절연된 구조를 갖는다. 그 결과, 데이터 배선(DL)과 게이트 배선(GL) 사이에서의 절연성이 종래 기술에 배해 훨씬 더 향상된다. 따라서, RC 지연문제도 해소되어 양질의 화상 정보를 제공할 수 있다.
이와 같이, 본 발명에 의한 박막 트랜지스터 기판에서는 종래 기술과 동일한 탑 게이트 구조를 가지지만, 중간 절연막을 사용하지 않으면서도, 게이트-데이터 배선 사이의 절연성을 더 향상하는 구조를 갖는다. 이러한 장점이 있음에도, 종래 기술에 비해서 제조 공정이 복잡해 진다면, 제조 공정상의 불이익이 있을 수 있다. 하지만, 본 발명에 의한 박막 트랜지스터 기판의 제조 공정은 종래 기술에 비해 복잡하지 않다. 오히려 더 단순한 제조 공정을 제공할 수 있다.
이하, 도 7a 내지 7h를 참조하여, 본 발명에 의한 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 7a 내지 7h는, 도 5에서 절취선 III-III'으로 자른, 본 발명에 의한 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들이다.
기판(SUB) 위에 불투명하고 차광 성능이 우수한 물질을 도포한다. 차광 물질에는 금속 물질 혹은 반도체 물질을 사용할 수 있다. 제1 마스크 공정으로 차광 물질을 패턴하여 차광층(LS)을 형성한다. 차광층(LS)은 나중에 형성될 박막 트랜지스터(T)가 배치될 영역에 형성하는 것이 바람직하다. (도 7a)
차광층(LS)이 형성된 기판 위에 버퍼 층(BUF), 소스 금속층(SDM) 및 유기 절연 물질을 연속으로 증착한다. 제2 마스크 공정으로 유기 절연 물질을 패턴하여 유기 절연막(PAC)을 형성한다. 유기 절연 물질은 도포된 박막의 상부 표면이 평탄성을 가지며, 광 반응성 물질을 포함하는 것이 바람직하다. 예를 들어, 포토 아크릴(Photo-Acryl)과 같은 물질을 포함할 수 있다. 그럼으로써 제2 마스크 공정에서는 포토레지스트를 사용하지 않고, 유기 절연 물질을 포토레지스트 대용으로 사용할 수 있다. 유기 절연막(PAC)은 나중에 형성될 소스-드레인 요소와 동일한 형상으로 형성하는 것이 바람직하다. 예를 들어, 데이터 배선(DL), 데이터 패드(DP), 소스 전극(S) 및 드레인 전극(D)을 위한 마스크 패턴으로 유기 절연막(PAC)을 패턴한다. (도 7b)
유기 절연막(PAC)을 마스크로 하여 소스 금속층(SDM)을 패턴하여 소스-드레인 요소를 형성한다. 소스-드레인 요소에는 데이터 배선(DL), 데이터 패드(DP), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 여기서, 소스 전극(S)과 드레인 전극(D)은 차광층(LS) 영역 내부에 배치하도록 형성하는 것이 바람직하다. (도 7c)
소스-드레인 요소들을 형성한 직후에는, 유기 절연막(PAC)이 소스-드레인 요소들의 상부 표면 위에 적층된 상태이다. 즉, 소스-드레인 요소들의 식각된 측면이 노출된 상태로 있다. 특히, 소스 금속 물질을 습식 식각법으로 패턴할 경우, 소스-드레인 요소의 식각된 형상은 유기 절연막(PAC)보다 내측으로 과 식각된 형상을 갖는다. 이 상태에서는 다른 요소(예를 들어, 게이트 요소)를 형성하는 과정에서 소스-드레인 요소를 보호하거나 다른 요소와 전기적으로 절연하기 어려울 수 있다. 따라서, 유기 절연막(PAC)에 후속 열처리 혹은 큐어링(curing) 공정을 수행하여 유기 절연막(PAC)의 테두리 부분이 소스-드레인 요소의 식각된 측면을 완전히 덮도록하는 것이 바람직하다. 제2 마스크 공정에서 포토레지스트 대신에 유기 절연 물질을 사용하기 때문에, 포토레지스트를 스트립하는 과정이 필요 없다. (도 7d)
유기 절연막(PAC)으로 완전히 덮인 소스-드레인 요소들이 형성된 기판(SUB) 위에 금속 산화물 반도체 물질을 도포한다. 제2 마스크 공정으로 금속 산화물 반도체 물질을 패턴하여, 반도체 층(SE)을 형성한다. 반도체 층(SE)은 일측변이 유기 절연막(PAC)을 사이에 두고 소스 전극(S)과 중첩하고, 타측변이 유기 절연막(PAC)을 사이에 두고 드레인 전극(D)과 중첩한다. 그리고 소스 전극(S)과 드레인 전극(D) 사이의 버퍼 층(BUF)을 덮는 형상으로 형성된다. (도 7e)
반도체 층(SE)이 형성된 기판(SUB) 전체 표면 위에 게이트 절연 물질과 게이트 금속 물질을 연속으로 도포한다. 제3 마스크 공정으로 게이트 절연 물질과 게이트 금속 물질을 동시에 패턴하여, 게이트 절연막(GI) 및 게이트 요소를 형성한다. 게이트 요소에는 게이트 배선(GL), 게이트 패드(GP) 및 게이트 전극(G)을 포함한다. 게이트 배선(GL)은 기판(SUB)의 가로 방향으로 진행한다. 게이트 배선(GL)은 데이터 배선(DL)과 교차하는 데, 교차부에는 유기 절연막(PAC)과 게이트 절연막(GI)이 중첩되어 개재되어 있다. 게이트 배선(GL)의 일측 단부에는 게이트 패드(GP)가 배치된다. 게이트 전극(G)은 게이트 배선(GL)에서 분기하며, 게이트 절연막(GI)을 사이에 두고 반도체 층(SE)의 중앙 영역과 중첩한다. 게이트 요소를 형성할 때, 반도체 층(SE)의 노출되는 부분은 도체화된다. 따라서, 게이트 전극(G)과 중첩하는 반도체 층(SE)의 중앙부는 채널 영역(A)으로 정의되며, 양측부는 각각 소스 영역(SA) 및 드레인 영역(DA)로 정의된다. (도 7f)
게이트 요소들이 형성된 기판(SUB) 전체 표면 위에 보호막(PAS)을 도포한다. 제4 마스크 공정으로 보호막(PAS) 및/또는 유기 절연막(PAC)을 패턴하여 콘택홀들을 형성한다. 콘택홀들은 소스 콘택홀(SH), 드레인 콘택홀(DH), 게이트 패드 콘택홀(GPH) 및 데이터 패드 콘택홀(DPH)을 포함한다. 소스 콘택홀(SH)은, 보호막(PAS)을 관통하여 소스 영역(SA)의 단부를 개방하며, 동시에 보호막(PAS) 및 유기 절연막(PAC)을 관통하여 소스 전극(S)의 일부를 노출한다. 마찬가지로 드레인 콘택홀(DH)도, 보호막(PAS)을 관통하여 드레인 영역(DA)의 단부를 개방하며, 동시에 보호막(PAS) 및 유기 절연막(PAC)을 관통하여 드레인 전극(D)의 일부를 노출한다. 게이트 패드 콘택홀(GPH)은 보호막(PAS)을 관통하여 게이트 패드(GP)를 노출한다. 그리고 데이터 패드 콘택홀(DPH)은 보호막(PAS) 및 유기 절연막(PAC)을 관통하여 데이터 패드(DP)를 노출한다. (도 7g)
콘택홀들이 형성된 보호막(PAS) 위에 도전 물질을 도포한다. 도전 물질은 투명 도전 물질을 포함할 수 있다. 또는 투명 도전 물질과 불투명 도전 물질을 적층하여 형성할 수도 있다. 제5 마스크 공정으로 도전 물질을 패턴하여, 화소 요소들을 형성한다. 화소 요소들은, 화소 전극(PXL), 소스 연결 단자(SC), 드레인 연결 단자(DC), 게이트 패드 단자(GPT) 및 데이터 패드 단자(DPT)를 포함한다. 소스 연결 단자(SC)는 소스 콘택홀(SH)을 통해 소스 전극(S)과 소스 영역(SA)을 연결한다. 드레인 연결 단자(DC)는 드레인 콘택홀(DH)을 통해 드레인 전극(D)과 드레인 영역(DA)을 연결한다. 화소 전극(PXL)은 드레인 연결 단자(DC)에서 연장되어 화소 영역 내의 대부분 영역을 차지하도록 형성된다. 게이트 패드 단자(GPT)는 게이트 패드 콘택홀(GPH)을 통해 게이트 패드(GP)와 접속되도록 형성된다. 데이터 패드 단자(DPT)는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 접속하도록 형성된다. (도 7h)
이상 본 발명에 의한 평판 표시장치용 박막 트랜지스터를 제조하는 방법은 화소 전극(PXL)을 제조하기까지 5회의 마스크 공정을 사용한다. 이는 지금까지 알려진 제조 공정과 비교해도 복잡하지 않으며, 심지어 제조 공정이 단순하기도 하다. 특히, 게이트 배선과 데이터 배선 사이에 유기 절연막 및 게이트 절연막이 이중으로 개재되어 있어, 단락 문제를 야기하지 않고, 기생 용량의 발생을 억제할 수 있다.
도면으로 나타내지 않았지만, 이후에, 화소 전극(PXL)이 형성된 기판(SUB) 전체 표면 위에 제2 보호막을 도포하고, 제2 보호막 위에 공통 전극을 더 형성하여, 프린지 필드 방식의 액정 표시장치용 박막 트랜지스터 기판을 완성할 수 있다. 또는, 화소 전극(PXL) 위에, 뱅크 물질을 도포하고 패턴하여 화소 전극(PXL)에서 발광 영역을 정의하는 뱅크를 형성한 후, 유기발광 층과 캐소드 전극을 연속 도포함으로써, 유기발광 다이오드 표시장치용 박막 트랜지스터 기판을 완성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터
SUB: 기판
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 (채널) 층
GI: 게이트 절연막 PAS: 보호막
SH: 소스 콘택홀 SA: 소스 영역
DH: 드레인 콘택홀 DA: 드레인 영역
PH: 화소 콘택홀 IL: 중간 절연막
PAS: 보호막 PAC: 유기 절연막
SC: 소스 연결 단자 DC: 드레인 연결 단자
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 (채널) 층
GI: 게이트 절연막 PAS: 보호막
SH: 소스 콘택홀 SA: 소스 영역
DH: 드레인 콘택홀 DA: 드레인 영역
PH: 화소 콘택홀 IL: 중간 절연막
PAS: 보호막 PAC: 유기 절연막
SC: 소스 연결 단자 DC: 드레인 연결 단자
Claims (8)
- 기판 위에 배치된 소스-드레인 요소;
상기 소스-드레인 요소를 덮는 유기 절연막;
상기 유기 절연막 위에서 상기 소스-드레인 요소 사이에 배치된 반도체 층;
상기 반도체 층 및 상기 유기 절연막 위에서 게이트 절연막을 사이에 두고 배치된 게이트 요소;
상기 소스-드레인 요소와 상기 반도체 층을 연결하는 소스-드레인 연결 단자; 그리고
상기 소스-드레인 요소에서 연장된 화소 전극을 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,
상기 게이트 요소를 덮는 보호막을 더 포함하고,
상기 소스-드레인 연결 단자는, 상기 보호막을 관통하여 상기 반도체 층 일부를 노출하며, 상기 보호막 및 상기 유기 절연막을 관통하여 상기 소스-드레인 요소를 노출하는 소스-드레인 콘택홀을 통해 상기 반도체 층과 상기 소스-드레인 요소를 연결하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,
상기 소스-드레인 요소는,
상기 기판의 세로 방향으로 진행하는 데이터 배선;
상기 데이터 배선에서 분기하는 소스 전극; 그리고
상기 소스 전극과 대향하는 드레인 전극을 포함하며,
상기 게이트 요소는,
상기 기판의 가로 방향으로 진행하여, 상기 유기 절연막 및 상기 게이트 절연막을 사이에 두고 상기 데이터 배선과 교차하는 게이트 배선; 그리고
상기 게이트 배선에서 분기하는 게이트 전극을 포함하는 박막 트랜지스터 기판.
- 제 3 항에 있어서,
상기 반도체 층은,
상기 게이트 전극과 중첩하는 채널 영역;
상기 채널 영역에서 상기 소스 전극과 인접하는 측면에 배치된 소스 영역; 그리고
상기 채널 영역에서 상기 드레인 전극과 인접하는 측면에 배치된 드레인 영역을 포함하며,
상기 소스-드레인 연결 단자는,
상기 소스 영역과 상기 소스 전극을 연결하는 소스 연결 단자; 그리고
상기 드레인 영역과 상기 드레인 전극을 연결하는 드레인 연결 단자를 포함하며,
상기 화소 전극은 상기 드레인 연결 단자에서 연장된 박막 트랜지스터 기판.
- 기판 위에서 일정 거리 이격하여 배치된 소스 전극 및 드레인 전극;
상기 소스 전극 및 상기 드레인 전극의 일부를 노출하는 컨택홀을 포함하고, 상기 소스 전극 및 상기 드레인 전극을 덮는 유기 절연막;
상기 유기 절연막 위 및 상기 소스 전극과 상기 드레인 전극 사이에 배치된 반도체 층;
상기 반도체 층 위에서 게이트 절연막을 사이에 두고 배치된 게이트 전극;
상기 유기 절연막의 컨택홀을 통해 상기 소스 전극 또는 상기 드레인 전극과 상기 반도체 층을 연결하는 연결 단자를 포함하는 박막 트랜지스터 기판.
- 제 5 항에 있어서,
상기 유기 절연막과 상기 게이트 절연막을 사이에 두고 배치된 데이터 배선 및 게이트 배선을 더 포함하는 박막 트랜지스터 기판.
- 기판 위에 소스 금속 물질과 유기 절연물질을 순차 도포하고 패턴하여, 유기 절연막으로 완전히 덮인 소스-드레인 요소를 형성하는 단계;
상기 유기 절연막 위에서 상기 소스-드레인 요소의 사이에 배치된 반도체 층을 형성하는 단계;
게이트 절연막을 매개로 상기 반도체 층의 중앙부와 중첩하는 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 상기 기판 위에 보호막을 도포하고, 상기 보호막 및 상기 유기 절연막을 패턴하여 상기 소스-드레인 요소의 일부와 상기 반도체 층의 일부를 노출하는 콘택홀을 형성하는 단계; 그리고
상기 보호막 위에 투명 도전 물질로 상기 콘택홀을 통해 상기 소스-드레인 요소와 상기 반도체 층을 연결하는 연결 단자를 형성하는 단계를 포함하는 박막 트랜지스터 기판 제조 방법.
- 제 7 항에 있어서,
상기 소스-드레인 요소를 형성하는 단계는,
유기 절연 물질을 일정 거리 이격한 소스 전극 및 드레인 전극의 형상으로 패턴하여 유기 절연막을 형성하는 단계;
상기 유기 절연막을 마스크로 상기 소스 금속 물질을 패턴하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계; 그리고
상기 유기 절연막이 상기 소스-드레인 전극을 완전히 덮도록 큐어링하는 단계를 포함하고,
상기 반도체 층을 형성하는 단계는,
상기 반도체 층의 일측부가 상기 유기 절연막을 매개로 상기 소스 전극의 일측부와 중첩하고, 상기 반도체 층의 타측부는 상기 드레인 전극의 일측부와 중첩하도록 형성하며,
상기 콘택홀을 형성하는 단계는,
상기 소스 전극의 일부와 상기 반도체 층의 일측부를 노출하는 소스 콘택홀, 그리고 상기 드레인 전극의 일부와 상기 반도체 층의 타측부를 노출하는 드레인 콘택홀을 형성하며,
상기 연결 단자를 형성하는 단계는,
상기 소스 콘택홀을 통해 상기 소스 전극과 상기 반도체 층을 연결하는 소스 연결 단자, 그리고 상기 드레인 콘택홀을 통해 상기 드레인 전극과 상기 반도체 층을 연결하는 드레인 연결 단자를 형성하며, 동시에 상기 드레인 연결 단자에서 확장된 화소 전극을 더 형성하는 박막 트랜지스터 기판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140157945A KR102278159B1 (ko) | 2014-11-13 | 2014-11-13 | 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140157945A KR102278159B1 (ko) | 2014-11-13 | 2014-11-13 | 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160057526A true KR20160057526A (ko) | 2016-05-24 |
| KR102278159B1 KR102278159B1 (ko) | 2021-07-20 |
Family
ID=56113698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140157945A KR102278159B1 (ko) | 2014-11-13 | 2014-11-13 | 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102278159B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180047607A (ko) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN113658912A (zh) * | 2021-07-09 | 2021-11-16 | 深圳莱宝高科技股份有限公司 | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037838A (ko) * | 1998-12-02 | 2000-07-05 | 윤종용 | 박막 트랜지스터 액정표시장치 및 그의 제조방법 |
| KR20020095543A (ko) * | 2001-06-14 | 2002-12-27 | 삼성전자 주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2011066432A (ja) * | 1999-06-02 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20120043387A (ko) * | 2010-10-26 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| KR20130054653A (ko) * | 2011-11-17 | 2013-05-27 | 엘지디스플레이 주식회사 | 표시장치의 박막 트랜지스터 기판 및 그 제조방법 |
| KR20130136888A (ko) * | 2012-06-05 | 2013-12-13 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
-
2014
- 2014-11-13 KR KR1020140157945A patent/KR102278159B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037838A (ko) * | 1998-12-02 | 2000-07-05 | 윤종용 | 박막 트랜지스터 액정표시장치 및 그의 제조방법 |
| JP2011066432A (ja) * | 1999-06-02 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20020095543A (ko) * | 2001-06-14 | 2002-12-27 | 삼성전자 주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20120043387A (ko) * | 2010-10-26 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| KR20130054653A (ko) * | 2011-11-17 | 2013-05-27 | 엘지디스플레이 주식회사 | 표시장치의 박막 트랜지스터 기판 및 그 제조방법 |
| KR20130136888A (ko) * | 2012-06-05 | 2013-12-13 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180047607A (ko) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN113658912A (zh) * | 2021-07-09 | 2021-11-16 | 深圳莱宝高科技股份有限公司 | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 |
| CN113658912B (zh) * | 2021-07-09 | 2024-04-16 | 深圳莱宝高科技股份有限公司 | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102278159B1 (ko) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101484022B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101451403B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| TWI523205B (zh) | 畫素結構及顯示面板 | |
| KR101957972B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2010032760A (ja) | 表示装置 | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| KR20130024090A (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR20150001177A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20160056487A (ko) | 대면적 투명 유기발광 다이오드 표시장치 | |
| JP2013507771A (ja) | マスク・レベルを削減した金属酸化物ｆｅｔの製造法 | |
| TWI421813B (zh) | Display device and manufacturing method thereof | |
| KR20080010500A (ko) | 표시 기판, 그 제조방법 및 이를 갖는 표시 장치 | |
| CN110890386A (zh) | 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置 | |
| JP6472619B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| US9684216B2 (en) | Pixel structure and fabrication method thereof | |
| KR102278159B1 (ko) | 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20160282656A1 (en) | Array substrate for lcd panel and manufacturing method thereof | |
| US9372370B2 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2011013450A (ja) | 液晶表示装置及びその製造方法 | |
| KR102444782B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| JP5221408B2 (ja) | 表示装置及びその製造方法 | |
| KR100959366B1 (ko) | 씨오티 구조 액정표시장치용 기판 및 그 제조방법 | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |