CN113658912A - 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 - Google Patents

阵列基板制造方法、阵列基板、电子纸器件及其制造方法 Download PDF

Info

Publication number
CN113658912A
CN113658912A CN202110779656.8A CN202110779656A CN113658912A CN 113658912 A CN113658912 A CN 113658912A CN 202110779656 A CN202110779656 A CN 202110779656A CN 113658912 A CN113658912 A CN 113658912A
Authority
CN
China
Prior art keywords
layer
metal
array substrate
contact hole
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110779656.8A
Other languages
English (en)
Other versions
CN113658912B (zh
Inventor
赵约瑟
颜金成
王凯
乔传兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Laibao Hi Tech Co Ltd
Original Assignee
Shenzhen Laibao Hi Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Laibao Hi Tech Co Ltd filed Critical Shenzhen Laibao Hi Tech Co Ltd
Priority to CN202110779656.8A priority Critical patent/CN113658912B/zh
Publication of CN113658912A publication Critical patent/CN113658912A/zh
Application granted granted Critical
Publication of CN113658912B publication Critical patent/CN113658912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示器制造技术领域,提供了一种阵列基板制造方法,包括:提供一基板;在所述基板上制备第一金属层、公共电极层和金属端子;在所述基板上依次制备半导体通道层和绝缘层;在所述绝缘层中蚀刻出第一接触孔,所述第一接触孔用于暴露所述金属端子;在所述绝缘层上制备第二金属层、像素电极层和引线电极层,所述引线电极层通过所述接触孔与所述金属端子相导通。本发明还提供了一种阵列基板、电子纸器件及其制造方法。本发明通过将第一金属层和公共电极层在同一道工序内制备,同时第二金属层和像素电极层在同一道工序内制备,提高了阵列基板的生产效率,降低了生产成本,提高了产品良率。

Description

阵列基板制造方法、阵列基板、电子纸器件及其制造方法
技术领域
本发明涉及显示器制造技术领域,尤其涉及一种阵列基板制造方法、阵列 基板、电子纸器件及其制造方法。
背景技术
随着技术水平的不断发展,TFT LCD(Thin film tranSistor Liquid crystaldisplay,薄膜晶体管液晶显示器)凭借其重量轻、平板化、低功耗、无辐射、 显示品质优良等特点,逐渐成为一种主流的显示器。TFT(Thin film tranSistor, 薄膜晶体管)作为其中的开关器件,主要由栅极、源极、漏极构成,在将可控 制电压加入LCD中的每个像素上时,就能对其起到一个选择性驱动的作用, 从而构成了TFT LCD。
现有的TFT阵列基板通常需要5道工序实现,每一工序表示一次制图形的 闭环生产,即“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循 环,由于完整的生产出阵列基板需要五个制图循环,使得阵列基板的制造过程 牵涉的设备多、工序多、流程长、时间久,不仅导致生产效率较低且产品成本 较高,且也增加了生产过程中需要管控的因素,进而导致产品良率较低。
发明内容
本发明提供了一种阵列基板制造方法、阵列基板、电子纸器件及其制造方 法,目的在于提高阵列基板的生产效率,降低生产成本,提高产品良率。
本申请第一方面的实施例提供了一种阵列基板制造方法,包括:
提供一基板;
在所述基板上制备第一金属层、公共电极层和金属端子,所述第一金属层 包括源极、漏极和资料线,所述金属端子包括第一金属端子和第二金属端子, 所述第一金属端子与所述资料线相导通,所述第二金属端子与所述公共电极层 相导通;
在所述基板上依次制备半导体通道层和绝缘层,所述半导体通道层位于所 述第一金属层上方,所述绝缘层覆盖所述第一金属层、所述半导体通道层、所 述公共电极层和所述金属端子;
在所述绝缘层中蚀刻出第一接触孔、第二接触孔和第三接触孔,所述第一 接触孔用于暴露所述第一金属端子,所述第二接触孔用于暴露所述第二金属端 子,所述第三接触孔用于暴露所述漏极;
在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层,所述 第二金属层包括栅极和扫描线,多条所述扫描线和多条所述资料线交叉设置以 形成多个像素区域,所述像素电极层包括多个分别位于所述像素区域中的像素 电极,所述引线电极层包括第一引线电极和第二引线电极,所述第一引线电极 通过所述第一接触孔与所述第一金属端子相导通,所述第二引线电极通过所述 第二接触孔与所述第二金属端子相导通,所述像素电极通过所述第三接触孔与 相应的所述漏极相导通。
在其中一些实施例中,所述半导体通道层的材质采用a-Si、微晶硅、多晶 硅或IGZO中的一种。
在其中一些实施例中,在所述绝缘层上方同时制备第二金属层、像素电极 层和引线电极层后,在所述阵列基板的表面制作围堰矩阵,所述围堰矩阵覆盖 所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域 裸露。
本申请第二方面的实施例提供了一种阵列基板,包括:
基板;
第一金属层、公共电极层和金属端子,均设于所述基板上且位于同一层, 所述第一金属层包括源极、漏极和资料线,所述金属端子包括第一金属端子和 第二金属端子,所述第一金属端子与所述资料线相导通,所述第二金属端子与 所述公共电极层相导通;
半导体通道层,设于所述第一金属层的上方;
绝缘层,所述绝缘层设置在所述半导体通道层、所述第一金属层、所述公 共电极层和所述金属端子的上方;
第二金属层、像素电极层和引线电极层,设于所述绝缘层上方,且所述半 导体通道层设于所述第二金属层和所述第一金属层之间,所述第二金属层包括 栅极和扫描线,多条所述扫描线和多条所述资料线交叉设置以形成多个像素区 域,所述像素电极层包括多个分别位于所述像素区域中的像素电极,所述引线 电极层包括第一引线电极和第二引线电极;
第一接触孔,所述第一接触孔设置在所述绝缘层中且用于暴露所述第一金 属端子,所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通;
第二接触孔,所述第二接触孔设置在所述绝缘层中且用于暴露所述第二金 属端子,所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通;
第三接触孔,所述第三接触孔设置在所述绝缘层中且用于暴露所述漏极, 所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
在其中一些实施例中,所述第二金属层和所述像素电极层的材质均采用 Mo、Gr、AL及其合金、ITO中的一种或多种。
在其中一些实施例中,所述绝缘层的材质采用SiO2、SiNx、SiONx中的一 种或多种。
在其中一些实施例中,所述阵列基板上还设置有围堰矩阵,所述围堰矩阵 覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的 区域裸露。
本申请第三方面的实施例提供了一种电子纸器件,包括如第二方面所述的 阵列基板以及对向基板,所述对向基板上镀有透明导电膜,所述阵列基板上设 置有围堰矩阵,所述围堰矩阵内设置有电子墨水,所述对向基板与所述阵列基 板贴合在一起,并将所述电子墨水封装在所述围堰矩阵内。
本申请第四方面的实施例提供了一种电子纸器件制造方法,包括:
提供一对向基板和一如第二方面所述的阵列基板,所述对向基板的表面镀 有透明导电膜;
在所述阵列基板的表面制作围堰矩阵;
向所述围堰矩阵中注入电子墨水;
将所述对向基板通过边框胶与所述阵列基板贴合,以将所述电子墨水封装 在所述围堰矩阵内。
在其中一些实施例中,所述围堰矩阵采用绝缘材料制成,所述围堰矩阵覆 盖所述第二金属层和所述引线电极层所在的区域进行并将所述像素电极层所在 的区域裸露。
本发明实施例提供的阵列基板制造方法,有益效果在于:通过将第一金属 层和公共电极层在同一道工序内制备,同时第二金属层和像素电极层在同一道 工序内制备,相对于现有技术节省了一道工序,大幅度提高了阵列基板的生产 效率,降低了生产成本,同时阵列基板产品良率也因生产环节减少而得到提高。
本发明之阵列基板,由于在制造过程中将第一金属层和公共电极层在同一 道工序内制备,同时将第二金属层和像素电极层在同一道工序内制备,提高了 阵列基板的生产效率,降低了生产成本,提高了产品良率。
本发明实施例提供的电子纸器件,其采用的阵列基板在生产过程中通过将 第一金属层和公共电极层在同一道工序内制备,同时将第二金属层和像素电极 层在同一道工序内制备,提高了阵列基板的生产效率,从而提高了电子纸器件 的生产效率,降低了其生产成本。
本发明之电子纸器件制造方法,由于其中的阵列基板在制造过程中将第一 金属层和公共电极层在同一道工序内制备,同时将第二金属层和像素电极层在 同一道工序内制备,使得阵列基板的生产效率显著提高,进而提高了电子纸器 件的生产效率,降低了其生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技 术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅 仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳 动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明其中一个实施例中阵列基板制造方法的流程图;
图2是本发明其中一个实施例中形成源极、漏极、资料线、公共电极层和 金属端子后的阵列基板的结构示意图;
图3是在图2的阵列基板上形成半导体通道层后的阵列基板的结构示意图;
图4是在图3的阵列基板上形成绝缘层、第一接触孔和第三接触孔后的阵 列基板的结构示意图;
图5是在图4的阵列基板上形成栅极、资料线和像素电极层后的阵列基板 的结构示意图;
图6是本发明其中一个实施例中阵列基板的结构示意图;
图7是本发明其中一个实施例中的形成围堰矩阵后的阵列基板的结构示意 图;
图8是在图7的围堰矩阵内填充电子墨水后的阵列基板的结构示意图;
图9是本发明其中一个实施例中对向基板的结构示意图;
图10是本发明其中一个实施例中电子纸器件的结构示意图;
图11是本发明其中一个实施例中电子纸器件制造方法的流程图。
图中标记的含义为:
100、阵列基板;1、基板;2、栅极;3、公共电极层;4、金属端子;5、 绝缘层;6、半导体通道层;7、第一接触孔;70、第二接触孔;71、第三接触 孔;72、第四接触孔;81、源极;82、漏极;9、像素电极层;10、引线电极层; 200、围堰矩阵;300、电子墨水;400、对向基板;410、透明导电膜;500、边 框胶。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图即实 施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅 用以解释本发明,并不用于限定本发明。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可 以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连 接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元 件上。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗 示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、 “第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的 描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为了说明本发明的技术方案,下面结合具体附图及实施例来进行说明。
请参考图1至图6,本申请第一方面的实施例提供了本申请第一方面的实 施例提供了一种阵列基板制造方法,包括:
S10:提供一基板1。
具体的,基板1可以为玻璃基板,或者,基板1为柔性基板,如在玻璃基板上 贴附柔性膜以获得柔性基板。
S20:在基板1上制备第一金属层、公共电极层3和金属端子4,第一金属 层包括源极81、漏极82和资料线DL,金属端子4包括第一金属端子和第二金 属端子,第一金属端子与源极81相导通,第二金属端子与公共电极层3相导通。
具体的,利用第一道光罩,在基板1上制备第一金属层、公共电极层3和 金属端子4。可以理解,采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶” 一个制图形循环来在基板1上制备第一金属层、公共电极层3和金属端子4, 其中,第一金属层、公共电极层3和金属端子4的材料可以是Mo、Gr、AL或 其合金的一种或多种。
可选的,第一金属端子与源极81、资料线DL一体设置,也可以分体设置, 相互之间通过引线连接。
可选的,第二金属端子与公共电极层3一体设置,也可以分体设置,相互 之间通过引线连接。
S30:在基板1上依次制备半导体通道层6和绝缘层5,半导体通道层6位 于第一金属层上方,绝缘层5覆盖半导体通道层6、第一金属层、公共电极层3 和金属端子4。
具体的,利用第二道光罩,在基板1上制备绝缘层5和半导体通道层6。 可以理解,采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形 循环来在基板1上依次制备绝缘层5和半导体通道层6,其中,绝缘层5的材 料可以采用SiO2、SiNx、SiONx中的一种或多种,半导体通道层6的材料可以 采用a-Si、微晶硅、多晶硅或IGZO中的一种。
S40:在绝缘层5中蚀刻出第一接触孔7、第二接触孔70和第三接触孔71, 第一接触孔7用于暴露第一金属端子,第二接触孔70用于暴露第二金属端子, 第三接触孔71用于暴露漏极82。
具体的,利用第三道光罩,在绝缘层5中蚀刻出第一接触孔7、第二接触 孔70和第三接触孔71。可以理解,蚀刻出第一接触孔7、第二接触孔70和第 三接触孔71可以采用曝光、干刻方法,也可是试丝印方法,只要其能制作出第 一接触孔7、第二接触孔70和第三接触孔71,并使得第一接触孔7暴露出第一 金属端子、第二接触孔70暴露出第二金属端子、第三接触孔71暴露出漏极82 即可。
S50:在绝缘层5上方同时制备第二金属层、像素电极层9和引线电极层 10,第二金属层包括栅极2和扫描线GL,多条扫描线GL和多条资料线DL交 叉设置以形成多个像素区域,像素电极层9包括多个分别位于像素区域中的像 素电极,引线电极层9包括第一引线电极和第二引线电极,第一引线电极通过 第一接触孔7与第一金属端子相导通,第二引线电极通过第二接触孔70与第二 金属端子相导通,像素电极通过第三接触孔71与相应的漏极82相导通。
具体的,利用第四道光罩,在绝缘层5上方同时制备第二金属层、像素电 极层9和引线电极层10。可以理解,采用“清洗、沉积、涂布、曝光、显像、 蚀刻和去胶”一个制图形循环来在绝缘层5上制备第二金属层、像素电极层9 和引线电极层10,第二金属层、像素电极层9和引线电极层10的材料可以是 ITO,也可以是Mo、Gr、AL、或其合金的一种或多种等反射率较高的材料。
本发明实施例提供的阵列基板100制造方法,通过将第一金属层和公共电 极层3在同一道工序内制备,同时将第二金属层和像素电极层9在同一道工序 内制备,相对于现有技术节省了一道工序,大幅度提高了阵列基板100的生产 效率,降低了生产成本,同时阵列基板100产品良率也因生产环节减少而得到 提高。实际生产中,采用本实施例中的技术方案后,阵列基板100的整个生产 流程缩短了20%以上,生产效率提升25%,不良率相应的因工序减少20%理论 上相应的减少20%,创造了较好的经济效益。
本发明中的阵列基板100适用广泛,可以适用于点阵式EPD显示屏也可以 适用全反射式LCD显示屏,亦可以应用于AMOLED显示屏。
请参考图6和图7,在其中一些实施例中,在绝缘层5上方同时制备第二 金属层、像素电极层9和引线电极层10后,在阵列基板100的表面制作围堰矩 阵200,围堰矩阵200覆盖第二金属层和引线电极层10所在的区域并将像素电 极层9所在的区域裸露。
可选的,围堰矩阵200配置为多个围框,围框内收容电子墨水300,围框 的框边覆盖第二金属层和引线电极层10和引线电极层10所在的区域。
通过采用上述方案,在制作围堰矩阵200的同时覆盖第二金属层和引线电 极层10所在的区域,节省工序,大幅度提高了阵列基板100的生产效率,降低 了生产成本,同时阵列基板100产品良率也因生产环节减少而得到提高。
请参考图6和图7,本申请第二方面的实施例提供了一种阵列基板100,包 括基板1、第一金属层、公共电极层3、金属端子4、绝缘层5、半导体通道层 6、第二金属层、像素电极层9、引线电极层10、第一接触孔7、第二接触孔70 和第三接触孔71。
基板1可以为玻璃基板1,或者,基板1为柔性基板,如在玻璃基板上贴 附柔性膜以获得柔性基板。
第一金属层、公共电极层3和金属端子4均设于基板1上且位于同一层, 第一金属层包括源极81、漏极82和资料线DL,金属端子4包括第一金属端子 和第二金属端子,第一金属端子与源极81相导通,第二金属端子与公共电极层 3相导通。
具体的,第一金属层、公共电极层3和金属端子4采用一道光罩制备。可 以理解,采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循 环来在基板1上制备第一金属层、公共电极层3和金属端子4,其中,第一金 属层、公共电极层3和金属端子4的材料可以是Mo、Gr、AL或其合金的一种 或多种。
可选的,第一金属端子与源极81、资料线DL一体设置,第二金属端子与 公共电极层3一体设置。
半导体通道层6设于第一金属层上方,绝缘层5设置在第一金属层、半导 体通道层6、公共电极层3和金属端子4的上方。
具体的,绝缘层5和半导体通道层6利用同一道光罩制备。可以理解,采 用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在基板 1上制备绝缘层5和半导体通道层6,其中,绝缘层5的材料可以采用SiO2、 SiNx、SiONx中的一种或多种,半导体通道层6的材料可以采用a-Si、微晶硅、 多晶硅或IGZO中的一种。
第二金属层、像素电极层9和引线电极层10均设于绝缘层5上方,且半导 体通道层6设于第二金属层和第一金属层之间,第二金属层包括栅极2和扫描 线GL,多条扫描线GL和多条资料线DL交叉设置以形成多个像素区域,像素 电极层9包括多个分别位于像素区域中的像素电极,引线电极层9包括第一引 线电极和第二引线电极。
具体的,第二金属层、像素电极层9和引线电极层10利用同一道光罩制备。 可以理解,采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形 循环来在绝缘层5上制备第二金属层、像素电极层9和引线电极层10,第二金 属层、像素电极层9和引线电极层10的材料可以是ITO,也可以是Mo、Gr、 AL、或其合金的一种或多种等反射率较高的材料。
第一接触孔7、第二接触孔70和第三接触孔71均设置在绝缘层5中,第 一接触孔7用于暴露第一金属端子,第二接触孔70用于暴露第二金属端子,第 三接触孔71用于暴露漏极82,第一引线电极通过第一接触孔7与第一金属端 子相导通,第二引线电极通过第二接触孔70与第二金属端子相导通,像素电极 通过第三接触孔71与相应的漏极82相导通。
具体的,利用同一道光罩在绝缘层5中蚀刻出第一接触孔7、第二接触孔 70和第三接触孔71。可以理解,蚀刻出第一接触孔7、第二接触孔70和第三 接触孔71可以采用曝光、干刻方法,也可是试丝印方法,只要其能制作出第一 接触孔7、第二接触孔70和第三接触孔71,并使得第一接触孔7暴露出第一金 属端子、第二接触孔70暴露出第二金属端子、第三接触孔71暴露出漏极82 即可。
可选的,金属端子4还包括第三金属端子,第三金属端子与第一金属端子、 第二金属端子均不导通,阵列基板100还包括第四接触孔72,第四接触孔72 设置在绝缘层5中且用于暴露第三金属端子,扫描线GL通过第四接触孔72与 第三金属端子相导通。
通过采用上述方案,可以将扫描线GL的引线通过绝缘层5下方的第三金 属端子引出,既减少了后续其对电子墨水的影响,也使得扫描线GL、资料线 DL和公共电极层均通过同一层的引线引出,减少了三者的引线所占的面积。
请参考图6和图7,在其中一些实施例中,阵列基板100上还设置有围堰 矩阵200,围堰矩阵200覆盖第二金属层和引线电极层10所在的区域并将像素 电极层9所在的区域裸露。
可选的,围堰矩阵200配置为多个围框,围框内收容电子墨水300,围框 的框边覆盖第二金属层和引线电极层10和引线电极层10所在的区域。
通过采用上述方案,在制作围堰矩阵200的同时覆盖第二金属层和引线电 极层10所在的区域,节省工序,大幅度提高了阵列基板100的生产效率,降低 了生产成本,同时阵列基板100产品良率也因生产环节减少而得到提高。
请参考图11,本申请第三方面的实施例提供了一种电子纸器件,包括如第 二方面的阵列基板100以及对向基板400,对向基板400上镀有透明导电膜410, 阵列基板上设置有围堰矩阵200,围堰矩阵200内设置有电子墨水300,对向基 板400与阵列基板100贴合在一起,并将电子墨水300封装在围堰矩阵200内, 透明导电膜410可为ITO,用于与阵列基板100上的像素电极共同驱动电子墨 水300。
本发明实施例提供的电子纸器件,其采用的阵列基板100在生产过程中通 过将第一金属层和公共电极层在同一道工序内制备,同时将第二金属层和像素 电极层在同一道工序内制备,提高了阵列基板100的生产效率,从而提高了电 子纸器件的生产效率,降低了其生产成本。
请参考图7至图11,本申请第四方面的实施例提供了一种电子纸器件制造 方法,包括:
S100:提供一对向基板400和一如第二方面的阵列基板100,对向基板400 的表面镀有透明导电膜410。
具体的,阵列基板100为经过烘烤炉烘烤后的阵列基板100,透明导电膜 410用于后续对电子墨水300进行导电。
S200:在阵列基板的表面制作围堰矩阵。
具体的,围堰矩阵200为绝缘材料,如OC胶、水胶等有机材料或SiO2、SiNx、SiONx中的一种或多种无机材料,可选的,在阵列基板100上通过涂布、 曝光、显像和去胶工序制作围堰矩阵200。
S300:向围堰矩阵中注入电子墨水。
具体的,电子墨水300可以是黑白电子墨水,也可以是彩色电子墨水,具 体根据其实际需要的显示效果来确定。
S400:将对向基板通过边框胶500与阵列基板贴合,以将电子墨水封装在 围堰矩阵内。
具体的,现在阵列基板100或者对向基板400上通过过丝印或画框胶的方 式涂布边框胶500,再将对向基板400与阵列基板100的贴合,以将电子墨水 300封装在围堰矩阵200内。
本发明之电子纸器件制造方法,由于其中的阵列基板在制造过程中将第一 金属层和公共电极层在同一道工序内制备,同时将第二金属层和像素电极层在 同一道工序内制备,使得阵列基板的生产效率显著提高,进而提高了电子纸器 件的生产效率,降低了其生产成本。
请参考图6和图7,在其中一些实施例中,围堰矩阵200采用绝缘材料制 成,围堰矩阵200覆盖第二金属层和引线电极层所在的区域进行并将像素电极 层所在的区域裸露。
可选的,围堰矩阵200配置为多个围框,围框内收容电子墨水300,围框 的框边覆盖第二金属层、引线电极层10和引线电极层10所在的区域。围框可 为矩形框,但不限于此。
通过采用上述方案,不仅在制作围堰矩阵200的同时覆盖第二金属层和引 线电极层10所在的区域,节省工序,大幅度提高了阵列基板100的生产效率, 降低了生产成本,同时阵列基板100产品良率也因生产环节减少而得到提高, 而且避免了引线电极层上的电场对电子墨水300的感应影响,而将像素电极层 9所在的区域裸露,增强了像素电极层9的电场对电子墨水300的感应,使得 电子纸器件的显示更清晰、更细腻。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述 实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然 可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进 行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各 实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板制造方法,其特征在于,包括:
提供一基板;
在所述基板上制备第一金属层、公共电极层和金属端子,所述第一金属层包括源极、漏极和资料线,所述金属端子包括第一金属端子和第二金属端子,所述第一金属端子与所述资料线相导通,所述第二金属端子与所述公共电极层相导通;
在所述基板上依次制备半导体通道层和绝缘层,所述半导体通道层位于所述第一金属层上方,所述绝缘层覆盖所述第一金属层、所述半导体通道层、所述公共电极层和所述金属端子;
在所述绝缘层中蚀刻出第一接触孔、第二接触孔和第三接触孔,所述第一接触孔用于暴露所述第一金属端子,所述第二接触孔用于暴露所述第二金属端子,所述第三接触孔用于暴露所述漏极;
在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层,所述第二金属层包括栅极和扫描线,多条所述扫描线和多条所述资料线交叉设置以形成多个像素区域,所述像素电极层包括多个分别位于所述像素区域中的像素电极,所述引线电极层包括第一引线电极和第二引线电极,所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通,所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通,所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
2.根据权利要求1所述的阵列基板制造方法,其特征在于,所述半导体通道层的材质采用a-Si、微晶硅、多晶硅或IGZO中的一种。
3.根据权利要求1所述的阵列基板制造方法,其特征在于,在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层后,在所述阵列基板的表面制作围堰矩阵,所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域裸露。
4.一种阵列基板,其特征在于,包括:
基板;
第一金属层、公共电极层和金属端子,均设于所述基板上且位于同一层,所述第一金属层包括源极、漏极和资料线,所述金属端子包括第一金属端子和第二金属端子,所述第一金属端子与所述资料线相导通,所述第二金属端子与所述公共电极层相导通;
半导体通道层,设于所述第一金属层的上方;
绝缘层,所述绝缘层设置在所述半导体通道层、所述第一金属层、所述公共电极层和所述金属端子的上方;
第二金属层、像素电极层和引线电极层,设于所述绝缘层上方,且所述半导体通道层设于所述第二金属层和所述第一金属层之间,所述第二金属层包括栅极和扫描线,多条所述扫描线和多条所述资料线交叉设置以形成多个像素区域,所述像素电极层包括多个分别位于所述像素区域中的像素电极,所述引线电极层包括第一引线电极和第二引线电极;
第一接触孔,所述第一接触孔设置在所述绝缘层中且用于暴露所述第一金属端子,所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通;
第二接触孔,所述第二接触孔设置在所述绝缘层中且用于暴露所述第二金属端子,所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通;
第三接触孔,所述第三接触孔设置在所述绝缘层中且用于暴露所述漏极,所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
5.根据权利要求4所述的阵列基板,其特征在于,所述第二金属层和所述像素电极层的材质均采用Mo、Gr、AL及其合金、ITO中的一种或多种。
6.根据权利要求4所述的阵列基板,其特征在于,所述绝缘层的材质采用SiO2、SiNx、SiONx中的一种或多种。
7.根据权利要求4所述的阵列基板,其特征在于,所述阵列基板上还设置有围堰矩阵,所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域裸露。
8.一种电子纸器件,其特征在于,包括如权利要求4-7任意一项所述的阵列基板以及对向基板,所述对向基板上镀有透明导电膜,所述阵列基板上设置有围堰矩阵,所述围堰矩阵内设置有电子墨水,所述对向基板与所述阵列基板贴合在一起,并将所述电子墨水封装在所述围堰矩阵内。
9.一种电子纸器件制造方法,其特征在于,包括:
提供一对向基板和一如权利要求4-7任意一项所述的阵列基板,所述对向基板的表面镀有透明导电膜;
在所述阵列基板的表面制作围堰矩阵;
向所述围堰矩阵中注入电子墨水;
将所述对向基板通过边框胶与所述阵列基板贴合,以将所述电子墨水封装在所述围堰矩阵内。
10.根据权利要求9所述的电子纸器件制造方法,其特征在于,所述围堰矩阵采用绝缘材料制成,所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域进行并将所述像素电极层所在的区域裸露。
CN202110779656.8A 2021-07-09 2021-07-09 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 Active CN113658912B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110779656.8A CN113658912B (zh) 2021-07-09 2021-07-09 阵列基板制造方法、阵列基板、电子纸器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110779656.8A CN113658912B (zh) 2021-07-09 2021-07-09 阵列基板制造方法、阵列基板、电子纸器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113658912A true CN113658912A (zh) 2021-11-16
CN113658912B CN113658912B (zh) 2024-04-16

Family

ID=78477301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110779656.8A Active CN113658912B (zh) 2021-07-09 2021-07-09 阵列基板制造方法、阵列基板、电子纸器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113658912B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008102255A (ja) * 2006-10-18 2008-05-01 Bridgestone Corp ブラックマトリックスカラーフィルター付きパネル基板の製造方法、ブラックマトリックスカラーフィルター付きパネル基板および情報表示用パネル
CN102646630A (zh) * 2011-10-11 2012-08-22 京东方科技集团股份有限公司 一种tft-lcd阵列基板构造及其制造方法
KR20130067824A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
US20140184974A1 (en) * 2012-12-31 2014-07-03 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN104916649A (zh) * 2015-06-16 2015-09-16 深圳市华星光电技术有限公司 阵列基板及其制造方法
US20150311232A1 (en) * 2013-08-30 2015-10-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display device
CN105336684A (zh) * 2015-10-22 2016-02-17 京东方科技集团股份有限公司 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板
KR20160057526A (ko) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN111180471A (zh) * 2020-03-02 2020-05-19 南京中电熊猫平板显示科技有限公司 阵列基板及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008102255A (ja) * 2006-10-18 2008-05-01 Bridgestone Corp ブラックマトリックスカラーフィルター付きパネル基板の製造方法、ブラックマトリックスカラーフィルター付きパネル基板および情報表示用パネル
CN102646630A (zh) * 2011-10-11 2012-08-22 京东方科技集团股份有限公司 一种tft-lcd阵列基板构造及其制造方法
KR20130067824A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
US20140184974A1 (en) * 2012-12-31 2014-07-03 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US20150311232A1 (en) * 2013-08-30 2015-10-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display device
KR20160057526A (ko) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN104916649A (zh) * 2015-06-16 2015-09-16 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN105336684A (zh) * 2015-10-22 2016-02-17 京东方科技集团股份有限公司 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板
CN111180471A (zh) * 2020-03-02 2020-05-19 南京中电熊猫平板显示科技有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
CN113658912B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US7115913B2 (en) Array substrate used for a display device and a method of making the same
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
WO2017008370A1 (zh) 阵列彩膜集成式液晶显示面板的制作方法及其结构
EP2975642B1 (en) Array substrate and manufacturing method thereof, and display apparatus
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
KR100968339B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100530644B1 (ko) 전기 광학 장치와 그 제조 방법 및 전자 기기
TWI788749B (zh) 顯示面板及其製備方法、顯示裝置及拼接顯示裝置
CN104835420A (zh) 显示装置及其制造方法
CN103091912B (zh) 阵列基板与具有该阵列基板的液晶面板及其制造方法
US8698148B2 (en) Display devices and fabrication methods thereof
CN113658912B (zh) 阵列基板制造方法、阵列基板、电子纸器件及其制造方法
CN113658913B (zh) 阵列基板制造方法、阵列基板、电子纸器件及其制造方法
CN113658913A (zh) 阵列基板制造方法、阵列基板、电子纸器件及其制造方法
KR100963032B1 (ko) 히터용 공통전극을 구비한 액정표시장치 및 그 제조방법
CN1648749A (zh) 液晶显示装置及其制造方法
KR101048983B1 (ko) 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
KR100867471B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100769185B1 (ko) 액정표시소자 및 그 제조방법
CN102023427B (zh) Tft-lcd阵列基板及其制造和驱动方法
CN114911092B (zh) 显示面板及其制作方法、显示装置
CN107664890B (zh) 柔性阵列基板及其制备方法
CN108363252A (zh) 液晶显示装置及tft阵列基板的制造方法
KR100705629B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR20090061469A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant