CN113658912B - 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 - Google Patents
阵列基板制造方法、阵列基板、电子纸器件及其制造方法 Download PDFInfo
- Publication number
- CN113658912B CN113658912B CN202110779656.8A CN202110779656A CN113658912B CN 113658912 B CN113658912 B CN 113658912B CN 202110779656 A CN202110779656 A CN 202110779656A CN 113658912 B CN113658912 B CN 113658912B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- array substrate
- contact hole
- metal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 151
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 183
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims description 45
- 238000004891 communication Methods 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000010408 film Substances 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Abstract
本发明涉及显示器制造技术领域，提供了一种阵列基板制造方法，包括：提供一基板；在所述基板上制备第一金属层、公共电极层和金属端子；在所述基板上依次制备半导体通道层和绝缘层；在所述绝缘层中蚀刻出第一接触孔，所述第一接触孔用于暴露所述金属端子；在所述绝缘层上制备第二金属层、像素电极层和引线电极层，所述引线电极层通过所述接触孔与所述金属端子相导通。本发明还提供了一种阵列基板、电子纸器件及其制造方法。本发明通过将第一金属层和公共电极层在同一道工序内制备，同时第二金属层和像素电极层在同一道工序内制备，提高了阵列基板的生产效率，降低了生产成本，提高了产品良率。
Description
技术领域
本发明涉及显示器制造技术领域，尤其涉及一种阵列基板制造方法、阵列基板、电子纸器件及其制造方法。
背景技术
随着技术水平的不断发展，TFT LCD(Thin film tranSistor Liquid crystaldisplay，薄膜晶体管液晶显示器)凭借其重量轻、平板化、低功耗、无辐射、显示品质优良等特点，逐渐成为一种主流的显示器。TFT(Thin film tranSistor，薄膜晶体管)作为其中的开关器件，主要由栅极、源极、漏极构成，在将可控制电压加入LCD中的每个像素上时，就能对其起到一个选择性驱动的作用，从而构成了TFT LCD。
现有的TFT阵列基板通常需要5道工序实现，每一工序表示一次制图形的闭环生产，即“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环，由于完整的生产出阵列基板需要五个制图循环，使得阵列基板的制造过程牵涉的设备多、工序多、流程长、时间久，不仅导致生产效率较低且产品成本较高，且也增加了生产过程中需要管控的因素，进而导致产品良率较低。
发明内容
本发明提供了一种阵列基板制造方法、阵列基板、电子纸器件及其制造方法，目的在于提高阵列基板的生产效率，降低生产成本，提高产品良率。
本申请第一方面的实施例提供了一种阵列基板制造方法，包括：
提供一基板；
在所述基板上制备第一金属层、公共电极层和金属端子，所述第一金属层包括源极、漏极和资料线，所述金属端子包括第一金属端子和第二金属端子，所述第一金属端子与所述资料线相导通，所述第二金属端子与所述公共电极层相导通；
在所述基板上依次制备半导体通道层和绝缘层，所述半导体通道层位于所述第一金属层上方，所述绝缘层覆盖所述第一金属层、所述半导体通道层、所述公共电极层和所述金属端子；
在所述绝缘层中蚀刻出第一接触孔、第二接触孔和第三接触孔，所述第一接触孔用于暴露所述第一金属端子，所述第二接触孔用于暴露所述第二金属端子，所述第三接触孔用于暴露所述漏极；
在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层，所述第二金属层包括栅极和扫描线，多条所述扫描线和多条所述资料线交叉设置以形成多个像素区域，所述像素电极层包括多个分别位于所述像素区域中的像素电极，所述引线电极层包括第一引线电极和第二引线电极，所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通，所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通，所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
在其中一些实施例中，所述半导体通道层的材质采用a-Si、微晶硅、多晶硅或IGZO中的一种。
在其中一些实施例中，在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层后，在所述阵列基板的表面制作围堰矩阵，所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域裸露。
本申请第二方面的实施例提供了一种阵列基板，包括：
基板；
第一金属层、公共电极层和金属端子，均设于所述基板上且位于同一层，所述第一金属层包括源极、漏极和资料线，所述金属端子包括第一金属端子和第二金属端子，所述第一金属端子与所述资料线相导通，所述第二金属端子与所述公共电极层相导通；
半导体通道层，设于所述第一金属层的上方；
绝缘层，所述绝缘层设置在所述半导体通道层、所述第一金属层、所述公共电极层和所述金属端子的上方；
第二金属层、像素电极层和引线电极层，设于所述绝缘层上方，且所述半导体通道层设于所述第二金属层和所述第一金属层之间，所述第二金属层包括栅极和扫描线，多条所述扫描线和多条所述资料线交叉设置以形成多个像素区域，所述像素电极层包括多个分别位于所述像素区域中的像素电极，所述引线电极层包括第一引线电极和第二引线电极；
第一接触孔，所述第一接触孔设置在所述绝缘层中且用于暴露所述第一金属端子，所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通；
第二接触孔，所述第二接触孔设置在所述绝缘层中且用于暴露所述第二金属端子，所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通；
第三接触孔，所述第三接触孔设置在所述绝缘层中且用于暴露所述漏极，所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
在其中一些实施例中，所述第二金属层和所述像素电极层的材质均采用Mo、Gr、AL及其合金、ITO中的一种或多种。
在其中一些实施例中，所述绝缘层的材质采用SiO2、SiNx、SiONx中的一种或多种。
在其中一些实施例中，所述阵列基板上还设置有围堰矩阵，所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域裸露。
本申请第三方面的实施例提供了一种电子纸器件，包括如第二方面所述的阵列基板以及对向基板，所述对向基板上镀有透明导电膜，所述阵列基板上设置有围堰矩阵，所述围堰矩阵内设置有电子墨水，所述对向基板与所述阵列基板贴合在一起，并将所述电子墨水封装在所述围堰矩阵内。
本申请第四方面的实施例提供了一种电子纸器件制造方法，包括：
提供一对向基板和一如第二方面所述的阵列基板，所述对向基板的表面镀有透明导电膜；
在所述阵列基板的表面制作围堰矩阵；
向所述围堰矩阵中注入电子墨水；
将所述对向基板通过边框胶与所述阵列基板贴合，以将所述电子墨水封装在所述围堰矩阵内。
在其中一些实施例中，所述围堰矩阵采用绝缘材料制成，所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域进行并将所述像素电极层所在的区域裸露。
本发明实施例提供的阵列基板制造方法，有益效果在于：通过将第一金属层和公共电极层在同一道工序内制备，同时第二金属层和像素电极层在同一道工序内制备，相对于现有技术节省了一道工序，大幅度提高了阵列基板的生产效率，降低了生产成本，同时阵列基板产品良率也因生产环节减少而得到提高。
本发明之阵列基板，由于在制造过程中将第一金属层和公共电极层在同一道工序内制备，同时将第二金属层和像素电极层在同一道工序内制备，提高了阵列基板的生产效率，降低了生产成本，提高了产品良率。
本发明实施例提供的电子纸器件，其采用的阵列基板在生产过程中通过将第一金属层和公共电极层在同一道工序内制备，同时将第二金属层和像素电极层在同一道工序内制备，提高了阵列基板的生产效率，从而提高了电子纸器件的生产效率，降低了其生产成本。
本发明之电子纸器件制造方法，由于其中的阵列基板在制造过程中将第一金属层和公共电极层在同一道工序内制备，同时将第二金属层和像素电极层在同一道工序内制备，使得阵列基板的生产效率显著提高，进而提高了电子纸器件的生产效率，降低了其生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明其中一个实施例中阵列基板制造方法的流程图；
图2是本发明其中一个实施例中形成源极、漏极、资料线、公共电极层和金属端子后的阵列基板的结构示意图；
图3是在图2的阵列基板上形成半导体通道层后的阵列基板的结构示意图；
图4是在图3的阵列基板上形成绝缘层、第一接触孔和第三接触孔后的阵列基板的结构示意图；
图5是在图4的阵列基板上形成栅极、资料线和像素电极层后的阵列基板的结构示意图；
图6是本发明其中一个实施例中阵列基板的结构示意图；
图7是本发明其中一个实施例中的形成围堰矩阵后的阵列基板的结构示意图；
图8是在图7的围堰矩阵内填充电子墨水后的阵列基板的结构示意图；
图9是本发明其中一个实施例中对向基板的结构示意图；
图10是本发明其中一个实施例中电子纸器件的结构示意图；
图11是本发明其中一个实施例中电子纸器件制造方法的流程图。
图中标记的含义为：
100、阵列基板；1、基板；2、栅极；3、公共电极层；4、金属端子；5、绝缘层；6、半导体通道层；7、第一接触孔；70、第二接触孔；71、第三接触孔；72、第四接触孔；81、源极；82、漏极；9、像素电极层；10、引线电极层；200、围堰矩阵；300、电子墨水；400、对向基板；410、透明导电膜；500、边框胶。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图即实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了说明本发明的技术方案，下面结合具体附图及实施例来进行说明。
请参考图1至图6，本申请第一方面的实施例提供了本申请第一方面的实施例提供了一种阵列基板制造方法，包括：
S10：提供一基板1。
具体的，基板1可以为玻璃基板，或者，基板1为柔性基板，如在玻璃基板上贴附柔性膜以获得柔性基板。
S20：在基板1上制备第一金属层、公共电极层3和金属端子4，第一金属层包括源极81、漏极82和资料线DL，金属端子4包括第一金属端子和第二金属端子，第一金属端子与源极81相导通，第二金属端子与公共电极层3相导通。
具体的，利用第一道光罩，在基板1上制备第一金属层、公共电极层3和金属端子4。可以理解，采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在基板1上制备第一金属层、公共电极层3和金属端子4，其中，第一金属层、公共电极层3和金属端子4的材料可以是Mo、Gr、AL或其合金的一种或多种。
可选的，第一金属端子与源极81、资料线DL一体设置，也可以分体设置，相互之间通过引线连接。
可选的，第二金属端子与公共电极层3一体设置，也可以分体设置，相互之间通过引线连接。
S30：在基板1上依次制备半导体通道层6和绝缘层5，半导体通道层6位于第一金属层上方，绝缘层5覆盖半导体通道层6、第一金属层、公共电极层3和金属端子4。
具体的，利用第二道光罩，在基板1上制备绝缘层5和半导体通道层6。可以理解，采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在基板1上依次制备绝缘层5和半导体通道层6，其中，绝缘层5的材料可以采用SiO2、SiNx、SiONx中的一种或多种，半导体通道层6的材料可以采用a-Si、微晶硅、多晶硅或IGZO中的一种。
S40：在绝缘层5中蚀刻出第一接触孔7、第二接触孔70和第三接触孔71，第一接触孔7用于暴露第一金属端子，第二接触孔70用于暴露第二金属端子，第三接触孔71用于暴露漏极82。
具体的，利用第三道光罩，在绝缘层5中蚀刻出第一接触孔7、第二接触孔70和第三接触孔71。可以理解，蚀刻出第一接触孔7、第二接触孔70和第三接触孔71可以采用曝光、干刻方法，也可是试丝印方法，只要其能制作出第一接触孔7、第二接触孔70和第三接触孔71，并使得第一接触孔7暴露出第一金属端子、第二接触孔70暴露出第二金属端子、第三接触孔71暴露出漏极82即可。
S50：在绝缘层5上方同时制备第二金属层、像素电极层9和引线电极层10，第二金属层包括栅极2和扫描线GL，多条扫描线GL和多条资料线DL交叉设置以形成多个像素区域，像素电极层9包括多个分别位于像素区域中的像素电极，引线电极层9包括第一引线电极和第二引线电极，第一引线电极通过第一接触孔7与第一金属端子相导通，第二引线电极通过第二接触孔70与第二金属端子相导通，像素电极通过第三接触孔71与相应的漏极82相导通。
具体的，利用第四道光罩，在绝缘层5上方同时制备第二金属层、像素电极层9和引线电极层10。可以理解，采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在绝缘层5上制备第二金属层、像素电极层9和引线电极层10，第二金属层、像素电极层9和引线电极层10的材料可以是ITO，也可以是Mo、Gr、AL、或其合金的一种或多种等反射率较高的材料。
本发明实施例提供的阵列基板100制造方法，通过将第一金属层和公共电极层3在同一道工序内制备，同时将第二金属层和像素电极层9在同一道工序内制备，相对于现有技术节省了一道工序，大幅度提高了阵列基板100的生产效率，降低了生产成本，同时阵列基板100产品良率也因生产环节减少而得到提高。实际生产中，采用本实施例中的技术方案后，阵列基板100的整个生产流程缩短了20％以上，生产效率提升25％，不良率相应的因工序减少20％理论上相应的减少20％，创造了较好的经济效益。
本发明中的阵列基板100适用广泛，可以适用于点阵式EPD显示屏也可以适用全反射式LCD显示屏，亦可以应用于AMOLED显示屏。
请参考图6和图7，在其中一些实施例中，在绝缘层5上方同时制备第二金属层、像素电极层9和引线电极层10后，在阵列基板100的表面制作围堰矩阵200，围堰矩阵200覆盖第二金属层和引线电极层10所在的区域并将像素电极层9所在的区域裸露。
可选的，围堰矩阵200配置为多个围框，围框内收容电子墨水300，围框的框边覆盖第二金属层和引线电极层10和引线电极层10所在的区域。
通过采用上述方案，在制作围堰矩阵200的同时覆盖第二金属层和引线电极层10所在的区域，节省工序，大幅度提高了阵列基板100的生产效率，降低了生产成本，同时阵列基板100产品良率也因生产环节减少而得到提高。
请参考图6和图7，本申请第二方面的实施例提供了一种阵列基板100，包括基板1、第一金属层、公共电极层3、金属端子4、绝缘层5、半导体通道层6、第二金属层、像素电极层9、引线电极层10、第一接触孔7、第二接触孔70和第三接触孔71。
基板1可以为玻璃基板1，或者，基板1为柔性基板，如在玻璃基板上贴附柔性膜以获得柔性基板。
第一金属层、公共电极层3和金属端子4均设于基板1上且位于同一层，第一金属层包括源极81、漏极82和资料线DL，金属端子4包括第一金属端子和第二金属端子，第一金属端子与源极81相导通，第二金属端子与公共电极层3相导通。
具体的，第一金属层、公共电极层3和金属端子4采用一道光罩制备。可以理解，采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在基板1上制备第一金属层、公共电极层3和金属端子4，其中，第一金属层、公共电极层3和金属端子4的材料可以是Mo、Gr、AL或其合金的一种或多种。
可选的，第一金属端子与源极81、资料线DL一体设置，第二金属端子与公共电极层3一体设置。
半导体通道层6设于第一金属层上方，绝缘层5设置在第一金属层、半导体通道层6、公共电极层3和金属端子4的上方。
具体的，绝缘层5和半导体通道层6利用同一道光罩制备。可以理解，采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在基板1上制备绝缘层5和半导体通道层6，其中，绝缘层5的材料可以采用SiO2、SiNx、SiONx中的一种或多种，半导体通道层6的材料可以采用a-Si、微晶硅、多晶硅或IGZO中的一种。
第二金属层、像素电极层9和引线电极层10均设于绝缘层5上方，且半导体通道层6设于第二金属层和第一金属层之间，第二金属层包括栅极2和扫描线GL，多条扫描线GL和多条资料线DL交叉设置以形成多个像素区域，像素电极层9包括多个分别位于像素区域中的像素电极，引线电极层9包括第一引线电极和第二引线电极。
具体的，第二金属层、像素电极层9和引线电极层10利用同一道光罩制备。可以理解，采用“清洗、沉积、涂布、曝光、显像、蚀刻和去胶”一个制图形循环来在绝缘层5上制备第二金属层、像素电极层9和引线电极层10，第二金属层、像素电极层9和引线电极层10的材料可以是ITO，也可以是Mo、Gr、AL、或其合金的一种或多种等反射率较高的材料。
第一接触孔7、第二接触孔70和第三接触孔71均设置在绝缘层5中，第一接触孔7用于暴露第一金属端子，第二接触孔70用于暴露第二金属端子，第三接触孔71用于暴露漏极82，第一引线电极通过第一接触孔7与第一金属端子相导通，第二引线电极通过第二接触孔70与第二金属端子相导通，像素电极通过第三接触孔71与相应的漏极82相导通。
具体的，利用同一道光罩在绝缘层5中蚀刻出第一接触孔7、第二接触孔70和第三接触孔71。可以理解，蚀刻出第一接触孔7、第二接触孔70和第三接触孔71可以采用曝光、干刻方法，也可是试丝印方法，只要其能制作出第一接触孔7、第二接触孔70和第三接触孔71，并使得第一接触孔7暴露出第一金属端子、第二接触孔70暴露出第二金属端子、第三接触孔71暴露出漏极82即可。
可选的，金属端子4还包括第三金属端子，第三金属端子与第一金属端子、第二金属端子均不导通，阵列基板100还包括第四接触孔72，第四接触孔72设置在绝缘层5中且用于暴露第三金属端子，扫描线GL通过第四接触孔72与第三金属端子相导通。
通过采用上述方案，可以将扫描线GL的引线通过绝缘层5下方的第三金属端子引出，既减少了后续其对电子墨水的影响，也使得扫描线GL、资料线DL和公共电极层均通过同一层的引线引出，减少了三者的引线所占的面积。
请参考图6和图7，在其中一些实施例中，阵列基板100上还设置有围堰矩阵200，围堰矩阵200覆盖第二金属层和引线电极层10所在的区域并将像素电极层9所在的区域裸露。
可选的，围堰矩阵200配置为多个围框，围框内收容电子墨水300，围框的框边覆盖第二金属层和引线电极层10和引线电极层10所在的区域。
通过采用上述方案，在制作围堰矩阵200的同时覆盖第二金属层和引线电极层10所在的区域，节省工序，大幅度提高了阵列基板100的生产效率，降低了生产成本，同时阵列基板100产品良率也因生产环节减少而得到提高。
请参考图11，本申请第三方面的实施例提供了一种电子纸器件，包括如第二方面的阵列基板100以及对向基板400，对向基板400上镀有透明导电膜410，阵列基板上设置有围堰矩阵200，围堰矩阵200内设置有电子墨水300，对向基板400与阵列基板100贴合在一起，并将电子墨水300封装在围堰矩阵200内，透明导电膜410可为ITO，用于与阵列基板100上的像素电极共同驱动电子墨水300。
本发明实施例提供的电子纸器件，其采用的阵列基板100在生产过程中通过将第一金属层和公共电极层在同一道工序内制备，同时将第二金属层和像素电极层在同一道工序内制备，提高了阵列基板100的生产效率，从而提高了电子纸器件的生产效率，降低了其生产成本。
请参考图7至图11，本申请第四方面的实施例提供了一种电子纸器件制造方法，包括：
S100：提供一对向基板400和一如第二方面的阵列基板100，对向基板400的表面镀有透明导电膜410。
具体的，阵列基板100为经过烘烤炉烘烤后的阵列基板100，透明导电膜410用于后续对电子墨水300进行导电。
S200：在阵列基板的表面制作围堰矩阵。
具体的，围堰矩阵200为绝缘材料，如OC胶、水胶等有机材料或SiO2、SiNx、SiONx中的一种或多种无机材料，可选的，在阵列基板100上通过涂布、曝光、显像和去胶工序制作围堰矩阵200。
S300：向围堰矩阵中注入电子墨水。
具体的，电子墨水300可以是黑白电子墨水，也可以是彩色电子墨水，具体根据其实际需要的显示效果来确定。
S400：将对向基板通过边框胶500与阵列基板贴合，以将电子墨水封装在围堰矩阵内。
具体的，现在阵列基板100或者对向基板400上通过过丝印或画框胶的方式涂布边框胶500，再将对向基板400与阵列基板100的贴合，以将电子墨水300封装在围堰矩阵200内。
本发明之电子纸器件制造方法，由于其中的阵列基板在制造过程中将第一金属层和公共电极层在同一道工序内制备，同时将第二金属层和像素电极层在同一道工序内制备，使得阵列基板的生产效率显著提高，进而提高了电子纸器件的生产效率，降低了其生产成本。
请参考图6和图7，在其中一些实施例中，围堰矩阵200采用绝缘材料制成，围堰矩阵200覆盖第二金属层和引线电极层所在的区域进行并将像素电极层所在的区域裸露。
可选的，围堰矩阵200配置为多个围框，围框内收容电子墨水300，围框的框边覆盖第二金属层、引线电极层10和引线电极层10所在的区域。围框可为矩形框，但不限于此。
通过采用上述方案，不仅在制作围堰矩阵200的同时覆盖第二金属层和引线电极层10所在的区域，节省工序，大幅度提高了阵列基板100的生产效率，降低了生产成本，同时阵列基板100产品良率也因生产环节减少而得到提高，而且避免了引线电极层上的电场对电子墨水300的感应影响，而将像素电极层9所在的区域裸露，增强了像素电极层9的电场对电子墨水300的感应，使得电子纸器件的显示更清晰、更细腻。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板制造方法，其特征在于，包括：
提供一基板；
在所述基板上制备第一金属层、公共电极层和金属端子，所述第一金属层包括源极、漏极和资料线，所述金属端子包括第一金属端子和第二金属端子，所述第一金属端子与所述资料线相导通，所述第二金属端子与所述公共电极层相导通，所述第二金属端子与所述公共电极层一体设置或分体设置；
在所述基板上依次制备半导体通道层和绝缘层，所述半导体通道层位于所述第一金属层上方，所述绝缘层覆盖所述第一金属层、所述半导体通道层、所述公共电极层和所述金属端子；
在所述绝缘层中蚀刻出第一接触孔、第二接触孔和第三接触孔，所述第一接触孔用于暴露所述第一金属端子，所述第二接触孔用于暴露所述第二金属端子，所述第三接触孔用于暴露所述漏极；
在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层，所述第二金属层包括栅极和扫描线，多条所述扫描线和多条所述资料线交叉设置以形成多个像素区域，所述像素电极层包括多个分别位于所述像素区域中的像素电极，所述引线电极层包括第一引线电极和第二引线电极，所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通，所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通，所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
2.根据权利要求1所述的阵列基板制造方法，其特征在于，所述半导体通道层的材质采用a-Si、微晶硅、多晶硅或IGZO中的一种。
3.根据权利要求1所述的阵列基板制造方法，其特征在于，在所述绝缘层上方同时制备第二金属层、像素电极层和引线电极层后，在所述阵列基板的表面制作围堰矩阵，所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域裸露。
4.一种阵列基板，其特征在于，包括：
基板；
第一金属层、公共电极层和金属端子，均设于所述基板上且位于同一层，所述第一金属层包括源极、漏极和资料线，所述金属端子包括第一金属端子和第二金属端子，所述第一金属端子与所述资料线相导通，所述第二金属端子与所述公共电极层相导通，所述第二金属端子与所述公共电极层一体设置或分体设置；
半导体通道层，设于所述第一金属层的上方；
绝缘层，所述绝缘层设置在所述半导体通道层、所述第一金属层、所述公共电极层和所述金属端子的上方；
第二金属层、像素电极层和引线电极层，设于所述绝缘层上方，且所述半导体通道层设于所述第二金属层和所述第一金属层之间，所述第二金属层包括栅极和扫描线，多条所述扫描线和多条所述资料线交叉设置以形成多个像素区域，所述像素电极层包括多个分别位于所述像素区域中的像素电极，所述引线电极层包括第一引线电极和第二引线电极；
第一接触孔，所述第一接触孔设置在所述绝缘层中且用于暴露所述第一金属端子，所述第一引线电极通过所述第一接触孔与所述第一金属端子相导通；
第二接触孔，所述第二接触孔设置在所述绝缘层中且用于暴露所述第二金属端子，所述第二引线电极通过所述第二接触孔与所述第二金属端子相导通；
第三接触孔，所述第三接触孔设置在所述绝缘层中且用于暴露所述漏极，所述像素电极通过所述第三接触孔与相应的所述漏极相导通。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二金属层和所述像素电极层的材质均采用Mo、Gr、AL及其合金、ITO中的一种或多种。
6.根据权利要求4所述的阵列基板，其特征在于，所述绝缘层的材质采用SiO2、SiNx、SiONx中的一种或多种。
7.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板上还设置有围堰矩阵，所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域并将所述像素电极层所在的区域裸露。
8.一种电子纸器件，其特征在于，包括如权利要求4-7任意一项所述的阵列基板以及对向基板，所述对向基板上镀有透明导电膜，所述阵列基板上设置有围堰矩阵，所述围堰矩阵内设置有电子墨水，所述对向基板与所述阵列基板贴合在一起，并将所述电子墨水封装在所述围堰矩阵内。
9.一种电子纸器件制造方法，其特征在于，包括：
提供一对向基板和一如权利要求4-7任意一项所述的阵列基板，所述对向基板的表面镀有透明导电膜；
在所述阵列基板的表面制作围堰矩阵；
向所述围堰矩阵中注入电子墨水；
将所述对向基板通过边框胶与所述阵列基板贴合，以将所述电子墨水封装在所述围堰矩阵内。
10.根据权利要求9所述的电子纸器件制造方法，其特征在于，所述围堰矩阵采用绝缘材料制成，所述围堰矩阵覆盖所述第二金属层和所述引线电极层所在的区域进行并将所述像素电极层所在的区域裸露。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110779656.8A CN113658912B (zh) | 2021-07-09 | 2021-07-09 | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110779656.8A CN113658912B (zh) | 2021-07-09 | 2021-07-09 | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113658912A CN113658912A (zh) | 2021-11-16 |
| CN113658912B true CN113658912B (zh) | 2024-04-16 |
Family
ID=78477301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110779656.8A Active CN113658912B (zh) | 2021-07-09 | 2021-07-09 | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113658912B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102255A (ja) * | 2006-10-18 | 2008-05-01 | Bridgestone Corp | ブラックマトリックスカラーフィルター付きパネル基板の製造方法、ブラックマトリックスカラーフィルター付きパネル基板および情報表示用パネル |
| CN102646630A (zh) * | 2011-10-11 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种tft-lcd阵列基板构造及其制造方法 |
| KR20130067824A (ko) * | 2011-12-14 | 2013-06-25 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
| CN104916649A (zh) * | 2015-06-16 | 2015-09-16 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN105336684A (zh) * | 2015-10-22 | 2016-02-17 | 京东方科技集团股份有限公司 | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 |
| KR20160057526A (ko) * | 2014-11-13 | 2016-05-24 | 엘지디스플레이 주식회사 | 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN111180471A (zh) * | 2020-03-02 | 2020-05-19 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140089015A (ko) * | 2012-12-31 | 2014-07-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN103472646B (zh) * | 2013-08-30 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
-
2021
- 2021-07-09 CN CN202110779656.8A patent/CN113658912B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102255A (ja) * | 2006-10-18 | 2008-05-01 | Bridgestone Corp | ブラックマトリックスカラーフィルター付きパネル基板の製造方法、ブラックマトリックスカラーフィルター付きパネル基板および情報表示用パネル |
| CN102646630A (zh) * | 2011-10-11 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种tft-lcd阵列基板构造及其制造方法 |
| KR20130067824A (ko) * | 2011-12-14 | 2013-06-25 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
| KR20160057526A (ko) * | 2014-11-13 | 2016-05-24 | 엘지디스플레이 주식회사 | 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN104916649A (zh) * | 2015-06-16 | 2015-09-16 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN105336684A (zh) * | 2015-10-22 | 2016-02-17 | 京东方科技集团股份有限公司 | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 |
| CN111180471A (zh) * | 2020-03-02 | 2020-05-19 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113658912A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103309108B (zh) | 阵列基板及其制造方法、显示装置 | |
| EP2975642B1 (en) | Array substrate and manufacturing method thereof, and display apparatus | |
| US7115913B2 (en) | Array substrate used for a display device and a method of making the same | |
| KR101923717B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| CN102799033B (zh) | 显示面板及其制作方法、显示装置 | |
| CN112447760B (zh) | 阵列基板及其制备方法、液晶显示面板及显示装置 | |
| CN106773406A (zh) | 一种电子设备、阵列基板及其制作方法 | |
| JP2012014099A (ja) | アクティブマトリックス基板、及び液晶装置 | |
| US8698148B2 (en) | Display devices and fabrication methods thereof | |
| CN103091912B (zh) | 阵列基板与具有该阵列基板的液晶面板及其制造方法 | |
| KR20060001425A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
| CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103474573B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN109300841B (zh) | 阵列基板的制造方法 | |
| CN113658912B (zh) | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 | |
| CN113658913A (zh) | 阵列基板制造方法、阵列基板、电子纸器件及其制造方法 | |
| US6160598A (en) | Liquid crystal display and a method for fabricating thereof | |
| CN102629572B (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 | |
| KR100867471B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| CN104570440B (zh) | 半透半反式液晶显示器阵列基板的制造方法 | |
| CN102023427B (zh) | Tft-lcd阵列基板及其制造和驱动方法 | |
| KR20090100046A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100769185B1 (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |