KR20070072185A - 액정표시소자 제조방법 - Google Patents

Abstract

본 발명은 마스크 수를 줄일 수 있는 탑게이트구조의 액정표시소자 제조방법에 관한 것으로, 본 발명에 따른 액정표시소자 제조방법은, 기판상에 활성층과 에치스톱퍼층을 적층하는 단계; 상기 에치스톱퍼층상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 에치스톱퍼층을 패터닝하여 에치스톱퍼층패턴을 형성하는 단계; 상기 기판 전체에 도전층을 형성하는 단계; 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계; 상기 도전층과 활성층을 패터닝하여 소스/드레인전극과 활성층패턴을 형성하는 단계; 상기 소스/드레인전극을 포함한 기판상에 상기 드레인전극을 노출시키는 콘택홀을 구비한 절연층을 형성하는 단계; 상기 콘택홀을 포함한 상기 절연층상에 투명도전층과 금속층을 적층시키는 단계; 및 상기 금속층과 투명도전층을 패터닝하여 게이트전극배선과 화소전극을 형성하는 단계;를 포함하여 구성되는 것이다.

회절노광, 회절노광마스크, 에치스톱퍼, 게이트전극배선, 화소전극

Description

액정표시소자 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}

도 1은 일반적인 액정표시소자의 단위화소 구조를 나타내는 평면도.

도 2a ~ 도 2i는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 탑게이트(top gate) 구조를 이용한 액정표시소자의 제조방법을 나타낸 공정단면도.

도 3a ~ 도 3n는 본 발명에 따른 액정표시소자 제조방법을 나타낸 공정단면도.

**********도면의 주요부분에 대한 부호의 설명************

101 : 제1기판 103 : 활성층 보호막

105 : 활성층 107 : 에치스톱퍼층

107a : 에치스톱퍼층패턴 109 : 제1감광막패턴 111 : 도전층 111a : 소스전극

111b : 드레인전극 113 : 오믹콘택층

115 : 절연층 117 : 제3감광막패턴

119 : 콘택홀 121 : 투명도전층

123 : 금속층 125 : 제4감광막패턴

127 : 회절마스크 127a : 광투과부 120b : 광차단부 120c : 반투과부 131 : 제2기판 133 : 블랙매트릭스 135 : 컬러필터층 137 : 공통전극 141 : 액정층

본 발명은 액정표시소자 제조방법에 관한 것으로서, 보다 상세하게는 액정표시소자 제조시에 마스크 공정수를 줄일 수 있는 액정표시소자 제조방법에 관한 것이다.

표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.

이러한 일반적인 액티브 매트릭스방식의 액정표시소자에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.

도 1은 일반적인 액정표시소자의 단위화소 구조를 나타내는 평면도이다.

도 1을 참조하면, 일반적인 액정표시소자는 종횡으로 N×M개의 화소가 배열 되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(11)과 화상신호가 인가되는 데이터라인(21)의 교차영역에 형성된 박막트랜지스터(10)를 포함하여 구성된다.

여기서, 상기 박막트랜지스터(10)는 게이트라인(11)에서 분기된 게이트전극(13)과 신호선에서 분기된 소스전극(23) 및 화소전극(31)과 연결된 드레인전극(25) 그리고, 상기 소스전극(23)과 드레인전극(25)사이에 형성된 반도체층(27)으로 구성되어 있다.

또한, 상기 박막트랜지스터(10)는 게이트라인(11)을 통해 게이트전극(13)에 전압이 가해지면, 데이터라인(21)을 통해 소스전극(25)에 인가되는 데이터전압을 반도체채널층(27)을 통하여 드레인전극(25)으로 인가하는 역할을 한다.

그리고, 상기 드레인전극(25)에 데이터전압이 인가되면, 데이터전극(25)과 연결된 화소전극(31)에 데이터전압이 인가되므로써 상기 화소의 화소전극(31)과 공통전극(미도시)사이에 전압차가 발생한다. 그러면, 이러한 전압차로 인해 상기 화소전극(31)과 공통전극(미도시)사이에 존재하고 있는 액정(미도시)의 분자배열이 변화되는데, 이 액정의 분자배열이 변화되므로써 화소의 광투과량이 변하게 된다.

이렇게 데이터전압이 인가된 화소와 인가되지 않은 화소사이에 시각적인 차이가 발생하게 된다.

따라서, 상기 액정표시소자는 이러한 시각적인 차이가 있는 화소들이 모임으로써 표시장치의 역할을 한다.

상술한 일반적인 액정표시소자를 구성하는 탑게이트 구조의 박막트랜지스터 제조방법에 대해 도 2를 참조하여 설명하면 다음과 같다.

도 2a ~ 2i는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 탑게이트 구조를 이용한 액정표시소자의 제조방법을 나타낸 공정단면도이다.

도 2a에 도시된 바와같이, 종래기술에 따른 탑게이트구조의 박막트랜지스터는 절연물질로 이루어진 제1기판(51)상에 비정질실리콘으로 이루어진 활성층(53)과 에치스톱퍼층(55)을 차례로 적층한다.

그다음, 상기 에치스톱퍼층(55)상에 제1감광막(미도시)을 도포한후 상기 제1감광막위에 제1마스크공정으로 제1 마스크(미도시)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 상기 활성층(53)을 일부분을 블로킹하는 제1감광막패턴(57)을 형성한다.

이어서, 도 2b에 도시된 바와같이, 상기 제1감광막패턴(57)을 마스크로 상기 에치스톱퍼층(55)을 선택적으로 식각하여 에치스톱퍼층(55a)을 형성한다.

그다음, 도 2c에 도시된 바와같이, 상기 제1감광막패턴(57)을 제거한후 상기 제1기판(51)상에 제2감광막(미도시)을 도포한후 상기 제2감광막위에 제2마스크공정으로 제2 마스크(미도시)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 상기 활성층(53)의 일부분을 블로킹하는 제2감광막패턴(59)을 형성한다.

이어서, 도 2d에 도시된 바와같이, 상기 제2감광막패턴(59)을 마스크로 상기 활성층(53)을 선택적으로 식각하여 활성층패턴(53)을 형성한다.

그다음, 도 2e에 도시된 바와같이, 상기 제2감광막패턴(59)을 제거한후 상기 활성층패턴(53)을 포함한 제1기판(51) 전체에 게이트절연층(61)과, 게이트전극을 형성하기 위한 도전층(63)을 차례로 적층한다.

이어서, 상기 도전층(63)상에 제3감광막(미도시)을 도포한후 상기 제3감광막위에 제2마스크공정을 진행하기 위해 제3마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 게이트 형성지역을 블로킹하는 제3감광막패턴(미도시)을 형성한다.

그다음, 도 2f에 도시된 바와같이, 상기 제3감광막패턴(미도시)을 마스크로 상기 도전층(63)과 게이트절연층(61)을 순차적으로 식각하여 게이트전극(63a)과 게이트절연층패턴(61a)을 형성한다.

이어서, 도 2g에 도시된 바와같이, 상기 제3감광막패턴을 제거한후 상기 게이트전극(63a) 양측의 활성층(53)에 N형 또는 P형의 불순물을 고농도로 도핑처리하여 소스전극영역(53a)과 드레인전극영역(53b)을 동시에 형성한다.

그다음, 도 2h에 도시된 바와같이, 제1기판(51) 전체에 보호층(65)을 일정두께 이상으로 증착한후 그 위에 제4감광막(미도시)을 도포한다.

이어서, 상기 제4감광막위에 제4마스크공정을 진행하기 위해 제4마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제4감광막패턴(미도시)을 형성한다.

그다음, 상기 제4감광막패턴(미도시)을 마스크로 상기 보호층(65)을 선택적으로 식각하여 상기 드레인전극영역(53b)을 노출시키는 콘택홀(67)을 형성한다.

이어서, 도 2i에 도시된 바와같이, 상기 제4감광막패턴을 제거한후, 상기 콘 택홀(67)을 포함한 보호층(65)상에 ITO와 같은 투명한 도전층(69)을 증착한다.

그다음, 상기 투명한 도전층(69)상에 제5마스크공정을 진행하기 위해 제5마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제5감광막패턴(미도시)을 형성한다.

이어서, 상기 제5감광막패턴을 마스크로 상기 도전층(69)을 선택적으로 식각하여 상기 드레인전극(53b)과 전기적으로 연결되는 화소전극(69a)을 형성한후, 제5감광막패턴을 제거한다.

한편, 도면에는 도시하지 않았지만, 제2기판상에 블랙매트릭스와 컬러필터층을 형성한 후, 상기 제1기판(51) 및 제2기판(미도시)을 합착한 후 그 사이에 액정층(미도시)을 형성하여 탑게이트 구조의 액정표시소자를 완성한다.

상기한 바와같이, 종래기술에 따른 탑게이트 구조의 액정표시소자의 제조방법에 의하면 다음과 같은 문제점이 있다.

종래기술에 따른 탑게이트 구조의 액정표시소자의 제조방법에 의하면, 탑게이트 구조의 박막트랜지스터 제조시에, 에치스톱퍼층을 패터닝하기 위한 제1마스크공정, 활성층패턴을 형성하기 위한 제2마스크공정, 게이트전극을 형성하기 위한 제3마스크공정, 드레인전극에 화소전극을 전기적으로 연결시켜 주기 위한 제4마스크공정 및, 화소전극을 형성하기 위한 제5마스크공정이 필요하게 된다.

또한, 종래의 액정표시소자 제조방법은, 기존의 4마스크공정에 의해 소자를 제조하는 경우에 소자 특성이 저하되는 문제를 해결하기 위해 에치스톱퍼층을 사용 하였으나, 이 경우에 마스크공정이 추가로 요구되기 때문에 제조공정이 복잡해지고 그로 인해 제조공정 비용이 증가하는 문제점이 있다.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 별도의 마스크를 추가시키지 않고 에치스톱퍼층을 사용하여 소자를 제조할 수 있는 액정표시소자 제조방법을 제공함에 그 목적이 있다.

또한, 본 발명의 다른 목적은 에치스톱퍼를 사용하므로써 소자 성능을 향상시킬 수 있는 액정표시소자 제조방법을 제공함에 있다.

그리고, 본 발명의 또다른 목적은 게이트전극과 화소전극을 동시에 형성할 수 있어 마스크 수의 증가없이 소자를 제작할 수 있는 액정표시장치을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 기판상에 활성층과 에치스톱퍼층을 적층하는 단계; 상기 에치스톱퍼층상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 에치스톱퍼층을 패터닝하여 에치스톱퍼층패턴을 형성하는 단계; 상기 기판 전체에 도전층을 형성하는 단계; 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계; 상기 도전층과 활성층을 패터닝하여 소스/드레인전극과 활성층패턴을 형성하는 단계; 상기 소스/드레인전극을 포함한 기판상에 상기 드레인전극을 노출시키는 콘택홀을 구비한 절연층을 형성하는 단계; 상기 콘택홀을 포함한 상기 절연층상에 투명도전층과 금속층을 적층시키는 단계; 및 상기 금속층과 투명도전층을 패터닝하여 게이트전극배선과 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은 제1기판상에 활성층과 에치스톱퍼층을 적층하는 단계; 상기 에치스톱퍼층상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 에치스톱퍼층을 패터닝하여 에치스톱퍼층패턴을 형성하는 단계; 상기 제1기판 전체에 도전층을 형성하는 단계; 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계; 상기 도전층과 활성층을 패터닝하여 소스/드레인전극과 활성층패턴을 형성하는 단계; 상기 소스/드레인전극을 포함한 기판상에 상기 드레인전극을 노출시키는 콘택홀을 구비한 절연층을 형성하는 단계; 상기 콘택홀을 포함한 상기 절연층상에 투명도전층과 금속층을 적층시키는 단계; 및 상기 금속층과 투명도전층을 패터닝하여 게이트전극배선과 화소전극을 형성하는 단계; 제2기판상에 블랙매트릭스, 컬러필터층 및 공통전극을 적층하는 단계; 상기 제1기판과 제2기판을 합착시키는 단계; 및 상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.

이하, 본 발명에 따른 액정표시소자 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 3a ~ 도 3m은 본 발명에 따른 액정표시소자 제조방법을 나타낸 공정단면도이다.

도 3a에 도시된 바와 같이, TFT영역과 화소영역을 포함하는 제1기판(101)상에 활성층을 보호하기 위해 활성층보호막(103)과 활성층(105) 및 에치스톱퍼층 (107)을 차례로 적측한후 상기 에치스토퍼층(107)상에 제1감광막(미도시)을 도포한다.

그다음, 도 3b에 도시된 바와같이, 제1마스크공정을 실시하기 위해 제1마스크(미도시)를 상기 제1감광막(미도시)위에 위치시킨 상태에서 상기 자외선 (Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 상기 활성층의 채널지역을 블로킹하는 제1감광막패턴(109)을 형성한다.

이어서, 상기 제1감광막패턴(109)을 마스크로 상기 에치스톱퍼층(107)을 식각하여 에치스톱퍼층패턴(107)을 형성한다.

그다음, 도 3c에 도시된 바와같이, 스퍼터링방법을 이용하여 상기 제1감광막패턴(109)을 포함한 제1기판(101) 전체에 소스/드레인 전극 형성용 도전층(111)을 증착한다.

이어서, 도 3d에 도시된 바와같이, 리프트 오프 공정(lift off process)을 적용하여 상기 에치스톱퍼층패턴(107a)상에 있는 제1감광막패턴(109)과 도전층 부분을 제거한다.

그다음, 도 3e에 도시된 바와같이, 상기 도전층(111)과 에치스톱퍼층패턴(107a)에 N+ 불순물을 도핑하여 오믹콘택층(113)을 형성한다.

이어서, 상기 제1기판(101) 전체에 제2감광막(미도시)을 도포한후 제2마스크공정을 실시하기 위해 제2마스크(미도시)를 상기 제2감광막(미도시)위에 위치시킨 상태에서 상기 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 상기 소스/드레인전극 형성지역을 블로킹하는 제2감광막패턴(109a)을 형 성한다.

그다음, 도 3f에 도시된 바와같이, 상기 제2감광막패턴(109a)을 마스크로 상기 오믹콘택층(113)과 도전층(111) 및 활성층(105) 그리고 활성층보호막(103)을 순차적으로 식각하여 상기 에치스톱퍼층패턴(107a) 양측에 소스/드레인전극(111a)(111b)을 형성하는 동시에 상기 에치스톱퍼층패턴(107a)과 소스/드레인전극(111a)(111b) 형태로 패터닝된 활성층(105)을 형성한다.

그리고, 상기 제2감광막패턴(109a)의 소정 영역을 제거하는 애싱공정을 진행하여 상기 소스/드레인전극(111a)(111b) 상부에만 애싱된 제2감광막패턴(109b)을 형성한다. 이후, 상기 애싱된 제2감광막패턴(109b)을 마스크로 하부의 오믹콘택층(113)을 선택적으로 식각하여 상기 소스/드레인전극(111a)(111b) 하부에만 오믹콘택층(113)을 남긴다.

이어서, 상기 애싱된 제2감광막패턴(109b)을 제거한후 상기 제1기판(101) 전체에 절연층(115)을 증착하고 이어 상기 절연층(115)상에 제3감광막(미도시)을 도포한다.]

그다음, 도 3g에 도시된 바와같이, 제3마스크공정을 실시하기 위해 제3마스크(미도시)를 상기 제3감광막(미도시)위에 위치시킨 상태에서 자외선 (Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 상기 활성층의 채널지역과 드레인전극 형성지역상에 위치하는 절연층(115)부분을 노출시키는 제3감광막패턴(117)을 형성한다.

이어서, 도 3h에 도시된 바와같이, 상기 제3감광막패턴(117)을 마스크로 상 기 절연층(115)을 선택적으로 식각하여 상기 드레인전극(111b)의 오믹콘택층(113)부분을 노출시키는 콘택홀(119)을 형성한다.

그다음, 도 3i에 도시된 바와같이, 상기 제3감광막패턴(117)을 제거하고, 상기 콘택홀(119)을 포함한 제1기판(101) 전체에 ITO와 같은 투명재질의 도전층(121)과 게이트전극배선용 금속층(123)을 차례로 적층한후 다시 상기 금속층(123)상에 제4감광막(125)을 도포한다.

이어서, 회절노광방식의 제3마스크공정을 실시하기 위해 회절노광용 제4마스크(127)를 상기 제4감광막(125)위에 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 도 3j에서와 같은 제4감광막패턴(125a, 125b)을 형성한다. 이때, 상기 회절노광용 제4마스크(127)은 광을 완전 투과시키는 광투과부(127a)와 광을 완전 차단시키는 광차단부(127b)와 일부 광을 투과시키는 반투과부(127c)로 구성된다. 또한, 상기 제4감광막패턴(125b)부분은 제4감광막패턴(125a)보다 얇은 두께로 형성되는데, 이는 상기 제4마스크(127)의 반투과부(127c)를 통해 일부 광이 상기 제4감광막(125)부분에 조사되므로 인해 막 두께가 얇게 남게 되는 것이다. 그리고, 상기 제4감광막패턴(125a)부분은 채널지역위에 위치하고, 상기 제4감광막패턴(125b) 부분은 드레인전극(111b)을 포함한 화소전극(미도시)위에 위치한다.

그다음, 도 3k에 도시된 바와같이, 상기 제4감광막패턴(125a)(125b)을 마스크로 상기 금속층(123)과 도전층(121) 및 오믹콘택층(113)을 차례로 식각하여 상기 채널지역위의 절연층(115)부분이 노출되도록 한다.

이어서, 도 3l에 도시된 바와같이, 에싱(ashing) 공정을 실시하여 상기 화소지역위에 위치하는 금속층(123)상의 제4감광막패턴(125b) 부분을 제거한다.

그다음, 도 3m에 도시된 바와같이, 상기 제4감광막패턴(125a)을 마스크로 상기 금속층(123)의 노출된 부분을 식각하여 상기 드레인전극(111b)과 전기적으로 접속하는 화소전극(121a)을 형성하고, 이후 상기 제4감광막패턴(125a)을 완전히 제거하여 게이트전극배선(123a)을 형성한다.

한편, 도 3n에 도시된 바와 같이, 제2기판(131)에는 블랙매트릭스(133)와 R,G,B의 컬러필터층(135)을 형성한다. 또한, 도면에는 도시하지 않았지만, 상기 컬러필터층(135)상에는 평탄화를 위한 오버코트층(overcoat layer) 또는 보호층을 형성할 수도 있다.

이어서, 상기 컬러필터층(135) 위에 ITO나 IZO와 같은 투명도전물질을 적층하여 공통전극(137)을 형성한 후, 상기 제1기판(101)과 제2기판(131)을 실링재에 의해 합착하고 상기 제1기판(101)과 제2기판(131) 사이에 액정층(141)을 형성하여 액정표시소자를 완성한다.

상기에서 설명한 바와같이, 본 발명에 따른 탑게이트 구조의 액정표시소자 제조방법에 의하면 다음과 같은 효과가 있다.

본 발명에 따른 탑게이트 구조의 액정표시소자 제조방법에 의하면, 활성층을 보호하기 위해 활성층상에 에치스톱퍼를 형성하고, 게이트전극배선과 화소전극을 동시에 형성하므로써 마스크 수의 증가없이도 소자를 제작할 수 있다.

따라서, 본 발명에서는 에치스톱퍼를 사용하므로써 기존의 4 마스크공정, 즉 에치스톱퍼를 사용하지 않은 경우의 단점이었던 소자 특성 저하 문제를 해결할 수 있다.

또한, 본 발명에서는 별도의 마스크 추가없이 에치스톱퍼를 사용할 수 있어 4 마스크공정에 의해 소자 제작이 가능하다.

그리고, 본 발명에서는 박막트랜지스터의 단차가 줄어 들어 공정진행이 수월해지는 장점이 있다.

그러므로, 본 발명에서 사용한 액정표시소자 제조방법은 TN 모드, IPS 모드 및 FFS 모드 또는 기타 모드의 액정표시소자 제조에 모두 적용가능하다.

Claims (20)

1. 기판상에 활성층과 에치스톱퍼층을 적층하는 단계;

   상기 에치스톱퍼층상에 감광막패턴을 형성하는 단계;

   상기 감광막패턴을 마스크로 상기 에치스톱퍼층을 패터닝하여 에치스톱퍼층패턴을 형성하는 단계;

   상기 기판 전체에 도전층을 형성하는 단계;

   상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계;

   상기 도전층과 활성층을 패터닝하여 소스/드레인전극과 활성층패턴을 형성하는 단계;

   상기 소스/드레인전극을 포함한 기판상에 상기 드레인전극을 노출시키는 콘택홀을 구비한 절연층을 형성하는 단계;

   상기 콘택홀을 포함한 상기 절연층상에 투명도전층과 금속층을 적층시키는 단계; 및

   상기 금속층과 투명도전층을 패터닝하여 게이트전극배선과 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.
2. 제 1 항에 있어서, 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계는, 리프트 오프(life off) 공정에 의해 이루어지는 것을 특 징으로 하는 액정표시소자 제조방법.
3. 제 1 항에 있어서, 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계이후에 오믹콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
4. 제 1 항에 있어서, 상기 활성층하부에 활성층 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
5. 제 1 항에 있어서, 상기 금속층과 투명도전층을 패터닝하여 게이트전극과 화소전극을 형성하는 단계는 회절노광마스크를 이용한 회절노광공정을 통해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
6. 제 5 항에 있어서, 상기 회절노광공정은,

   상기 금속층상에 감광막을 도포한후 그 위에 회절노광마스크를 위치시키는 단계와, 상기 회절노광마스크를 이용한 노광 및 현상공정을 진행하여 감광막패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
7. 제 6 항에 있어서, 상기 감광막 패턴중 드레인전극과 화소지역에 위치하는 부분의 막두께는 채널지역위에 위치하는 막두께보다 얇은 것을 특징으로 하는 액정 표시소자 제조방법.
8. 제 7 항에 있어서, 상기 감광막패턴을 에싱처리하여 상기 드레인전극과 화소지역에 위치하는 금속층 부분을 노출시키는 것을 특징으로하는 액정표시소자 제조방법.
9. 제 8 항에 있어서, 상기 남아 있는 감광막패턴을 마스크로 상기 드레인전극과 화소지역에 위치하는 금속층 부분을 제거한후 감광막패턴을 제거하여 게이트전극배선과 화소전극을 형성하는 것을 특징으로하는 액정표시소자 제조방법.
10. 제 1 항에 있어서, 상기 게이트전극배선과 화소전극은 하나의 마스크공정에 의해 형성하는 것을 특징으로하는 액정표시소자 제조방법.
11. 제1기판상에 활성층과 에치스톱퍼층을 적층하는 단계;

    상기 에치스톱퍼층상에 감광막패턴을 형성하는 단계;

    상기 감광막패턴을 마스크로 상기 에치스톱퍼층을 패터닝하여 에치스톱퍼층패턴을 형성하는 단계;

    상기 제1기판 전체에 도전층을 형성하는 단계;

    상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계;

    상기 도전층과 활성층을 패터닝하여 소스/드레인전극과 활성층패턴을 형성하는 단계;

    상기 소스/드레인전극을 포함한 기판상에 상기 드레인전극을 노출시키는 콘택홀을 구비한 절연층을 형성하는 단계;

    상기 콘택홀을 포함한 상기 절연층상에 투명도전층과 금속층을 적층시키는 단계; 및

    상기 금속층과 투명도전층을 패터닝하여 게이트전극배선과 화소전극을 형성하는 단계;

    제2기판상에 블랙매트릭스, 컬러필터층 및 공통전극을 적층하는 단계;

    상기 제1기판과 제2기판을 합착시키는 단계; 및

    상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.
12. 제 11 항에 있어서, 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계는, 리프트 오프(life off) 공정에 의해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
13. 제 11 항에 있어서, 상기 에치스톱퍼층패턴상에 형성된 감광막패턴과 도전층부분을 제거하는 단계이후에 오믹콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
14. 제 11 항에 있어서, 상기 활성층하부에 활성층 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
15. 제 11 항에 있어서, 상기 금속층과 투명도전층을 패터닝하여 게이트전극과 화소전극을 형성하는 단계는 회절노광마스크를 이용한 회절노광공정을 통해 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
16. 제 15 항에 있어서, 상기 회절노광공정은,

    상기 금속층상에 감광막을 도포한후 그 위에 회절노광마스크를 위치시키는 단계와, 상기 회절노광마스크를 이용한 노광 및 현상공정을 진행하여 감광막패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
17. 제 16 항에 있어서, 상기 감광막 패턴중 드레인전극과 화소지역에 위치하는 부분의 막두께는 채널지역위에 위치하는 막두께보다 얇은 것을 특징으로 하는 액정표시소자 제조방법.
18. 제 17 항에 있어서, 상기 감광막패턴을 에싱처리하여 상기 드레인전극과 화소지역에 위치하는 금속층 부분을 노출시키는 것을 특징으로하는 액정표시소자 제조방법.
19. 제 18 항에 있어서, 상기 남아 있는 감광막패턴을 마스크로 상기 드레인전극과 화소지역에 위치하는 금속층 부분을 제거한후 감광막패턴을 제거하여 게이트전극배선과 화소전극을 형성하는 것을 특징으로하는 액정표시소자 제조방법.
20. 제 11 항에 있어서, 상기 게이트전극배선과 화소전극은 하나의 마스크공정에 의해 형성하는 것을 특징으로하는 액정표시소자 제조방법.

Images