TWI466298B - 畫素結構的製作方法 - Google Patents
畫素結構的製作方法 Download PDFInfo
- Publication number
- TWI466298B TWI466298B TW096133816A TW96133816A TWI466298B TW I466298 B TWI466298 B TW I466298B TW 096133816 A TW096133816 A TW 096133816A TW 96133816 A TW96133816 A TW 96133816A TW I466298 B TWI466298 B TW I466298B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- mask
- photoresist
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title description 22
- 239000010410 layer Substances 0.000 claims description 212
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 239000011241 protective layer Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 3
- 239000000463 material Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本發明是有關於一種畫素結構的製作方法，且特別是有關於一種使用雷射剝離製程(laser ablation process)來製作保護層之畫素結構的製作方法。
顯示器為人與資訊的溝通界面，目前以平面顯示器為主要發展之趨勢。平面顯示器主要有以下幾種：有機電激發光顯示器(organic electroluminescence display)、電漿顯示器(plasma display panel)以及薄膜電晶體液晶顯示器等(thin film transistor liquid crystal display)。其中，又以薄膜電晶體液晶顯示器的應用最為廣泛。一般而言，薄膜電晶體液晶顯示器主要由薄應電晶體陣列基板(thin film transistor array substrate)、彩色濾光陣列基板(color filter substrate)和液晶層(liquid crystal layer)所構成。其中，薄膜電晶體陣列基板包括多條掃描線(scan lines)、多條資料線(data lines)以及多個陣列排列的畫素結構(pixel unit)，且各個畫素結構分別與對應之掃描線及資料線電性連接。
圖1A~圖1G為習知畫素結構之製造流程圖。首先，請參照圖1A，提供一基板10，並藉由第一道光罩製程於基板10上形成一閘極20。接著，請參照圖1B，在基板10上形成一閘極絕緣層30以覆蓋住閘極20。然後，請參照圖1C，藉由第二道光罩製程於閘極絕緣層30上形成一位於閘極20上方之通道層40。一般而言，通道層40之材質為非晶矽(amorphous silicon)。之後，請參照圖1D，藉由第三道光罩製程於通道層40的部分區域以及閘極絕緣層30的部分區域上形成一源極50以及一汲極60。由圖1D可知，源極50與汲極60分別由通道層40的兩側延伸至閘極絕緣層30上，並將通道層40的部分區域暴露。接著，請參照圖1E，於基板10上形成一保護層70以覆蓋閘絕緣層30、通道層40、源極50以及汲極60。然後，請參照圖1F，藉由第四道光罩製程將保護層70圖案化，以於保護層70中形成一接觸孔H。由圖1F可知，保護層70中的的接觸孔H會將汲極60的部分區暴露。之後，請參照圖1G，藉由第四道光罩製程於保護層70上形成一畫素電極80，由圖1G可知，畫素電極80會透過接觸孔H與汲極60電性連接。在畫素電極80製作完成之後，便完成了畫素結構90的製作。
承上述，習知的畫素結構90主要是藉由五道光罩製程來進行製作，換言之，畫素結構90需採用五個具有不同圖案的光罩(mask)來進行製作。由於光罩的造價十分昂貴，且每道光罩製程皆須使用到具有不同圖案之光罩，因此，若無法縮減光罩製程的數目，畫素結構90的製造成本將無法降低。
此外，隨著薄膜電晶體液晶顯示面板的尺寸日益增加，用來製作薄膜電晶體陣列基板的光罩尺寸亦會隨之增加，而大尺寸的光罩在造價上將更為昂貴，使得畫素結構90的製造成本無法有效地降低。
本發明關於一種畫素結構的製作方法，其適於降低製作成本。
為具體描述本發明之內容，在此提出一種畫素結構的製作方法，其先提供一基板，並形成一閘極於基板上。接著，形成一閘介電層於基板上，以覆蓋閘極。繼之，同時形成一通道層、一源極以及一汲極於閘極上方的閘介電層上，其中源極與汲極配置於通道層的部分區域，且閘極、通道層、源極以及汲極構成一薄膜電晶體。接著，形成一保護層於閘介電層與薄膜電晶體上。然後，使用一雷射經由一第一遮罩照射保護層，以使得保護層暴露出汲極。接著，形成一畫素電極於閘介電層上，且畫素電極連接至暴露之汲極。
在本發明之畫素結構製作方法中，上述形成閘極的方法，在一實施例中例如先形成一第一金屬層於基板上。接著，再圖案化第一金屬層，以形成閘極。在另一實施例中，形成閘極的方法例如先形成一第一金屬層於基板上。接著，提供一第二遮罩於第一金屬層上方，且第二遮罩暴露出部分之第一金屬層。然後，使用雷射經由第二遮罩照射第一金屬層，以移除第二遮罩所暴露的部分第一金屬層。
在本發明之畫素結構製作方法中，同時形成該通道層、該源極以及該汲極的方法例如為先形成一半導體層於閘介電層上，接著，形成一第二金屬層於半導體層上。繼之，形成一光阻層於閘極上方的第二金屬層上，其中光阻層可分為一第一光阻區塊與位於第一區塊兩側的第二光阻區塊，且第一光阻區塊的厚度小於第二光阻區塊的厚度。接著，以光阻層為罩幕對第二金屬層與半導體層進行一第一蝕刻製程。然後，減少光阻層的厚度，直到第一光阻區塊被完全移除。最後，以剩餘之第二光阻區塊為罩幕對第二金屬層進行一第二蝕刻製程，以使剩餘的第二金屬層構成源極與汲極，而半導體層構成通道層。在其他實施例中，通道層、源極與汲極的製作方法更包括先在形成半導體層之後，形成一歐姆接觸層於半導體層表面。接著，經由第一蝕刻製程與第二蝕刻製程，移除對應於第二光阻區塊之外的歐姆接觸層。上述之減少光阻層厚度的方法包括進行一灰化(ashing)製程。
在本發明之畫素結構製作方法中，形成畫素電極的方法，在一實施例中例如是在移除第一遮罩所暴露的部分保護層之後，形成一導電層於保護層以及薄膜電晶體上。接著，再圖案化導電層。在另一實施例中，形成畫素電極的方法例如是在移除第一遮罩所暴露的部分保護層之後，形成一導電層於保護層以及薄膜電晶體上。接著，再提供一第三遮罩於導電層上方，且第三遮罩暴露出部分的導電層。然後，再使用雷射經由第三遮罩照射導電層，以移除遮罩所暴露的部分導電層。在其他實施例中，形成畫素電極的方法也可以是在移除第一遮罩所暴露的部分保護層之後，形成一光阻層於保護層上，其中光阻層暴露出部分之汲極。接著，形成一導電層以覆蓋保護層、汲極以及光阻層。然後，移除光阻層以使光阻層上之導電層一併被移除。上述之形成導電層的方法包括藉由濺鍍形成一銦錫氧化物層或一銦鋅氧化物層。
在本發明之畫素結構製作方法中，照射於導電層的雷射能量例如是介於10至500 mJ/cm2
之間。另外，雷射的波長例如是介於100 nm至400 nm之間。
本發明利用雷射剝除的方式來製作保護層，並且使得通道層、源極與汲極同時製作完成，因此相較於習知之畫素結構製作方法，可以簡化製程步驟並減少光罩的製作成本。此外，在製作保護層時，雷射剝除所使用的遮罩較習知之光罩簡易，故此雷射剝離製程步驟中所使用之遮罩的造價較為低廉。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖2A~圖2G為本發明之一種畫素結構的製作方法之示意圖。請參照圖2A，首先提供一基板200，基板200之材質例如為玻璃、塑膠等硬質或軟質材料。接著，形成一閘極212於基板200上。在本實施例中，可先形成一第一金屬層210(繪示於圖3A)於基板200上，之後再將第一金屬層210圖案化，以形成閘極212。此外，第一金屬層210例如是藉由濺鍍(sputtering)、蒸鍍(evaporation)或是其他薄膜沈積技術所形成，而第一金屬層210的圖案化例如是藉由藉由微影蝕刻製程來進行。
接著，請參照圖2B，於基板200上形成一覆蓋閘極212的閘介電層220，其中閘介電層220例如是藉由化學氣相沈積法(chemical vapor deposition，CVD)或其他合適的薄膜沈積技術所形成，而閘介電層220之材質例如是氧化矽、氮化矽或氮氧化矽等介電材料。接著，於閘介電層220上依序形成一半導體層230以及一第二金屬層240。在本實施例中，半導體層230之材質例如是非晶矽(amorphous silicon)或其他半導體材料，而第二金屬層240之材質例如為例如為鋁(Al)、鉬(Mo)、鈦(Ti)、釹(Nd)、上述之氮化物如氮化鉬(MoN)、氮化鈦(TiN)、其疊層、上述之合金或是其他導電材料。
接著請參考圖2C，在形成第二金屬層240之後，於閘極212上方的第二金屬層240上形成一光阻層250。如圖2C所示，光阻層250可分為一第一光阻區塊250a與位於第一光阻區塊250a兩側的第二光阻區塊250b，且第一光阻區塊250a的厚度小於第二光阻區塊250b的厚度。接著，以光阻層250為罩幕對第二金屬層240與半導體層230進行一第一蝕刻製程。
接著，減少光阻層250的厚度，直到第一光阻區塊250a被完全移除，如圖2D所示。在本實施例中，減少光阻層250厚度的方法例如是採用灰化的方式。請繼續參照圖2D，在第一光阻區塊250a被完全移除之後，再以剩餘之第二光阻區塊250b為罩幕對第二金屬層240進行一第二蝕刻製程。之後，再進行一去除剩餘的光阻層250的製程。在本實施例中，第一蝕刻製程、第二蝕刻製程例如為進行一濕式蝕刻，在其他實施例中，蝕刻製程也可以是乾式蝕刻。另外，去除光阻層250的製程例如是濕式蝕刻製程。
請接著參照圖2E，剩餘的第二金屬層240(繪示於圖2C)構成源極242與汲極244，而半導體層230(繪示於圖2C)構成通道層232，其中源極242與汲極244配置於通道層232的部分區域，且閘極212、通道層232、源極242以及汲極244構成一薄膜電晶體260。值得注意的是，不同於習知，本發明之通道層232、源極242以及汲極244為同時形成的，可以減少一道光罩製程，並降低製程的複雜度。另外，上述薄膜電晶體260的通道層232、源極242與汲極244例如是藉由同一道半調式光罩(half－tone mask)或灰調光罩(gray－tone mask)製程所形成。此外，在其他實施例中，在形成第二金屬層240以及光阻層250(繪示於圖2C)之前，可先在半導體層230的表面形成一歐姆接觸層(未繪示)，接著，再藉由第一蝕刻製程與第二蝕刻製程移除部分的歐姆接觸層(未繪示)。舉例而言，吾人可利用離子摻雜(ion doping)的方式於半導體層230的表面形成N型摻雜區，以減少半導體層230與第二金屬層240之間的接觸阻抗。
接著請參照圖2F，形成一保護層270於閘介電層220與薄膜電晶體260上。在本實施例中，保護層270之材質例如為氮化矽或氧化矽，而其形成之方法例如是以物理氣相沈積法或化學氣相沈積法全面性地沈積在基板200上。傳統使用微影及蝕刻製程移除部份保護層270，並暴露出汲極244。值得一提的是，在暴露出汲極244的同時也暴露出底下半導體層230的側邊，且實務上由於半導體層230的蝕刻速率比汲極244之金屬材質的蝕刻速率快，導致半導體層230容易產生側向凹口，以致於在沉積畫素電極282(繪示於圖2G)之後續製程中，容易因為半導體層230的側向凹口而使得畫素電極282(繪示於圖2G)無法與汲極244接合，產生汲極244與畫素電極282(繪示於圖2G)之間斷線的問題。
本發明經由一雷射剝離製程而使得保護層270暴露出汲極244。其中，雷射剝離製程可以如圖2F所示，雷射L經由一第一遮罩S1照射保護層270，以移除部分保護層270中，並暴露出汲極244。詳言之，經雷射L照射後的保護層270會吸收雷射L的能量而從薄膜電晶體260表面剝離(lift－off)，留下被第一遮罩S1遮住的保護層270，進而將汲極244上方的部分保護層移除。具體而言，用來剝離保護層270的雷射L之能量例如是介於10至500 mJ/cm2
之間。另外，雷射L的波長例如是介於100 nm至400 nm之間。由於雷射剝離製程不會對汲極244與半導體層230產生影響或破壞，因此後續沉積的畫素電極282(繪示於圖2G)，連接暴露的汲極244時，汲極244與半導體層230的側邊依然平緩，不會使畫素電極282(繪示於圖2G)產生斷線。
請繼續參考圖2G，接著形成一畫素電極282於閘介電層220上，且畫素電極282連接至暴露之汲極244。在本實施例中，形成畫素電極282的方法例如是在移除第一遮罩S1所暴露的部分保護層270之後，形成一導電層280(繪示於圖4A)於保護層270以及汲極244上。接著，再圖案化導電層280。由於汲極244與半導體層230上的保護層270是利用雷射剝離製程形成，畫素電極282連接暴露的汲極244時不會有斷線的問題。
值得注意的是，上述形成閘極212的方法也可以是利用雷射剝離製程進行製作。圖3A~圖3C為一種形成閘極的雷射剝離製程示意圖。請先參照圖3A，形成一第一金屬層210於基板200上。接著請參照圖3B，提供一第二遮罩S2於第一金屬層210上方，且第二遮罩S2暴露出部分之第一金屬層210。然後，使用雷射L經由第二遮罩S2照射第一金屬層210，以移除第二遮罩S2所暴露的部分第一金屬層210。最後如圖3C所示，剩餘的第一金屬層210構成閘極212。
此外，上述形成畫素電極282的製作方法也可以利用雷射剝離製程來完成，圖4A~圖4C為一種形成畫素電極的雷射剝離製程示意圖。請先參照圖4A，在移除第一遮罩S1所暴露的部分保護層270之後，形成一導電層280於保護層270以及薄膜電晶體260上。接著如圖4B所示，提供一第三遮罩S3於導電層280上方，且第三遮罩S3暴露出部分的導電層280。然後，請參照圖4C再使用雷射L經由第三遮罩S3照射導電層280，以移除第三遮罩S3所暴露的部分導電層280。
當然，在其他實施例中，形成畫素電極282的方法還可以如圖5A~圖5C所繪示。請先參照圖5A，在移除第一遮罩S1所暴露的部分保護層270之後，形成一光阻層250’於保護層270上，其中光阻層250’暴露出部分之汲極244。接著如圖5B所示，形成一導電層280以覆蓋保護層270、汲極244以及光阻層250’。然後，請參照圖5C，移除光阻層250’以使光阻層250’上之導電層280一併被移除，而剩餘的導電層280即構成畫素電極282。另外，上述形成導電層280的方法例如是藉由濺鍍形成一銦錫氧化物層或一銦鋅氧化物層。此外，上述之本發明之雷射剝離製程亦可利用數位曝光方式(digital exposure)來進行，其中數位曝光方式例如是使得雷射光束之自動定位以及調整能量之作用，來進行雷射剝除。
基於上述，本發明同時製作通道層、源極以及汲極，因此相較於習知具有減少製程步驟之優點。並且，本發明採用雷射L照射的方式形成保護層，而非採用習知的微影蝕刻製程，因此本發明所提出之畫素結構的製作方法至少具有下列優點：本發明提出之畫素結構的製作方法，其保護層製程不需使用微影製程，故相較於微影製程所使用之高精度光罩製程，能降低光罩之製作成本。
由於製作畫素結構的製程較少，可以減少冗長的光罩製程(如光阻塗佈、軟烤、硬烤、曝光、顯影、蝕刻、光阻剝除等)製作畫素結構時所產生缺陷。
本發明所提出之雷射剝除部份保護層的方法，不會對汲極與半導體層產生影響或破壞，因此後續沉積的畫素電極，連接暴露的汲極時，不會產生畫素電極斷線的問題。
本發明所提出之雷射剝除部份保護層的方法可以應用於畫素修補中之畫素電極的修補，以在畫素結構製程中，移除可能殘留的畫素電極(ITO residue)，解決畫素電極之間的短路問題，進而增加生產良率。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、200．．．基板
20、212．．．閘極
30．．．第一介電層
40、232．．．通道層
50、242．．．源極
60、244．．．汲極
70．．．第二介電層
80、282．．．畫素電極
90．．．畫素結構
210．．．第一金屬層
220．．．閘介電層
230．．．半導體層
240．．．第二金屬層
250、250’．．．光阻層
250a．．．第一光阻區塊
250b．．．第二光阻區塊
260．．．薄膜電晶體
270．．．保護層
280．．．導電層
282．．．畫素電極
H．．．接觸孔
L．．．雷射
S1．．．第一遮罩
S2．．．第二遮罩
S3．．．第三遮罩
圖1A~圖1G為習知畫素結構之製造流程圖。
圖2A~圖2G為本發明之一種畫素結構的製作方法之示意圖。
圖3A~圖3C為一種形成閘極的雷射剝離製程示意圖。
圖4A~圖4C為一種形成畫素電極的雷射剝離製程示意圖。
圖5A~圖5C為另一種形成畫素電極的製作方法示意圖。
200．．．基板
212．．．閘極
220．．．閘介電層
232．．．通道層
242．．．源極
244．．．汲極
260．．．薄膜電晶體
270．．．保護層
L．．．雷射
S1．．．第一遮罩
Claims (11)
- 一種畫素結構的製作方法，包括：提供一基板；形成一閘極於該基板上；形成一閘介電層於該基板上，以覆蓋該閘極；同時形成一通道層、一源極以及一汲極於該閘極上方的該閘介電層上，其中該源極與該汲極配置於該通道層的部分區域，且該閘極、該通道層、該源極以及該汲極構成一薄膜電晶體，其中同時形成該通道層、該源極以及該汲極的方法包括：形成一半導體層於該閘介電層上；形成一第二金屬層於該半導體層上；形成一光阻層於該閘極上方的該第二金屬層上，其中該光阻層可分為一第一光阻區塊與位於該第一區塊兩側的一第二光阻區塊，且該第一光阻區塊的厚度小於該第二光阻區塊的厚度；以該光阻層為罩幕對該第二金屬層與該半導體層進行一第一蝕刻製程；減少該光阻層的厚度，直到該第一光阻區塊被完全移除；以及以剩餘之該第二光阻區塊為罩幕對該第二金屬層進行一第二蝕刻製程，以使剩餘的該第二金屬層構成該源極以及該汲極，而該半導體層構成該通道層；形成一保護層於該閘介電層與該薄膜電晶體上； 使用一雷射經由一第一遮罩(shielding mask)照射該保護層，以使得該保護層暴露出該汲極，且暴露出該汲極與該半導體層之側邊，其中該雷射的能量介於10至500mJ/cm2 之間，且該雷射的波長介於100nm至400nm之間；以及形成一畫素電極於該閘介電層上，且該畫素電極連接至暴露之該汲極，且覆蓋該汲極與該半導體層之側邊。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中形成該閘極的方法包括：形成一第一金屬層於該基板上；以及圖案化該第一金屬層，以形成該閘極。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中形成該閘極的方法包括：形成一第一金屬層於該基板上；提供一第二遮罩於該第一金屬層上方，且該第二遮罩暴露出部分之該第一金屬層；以及使用雷射經由該第二遮罩照射該第一金屬層，以移除該第二遮罩所暴露的部分該第一金屬層。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中形成該通道層、該源極以及該汲極的方法更包括：在形成該半導體層之後，形成一歐姆接觸層於該半導體層表面：以及經由該第一蝕刻製程與該第二蝕刻製程，移除對應於該第二光阻區塊之外的該歐姆接觸層。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中減少該光阻層厚度的方法包括進行一灰化(ashing)製程。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中形成該畫素電極的方法包括：在移除該第一遮罩所暴露的部分該保護層之後，形成一導電層於該保護層以及該薄膜電晶體上；以及圖案化該導電層。
- 如申請專利範圍第6項所述之畫素結構的製作方法，其中形成該導電層的方法包括藉由濺鍍形成一銦錫氧化物層或一銦鋅氧化物層。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中形成該畫素電極的方法包括：在移除該第一遮罩所暴露的部分該保護層之後，形成一導電層於該保護層以及該薄膜電晶體上；提供一第三遮罩於該導電層上方，且該第三遮罩暴露出部分的該導電層；以及使用雷射經由該第三遮罩照射該導電層，以移除該遮罩所暴露的部分該導電層。
- 如申請專利範圍第8項所述之畫素結構的製作方法，其中形成該導電層的方法包括藉由濺鍍形成一銦錫氧化物層或一銦鋅氧化物層。
- 如申請專利範圍第1項所述之畫素結構的製作方法，其中形成該畫素電極的方法包括： 在移除該第一遮罩所暴露的部分該保護層之後，形成一光阻層於該保護層上，其中該光阻層暴露出部分之該汲極；形成一導電層，以覆蓋該保護層、該汲極以及該光阻層；以及移除該光阻層，以使該光阻層上之該導電層一併被移除。
- 如申請專利範圍第10項所述之畫素結構的製作方法，其中形成該導電層的方法包括藉由濺鍍形成一銦錫氧化物層或一銦鋅氧化物層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096133816A TWI466298B (zh) | 2007-09-11 | 2007-09-11 | 畫素結構的製作方法 |
| US12/121,777 US20090068777A1 (en) | 2007-09-11 | 2008-05-15 | Method for manufacturing pixel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096133816A TWI466298B (zh) | 2007-09-11 | 2007-09-11 | 畫素結構的製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200913271A TW200913271A (en) | 2009-03-16 |
| TWI466298B true TWI466298B (zh) | 2014-12-21 |
Family
ID=40432291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096133816A TWI466298B (zh) | 2007-09-11 | 2007-09-11 | 畫素結構的製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090068777A1 (zh) |
| TW (1) | TWI466298B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI459450B (zh) * | 2011-12-29 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 畫素結構 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI227794B (en) * | 2002-12-09 | 2005-02-11 | Lg Philips Lcd Co Ltd | Manufacturing method of array substrate having color filter on thin film transistor structure |
| US20050191572A1 (en) * | 2002-02-14 | 2005-09-01 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
| TWI242099B (en) * | 2003-08-28 | 2005-10-21 | Ind Tech Res Inst | Method of manufacturing a TFT array panel for a LCD |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514618A (en) * | 1995-02-23 | 1996-05-07 | Litel Instruments | Process for manufacture of flat panel liquid crystal display using direct laser etch |
| JP3507771B2 (ja) * | 2000-07-03 | 2004-03-15 | 鹿児島日本電気株式会社 | パターン形成方法及び薄膜トランジスタの製造方法 |
| GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
| KR100904270B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100556701B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| US7371625B2 (en) * | 2004-02-13 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| KR101074389B1 (ko) * | 2004-11-05 | 2011-10-17 | 엘지디스플레이 주식회사 | 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법 |
-
2007
- 2007-09-11 TW TW096133816A patent/TWI466298B/zh not_active IP Right Cessation
-
2008
- 2008-05-15 US US12/121,777 patent/US20090068777A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191572A1 (en) * | 2002-02-14 | 2005-09-01 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
| TWI227794B (en) * | 2002-12-09 | 2005-02-11 | Lg Philips Lcd Co Ltd | Manufacturing method of array substrate having color filter on thin film transistor structure |
| TWI242099B (en) * | 2003-08-28 | 2005-10-21 | Ind Tech Res Inst | Method of manufacturing a TFT array panel for a LCD |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200913271A (en) | 2009-03-16 |
| US20090068777A1 (en) | 2009-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
| TWI232556B (en) | Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor | |
| JP3828505B2 (ja) | ブラックマトリックスを備えた平板表示装置及びその製造方法 | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
| TWI408812B (zh) | 畫素結構的製作方法 | |
| JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
| US6998640B2 (en) | Thin film transistor structure | |
| CN107359205B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| US7816159B2 (en) | Method for fabricating pixel structure | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| KR100875801B1 (ko) | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 | |
| US7682884B2 (en) | Method for fabricating pixel structure | |
| US20090053844A1 (en) | Method for fabricating pixel structure | |
| TWI466298B (zh) | 畫素結構的製作方法 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| TWI334647B (en) | Method for manufacturing pixel structure | |
| KR100451849B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100686336B1 (ko) | 액티브 매트릭스 평판표시장치 및 그 제조방법 | |
| KR101369257B1 (ko) | 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법 | |
| KR20070095549A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| US20090053861A1 (en) | Method for fabricating pixel structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |