KR100686336B1 - 액티브 매트릭스 평판표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 반투과 마스크를 사용하여 소스/드레인 전극과 화소 전극을 동시에 형성하여 마스크 수를 줄임으로써, 생산수율 향상 및 제조비용을 절감할 수 있는 액티브 매트릭스 평판표시장치 및 그 제조방법에 관한 것이다.

본 발명은 반도체층을 형성하고, 반도체층의 상부에 게이트 절연막을 형성하고, 게이트 절연막의 상부면에 게이트 전극을 형성하고, 반도체층에 도전성을 갖는 소스/드레인 영역을 형성하고, 게이트 전극이 형성된 기판상에 층간 절연막을 형성하고, 층간 절연막과 게이트 절연막을 식각하여 소스/드레인 영역을 노출시키고, 상기 소스/드레인 영역 상에 금속을 형성하여 금속 실리사이드를 형성하고, 층간 절연막상에 투명도전막과 소스/드레인 전극물질을 2층 구조가 이루어 지도록 순차 증착하고, 투명도전막과 소스/드레인 전극물질을 식각하여 소스/드레인 전극과 화소 전극을 동시에 형성하여, 총 6매의 마스크를 사용하는 것을 특징으로 한다.

액티브 매트릭스 평판 표시장치, 평탄화 보호막, 반투과 마스크(half-tone mask) , 반도체층, 소스/드레인 전극, 게이트 전극, 비어홀, 유기EL(유기 전계 발광 표시 소자)

Description

액티브 매트릭스 평판표시장치 및 그 제조방법{Active Matrix Flat Panel Display Device and Fabrication Method thereof}

도 1은 종래의 액티브 매트릭스 평판표시장치 및 제조방법에 관한 설명을 위한 도면의 단면도.

도 2a 내지 도 2e는 본 발명에 실시예에 따른 액티브 매트릭스 평판표시장치의 제조방법을 설명하기 위한 공정 단면도.

*도면의 주요 부분에 대한 설명*

100: 절연기판 116:소스 전극

118:드레인 전극 150: 버퍼층

132: 폴리 실리콘 134: 게이트 전극

152, 154: 절연층 162: 화소 전극

180: 평탄화 보호막 270: 유기EL

본 발명은 액티브 매트릭스 평판 표시장치 및 그 제조방법에 관한 것으로, 더욱 구체적으로는 소스/드레인 전극과 화소 전극을 연결하기 위한 비어홀 공정이 없이 반투과 마스크를 사용하여 소스/드레인 전극과 화소 전극을 동시에 형성시킬 수 있는 액티브 매트릭스 평판 표시장치 및 그의 제조방법에 관한 것이다.

최근에 유기EL을 이용한 액티브 매트릭스 평판표시장치인 AMOLED(Active Matrix Organic Lignt Emitting Device)개발이 심하 되고 있는 가운데 휴대폰 등에 이를 적용함으로써, 두께와 크기를 대폭 축소함은 물론 제조비용이 절감되고 공정을 단순화시킬 수 있게 되었다.

이하 액티브 매트릭스 평판표시장치의 제조방법을 도 1을 참조하여 개략적으로 설명하면 다음과 같다.

도 1에 도시한 바와 같이, 먼저 유리나 합성 수지 등으로 이루어진 투명한 절연 기판(5)상에 버퍼층(2)을 형성하고, 버퍼층(2)의 상부면에 비정질 실리콘막을 도포한 후에 통상적인 결정화 방법을 통하여 비정질 실리콘막을 폴리 실리콘(poly-Si)막으로 결정화한후, 이를 패터닝하여 반도체층(10)을 형성한다. 그리고 반도체층(10)을 형성한후 반도체층(10)의 상부에 게이트 절연막(15)을 형성한다.

이후에, 게이트 절연막(15)의 상부면에 게이트 전극용 금속물질을 증착시키고 이를 패터닝 함으로써, 게이트 절연막(15)의 상부면 중에서 반도체층(10)이 형성된 소정부분과 대응되는 부분에 게이트 전극(20)을 형성한 후, 반도체층(10)으로 소정도전형 불순물을 이온 주입하여 소스/드레인 영역(14, 12)을 형성한다.

이후에, 게이트 전극(20)의 상부에 층간 절연막(30)을 도포한다. 이어서, 층간 절연막(30)중에서 소스/드레인 영역(12, 14)의 일부분이 노출되도록 상기 층간절연막(30)과 게이트 절연막(15)을 식각하여 소스/드레인 전극용 콘택홀(52, 54)을 형성한다.

계속해서, 층간 절연막(30)의 상부면에 소스/드레인 전극물질을 증착시키고, 이를 패터닝하여 소스/드레인 전극(50, 55)을 형성한다. 여기서, 소스/드레인 전극(50, 55)이 증착될 때 콘택홀이 채워지므로 소스/드레인 전극(50, 55)과 상기의 소스/드레인 영역(14, 12)이 전기적으로 연결된다.

이후에, 이들의 상부에 패시베이션막(40)을 도포하고, 드레인 전극(55)의 일부분이 노출되도록 상기 패시베이션막(40)을 식각하여 비어홀(62)을 형성한다.

이어, ITO막과 같은 투명도전막을 패시베이션막(40)의 상부면에 증착시킨 후에 투명도전막을 패터닝하여 플러스 전극이 인가되는 화소 전극(60)을 형성한다. 이때, 비어홀(62)을 통해서 소스 전극(55)과 화소 전극(60)이 전기적으로 연결된다.

이후에, 상기 화소 전극(60)의 일부분을 노출시키는 개구부를 구비한 평탄화 보호막(70)을 형성한 후, 상기 개구부내의 화소 전극(60)상에 소정의 색을 갖는 유기EL을 증착함으로써 전류의 흐름에 의해 빛을 발산시키는 발광 소자층(80)을 형성하고, 상기 발광 소자층(80)의 상부에 캐소드전극용 금속물질을 증착시켜 마이너스 전원이 공급되는 캐소드 전극(90)을 형성한다.

한편, 이와같이 제조하는 과정에서 최소 8개의 마스크가 필요하다.

즉, 반도체층(10)을 형성하는 공정, 게이트 전극(20)을 형성하는 공정, 소정도전형 불순물을 이온주입하여 소스/드레인 영역(14, 12)을 형성하는 공정, 게이트 절연막(15)의 소정부분에 콘택홀(52, 54)을 형성하는 공정, 소스/드레인 전극(50, 55)을 형성하는 공정, 비어홀(62)을 형성하는 공정, 화소 전극(60)을 형성하는 공정, 평탄화 보호막(70)에 개구부를 형성하는 공정 등에서 마스크가 사용된다.

상기와 같이, 8개의 마스크를 사용함으로써 세정, 스트립, 검사 과정 등에서 부가적인 공정이 추가로 들어가게 됨으로써 공정시간이 증가되고, 공정수 및 마스크 제작비등의 생산비용 및 불량률이 증가되는 문제점이 있다.

따라서, 본 발명은 액티브 매트릭스 평판 표시장치의 제작에 있어서 소스/드레인 전극과 화소 전극을 동시에 형성함으로써 마스크의 개수를 줄이는데 그 목적이 있다.

본 발명은 반투과 마스크를 사용함으로써 총 6 매의 마스크 만으로 액티브 매트릭스 평판 표시장치를 제작을 함으로써 공정의 단순화에 그 목적이 있다.

상기의 목적을 달성하기위하여, 절연기판 위에 형성되는 소스/드레인 영역을 구비한 반도체층과, 상기 반도체층을 포함한 기판의 상부에 형성되는 게이트 절연막과, 상기 게이트 절연막 중에서 상기 반도체층과 대응되는 일부분에 형성되는 게이트 전극과, 상기 게이트전극을 덮으며 상기 반도체층의 양측의 소정부분이 외부로 노출되고, 상기 노출된 반도체층 상부에 금속 실리사이드가 형성된 콘택홀들이 형성되어 있는 층간 절연막과, 상기 층간 절연막상에 형성되어 상기 콘택홀들을 통해 상기 소스/드레인 영역에 형성되는 소스/드레인 전극과,상기 층간 절연막상에 형성되어 상기 소스/드레인 전극 중 하나에 연결되는 화소 전극을 구비하며, 상기 소스/드레인 전극은 투명도전막과 소스/드레인 전극물질의 2층구조로 이루어지고, 상기 화소전극은 상기 소스/드레인 전극 중 하나의 투명도전막으로 부터 연장형성된 것을 특징으로 하는 액티브 매트릭스 평판표시장치를 제공하는 것을 특징으로 한다.

또한, 본 발명은 절연기판상에 반도체층을 형성하는 단계와, 상기 절연기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막의 상부에 반도체층과 대응되는 부분에 게이트 전극을 형성하는 단계와, 상기 반도체층에 도전성을 갖는 소스/드레인 영역을 형성하는 단계와, 상기 게이트 전극이 형성된 상기 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막과 게이트 절연막을 식각하여 소스/드레인 영역을 노출시키는 단계와, 상기 소스/드레인 영역 상부에 금속을 적층하여 금속 실리사이드를 형성하는 단계, 상기 층간 절연막상에 투명도전막과 소스/드레인 전극물질을 순차 증착하는 단계와, 상기 투명도전막과 소스/드레인 전극물질을 식각하여 소스/드레인 전극과 화소 전극을 형성하는 단계를 포함하며, 상기 소스/드레인 전극은 투명도전막과 소스/드레인 전극물질의 2층 구조를 갖고, 상기 화소전극은 상기 소스/드레인 전극 중 하나의 투명도전막으로부터 연장된 투명도전막으로 이루어지는 것을 특징으로 하는 액티브 매트릭스 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.

바람직하게, 투명도전막과 폴리실리콘막은 콘택저항이 크기 때문에, 추가적으로 콘택저항을 줄여주는 물질인 Ni 등의 금속물질을 미리 증착하여 콘택 열처리과정에서 수 Å 이하의 두께로 증착하여 실리사이드를 형성함으로서 콘택저항에 따른 디바이스의 전기적 특성을 향상시킬 수 있다.

이하 적어도 하나 이상의 TFT를 갖는 액티브 매트릭스 평판표시장치의 제조 방법에 대해서 첨부된 도면 도 2a 내지 2e를 참조하여 상세히 설명하고자 한다.

먼저, 도 2a에 도시된 바와 같이 절연기판(100)의 상부면 전체에 절연기판(100)에서 형성된 불순물의 유입을 막아주는 버퍼층(150)을 형성하고, 버퍼층(150)의 상부면에 비정질 실리콘막을 도포한 후에 통상적인 결정화 방법을 통하여 비정질 실리콘막을 폴리 실리콘(poly-Si)막으로 결정화한다. 이어, 폴리 실리콘막을 패터닝하여 도 2a에 도시된 바와 같이 반도체층(132)을 형성한다.

이어, 반도체층(132)과 버퍼층(150)을 덮도록 반도체층(112)의 상부면에 절연물질을 도포하여 반도체층(132)과 상부층을 전기적으로 절연시키는 게이트 절연막(152)을 형성한다.

그리고, 게이트 절연막(152)의 상부면에 게이트전극용 금속물질을 증착시키고, 게이트전극용 금속물질을 패터닝하여 게이트 절연막(152) 중에서 반도체층(132)의 상부에 게이트 전극(134)을 형성하고, 상기 반도체층(132)으로 소정도전형, 예를들어 P형 불순물을 이온 주입하여 소스/드레인 영역(125, 121)을 형성한다.

절연기판(10)의 전면에 절연물질을 도포하여 게이트 전극(134)을 상부층으로부터 절연시키고 유전체로 사용되는 층간 절연막(154)을 형성한후, 상기의 게이트 절연막(152)과 층간 절연막(154) 중에서 소스/드레인 영역(125, 121)에 대응되는 부분에 소정크기의 콘택홀(126, 124)을 형성하여 게이트 절연막(152) 및 층간 절연막(154)의 외부로 소스/드레인 영역(125, 121)의 소정부분을 노출시킨다.

이후에, 도 2b에 도시된 바와 같이 콘택홀(126, 124)이 형성되면, Ni등의 금속을 수 Å이하의 두께로 증착하여 콘택홀의 열처리 과정에서 실리사이드를 형성한후, 투명도전막 및 소스/드레인 전극물질(117)을 차례대로 증착시키고, 그위에 감광막(170)을 도포한다. 도 2b에 도시된 바와 같이 반투과 마스크(110)를 사용하여 상기 감광막(170)을 패터닝한다.

따라서, 도 2c에서와 같이 소스/드레인 전극(118, 116)과 화소전극(162)이 형성될 부분에만 감광막(170)이 남게 된다. 이때, 감광막(170)은 화소전극(162)이 형성될 부분의 두께가 소스/드레인 전극(118, 116)이 형성될 부분보다 얇게 패터닝된다.

여기서, 상기 반투과 마스크(110)에 있어서 석영과 같은 투명기판(111)상에 입사되는 빛을 완전히 차단할 수 있을 정도의 두께로 크롬막(112-1)이 형성되고, 상기 반투과 영역에는 크롬막 보다 상대적으로 얇게 형성되는 크롬막(112-2)이 사용된다.

이후에, 도 2d에 도시한 바와 같이, 상기 감광막(170)을 이용하여 상기 투명도전막과 소스/드레인 전극물질을 식각하여 화소 전극(162)을 형성함과 동시에 소스/드레인 전극(118, 116)이 형성된다.

이어, 도 2e에 도시한 바와 같이 상부 전면에 절연물질을 도포한 후에, 화소분리층으로 사용되는 평탄화 보호막(180)을 형성하고, 상기 평탄화 보호막(180)을 식각하여 평탄화 보호막(180)의 상부면 중에서 화소 전극(162)에 대응되는 부분에 소정크기를 갖는 개구부를 형성한다.

이어, 개구부를 포함하여 평탄화 보호막(180)상에 소정의 색을 갖는 유기 EL 을 도포함으로써, 전류의 흐름에 의해 소정 색의 빛을 자체적으로 발산하는 발광 소자층(270)을 형성한다.

앞에서 설명한 구성을 갖는 발광 소자층(270)이 형성되면, 발광 소자층(270)과 평판화 보호막(180)을 덮도록 발광 소자층(270)의 상부에 캐소드 전극물질을 증착함으로써, 마이너스 전원이 인가되면 발광 소자층에 전자를 공급하는 캐소드 전극(250)을 형성한다.

이상에서, 설명한 과정을 거쳐 액티브 매트릭스 평판표시장치를 제조할 경우 소스/드레인(118,116) 전극과 화소 전극(162)을 반투과 마스크(110)를 이용하여 동시에 형성하기 때문에 별도의 비어홀 형성공정과 화소 전극(162)형성 공정이 필요없기 때문에 총 6 매의 마스크가 사용된다.

즉, 마스크가 사용되는 공정은 반도체층(132)을 형성하는 공정; 게이트 전극(134)을 형성하는 공정; P형 불순물을 이온 주입하여 소스/드레인 영역(125, 121)을 형성하는 공정; 콘택홀(126, 124)을 형성하는 공정; 소스/드레인(118, 116) 및 화소 전극(162)을 형성하는 공정; 평탄화 보호막(180)을 형성하는 공정등이다.

상기한 바와 같이 반투과 마스크를 이용하여 소스/드레인 전극과 화소 전극을 동시에 형성함으로서 2개의 마스크를 줄일 수 있고, 이에 따른 각 1개의 마스크를 진행하기 위한 세정, PR코팅, 노광, 현상, 검사, 식각, PR스트립, 검사, 세정등의 9개의 추가공정을 줄일 수 있어 최대 18개의 추가공정을 줄일 수 있기 때문에 불량률의 저감에 따른 수율의 향상 및 생산비용절감을 할 수 있다.

Claims (4)

1. 절연기판 위에 형성되는 소스/드레인 영역을 구비한 반도체층;

   상기 반도체층을 포함한 기판의 상부에 형성되는 게이트 절연막;

   상기 게이트 절연막 중에서 상기 반도체층과 대응되는 일부분에 형성되는 게이트 전극;

   상기 게이트전극을 덮으며 상기 반도체층의 양측의 일부분이 외부로 노출되고, 상기 노출된 반도체층 상부에 금속 실리사이드가 형성된 콘택홀들이 형성되어 있는 층간 절연막;

   상기 층간 절연막상에 형성되어 상기 콘택홀들을 통해 상기 소스/드레인 영역에 형성되는 소스/드레인 전극;

   상기 층간 절연막상에 형성되어 상기 소스/드레인 전극 중 하나에 연결되는 화소 전극을 구비하며,

   상기 소스/드레인 전극은 투명도전막과 소스/드레인 전극물질의 2층구조로 이루어 지고,

   상기 화소전극은 상기 소스/드레인 전극 중 하나의 투명도전막으로 부터 연장형성된 것을 특징으로 하는 액티브 매트릭스 평판표시장치.
2. 절연기판상에 반도체층을 형성하는 단계;

   상기 절연기판상에 게이트 절연막을 형성하는 단계;

   상기 게이트 절연막의 상부에 반도체층과 대응되는 부분에 게이트 전극을 형성하는 단계;

   상기 반도체층에 도전성을 갖는 소스/드레인 영역을 형성하는 단계;

   상기 게이트 전극이 형성된 상기 기판상에 층간 절연막을 형성하는 단계;

   상기 층간 절연막과 게이트 절연막을 식각하여 소스/드레인 영역을 노출시키는 단계;

   상기 소스/드레인 영역 상부에 금속을 증착하여 금속 실리사이드를 형성하는 단계;

   상기 층간 절연막상에 투명도전막과 소스/드레인 전극물질을 순차 증착하는 단계;

   상기 투명도전막과 소스/드레인 전극물질을 식각하여 소스/드레인 전극과 화소 전극을 형성하는 단계를 포함하며;

   상기 소스/드레인 전극은 투명도전막과 소스/드레인 전극물질의 2층 구조를 갖고, 상기 화소전극은 상기 소스/드레인 전극 중 하나의 투명도전막으로부터 연장된 투명도전막으로 이루어지는 것을 특징으로 하는 액티브 매트릭스 평판표시장치의 제조방법.
3. 삭제
4. 제 2 항에 있어서, 상기 화소전극과 소스/드레인 전극을 형성하는 공정에서 반투과 마스크를 사용하여 투명도전막과 소스/드레인 전극물질을 식각하여 화소 전극과 소스/드레인 전극을 동시에 형성하는 것을 특징으로 하는 액티브 매트릭스 평판표시장치의 제조방법.

Images