KR20120019974A - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20120019974A KR20120019974A KR1020100083633A KR20100083633A KR20120019974A KR 20120019974 A KR20120019974 A KR 20120019974A KR 1020100083633 A KR1020100083633 A KR 1020100083633A KR 20100083633 A KR20100083633 A KR 20100083633A KR 20120019974 A KR20120019974 A KR 20120019974A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- drain
- oxide semiconductor
- insulating layer
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 139
- 238000000034 method Methods 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000011241 protective layer Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000011701 zinc Substances 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229960001296 zinc oxide Drugs 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 다수의 화소영역을 포함하여 영상을 표시하는 표시영역이 정의된 기판과; 상기 기판 상에 서로 교차하여 상기 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선과 연결되는 게이트전극과; 상기 게이트전극 상에 형성된 게이트절연막과; 상기 게이트절연막 상에 위치하며, 채널영역과 상기 채널영역 양측에 위치하는 소스영역 및 드레인영역을 포함하는 산화물반도체층; 상기 산화물반도체층 상에 위치하며, 상기 소스영역 및 드레인영역 각각을 노출하는 제 1 및 2 홀과, 상기 채널영역을 덮는 에치스타퍼를 포함하는 절연층과; 상기 제 1 및 2 홀 내에 각각 형성된 소스전극 및 드레인전극과; 상기 드레인전극과 연결되며, 상기 화소영역에 형성된 화소전극을 포함하는 액정표시장치를 제공한다.
Description
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 액정의 분자배열 방향을 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는, 박막트랜지스터와 이에 연결된 화소 전극이 매트릭스(matrix) 형태로 배열되어 구동되는 액티브 매트릭스 방식 액정표시장치(active matrix type LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
도 1은 종래의 액정표시장치용 어레이기판을 개략적으로 도시한 단면도이다.
도 1을 참조하면, 기판(10) 상에 게이트배선(미도시)과 이와 연결되는 게이트전극(23)이 형성되어 있다. 게이트전극(23) 상에는 게이트절연막(31)이 형성되어 있고, 게이트절연막(31) 상에는 액티브층(41)이 형성되어 있다. 액티브층(41) 상에는 에치스타퍼(etch stopper; 51)가 형성되어 있다. 액티브층(41) 중, 에치스타퍼(51) 하부에 위치하는 액티브층(41)의 부분은 채널영역(CH)에 해당된다.
에치스타퍼(51)를 사이에 두고, 오믹콘택층(61)과 소스전극 및 드레인전극(73, 75)이 액티브층(41) 상에 형성된다. 이와 같은 오믹콘택층(61)과 소스전극 및 드레인전극(73, 75)은, 에치스타퍼(51)의 양단과 중첩된다. 한편, 소스전극 및 드레인전극(73, 75) 형성시, 소스전극(73)과 연결되는 데이터배선(미도시)이 형성된다.
전술한 바에서, 게이트전극(23)과, 게이트절연막(31)과, 액티브층(41)과, 오믹콘택층(61)과, 소스전극 및 드레인전극(73, 75)은, 박막트랜지스터(Tr)를 구성하게 된다.
소스전극 및 드레인전극(73, 75) 상에는 보호층(81)이 형성되어 있으며, 이와 같은 보호층(81)에는 드레인전극(75)을 노출하는 드레인콘택홀(CNH)이 형성된다.
보호층(81) 상의 화소영역(P)에는 화소전극(91)이 형성된다. 이와 같은 화소전극(91)은, 드레인콘택홀(CNH)을 통해 드레인전극(75)과 연결된다.
전술한 바와 같은 구조를 갖는 종래의 액정표시장치용 어레이기판을 형성함에 있어서, 6개의 마스크를 이용한 6마스크공정이 요구된다.
즉, 게이트전극(23)을 형성하기 위한 마스크, 액티브층(41)을 형성하기 위한 마스크, 에치스타퍼(51)를 형성하기 위한 마스크, 소스전극 및 드레인전극(73, 75)과 그 하부의 오믹콘택층(61)을 형성하기 위한 마스크, 보호층(81)을 패터닝하기 위한 마스크, 화소전극(91)을 형성하기 위한 마스크가 필요하게 된다.
이처럼, 종래에는 많은 수의 마스크공정이 요구되며 이에 따라 제조비용이 증가하는 문제가 발생하게 된다.
또한, 종래에는, 소스전극 및 드레인전극(73, 75)이 에치스타퍼(51)와 중첩되도록 형성됨에 따라, 소스전극 및 드레인전극(73, 75)은 액티브층(41)의 채널영역(CH)과 중첩되게 된다. 이에 따라, 채널영역(CH)의 전계는 소스전극 및 드레인전극(73, 75)에 영향을 받게 되어 박막트랜지스터(Tr)의 소자 특성 저하를 초래한다. 더욱이, 공정상 오차 등에 의해, 채널영역(CH)과의 중첩 정도에 편차가 발생할 수 있게 되며, 이와 같은 경우에 박막트랜지스터(Tr)의 소자 특성 또한 편차가 발생할 수 있게 된다.
본 발명은, 마스크공정을 저감할 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 과제가 있다.
그리고, 본 발명은, 박막트랜지스터의 신뢰성을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 과제가 있다.
전술한 바와 같은 과제를 달성하기 위해, 본 발명은, 다수의 화소영역을 포함하여 영상을 표시하는 표시영역이 정의된 기판과; 상기 기판 상에 서로 교차하여 상기 화소영역을 정의하는 게이트배선 및 데이터배선과; 상기 게이트배선과 연결되는 게이트전극과; 상기 게이트전극 상에 형성된 게이트절연막과; 상기 게이트절연막 상에 위치하며, 채널영역과 상기 채널영역 양측에 위치하는 소스영역 및 드레인영역을 포함하는 산화물반도체층; 상기 산화물반도체층 상에 위치하며, 상기 소스영역 및 드레인영역 각각을 노출하는 제 1 및 2 홀과, 상기 채널영역을 덮는 에치스타퍼를 포함하는 절연층과; 상기 제 1 및 2 홀 내에 각각 형성된 소스전극 및 드레인전극과; 상기 드레인전극과 연결되며, 상기 화소영역에 형성된 화소전극을 포함하는 액정표시장치를 제공한다.
여기서, 상기 절연층은 제 3 홀을 더욱 포함하고, 상기 데이터배선은 상기 제 3 홀 내에 형성될 수 있다.
상기 산화물반도체층은, 적어도 상기 기판의 표시영역 전체에 형성되며, 가시광선 영역의 빛을 투과시키기 위해 3eV 이상의 밴드갭을 가질 수 있다.
상기 산화물반도체층은, 아연을 포함할 수 있다.
상기 절연층 상에 형성되며, 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 보호층을 더욱 포함하고, 상기 화소전극은, 상기 보호층 상에 형성되며, 상기 드레인콘택홀을 통해 상기 드레인전극과 연결될 수 있다.
다른 측면에서, 본 발명은, 다수의 화소영역을 포함하여 영상을 표시하는 표시영역이 정의된 기판 상에, 게이트배선과 상기 게이트배선과 연결된 게이트전극을 형성하는 단계와; 상기 게이트전극 상에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에, 채널영역과 상기 채널영역 양측에 위치하는 소스영역 및 드레인영역을 포함하는 산화물반도체층을 형성하는 단계와; 상기 산화물반도체층 상에, 상기 소스영역 및 드레인영역 각각을 노출하는 제 1 및 2 홀과 상기 채널영역을 덮는 에치스타퍼를 포함하는 절연층과, 상기 제 1 및 2 홀 내에 각각 형성된 소스전극 및 드레인전극과, 상기 소스전극과 연결되며 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와; 상기 화소영역에, 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.
여기서, 상기 절연층은 제 3 홀을 더욱 포함하고, 상기 데이터배선은 상기 제 3 홀 내에 형성될 수 있다.
상기 산화물반도체층은, 적어도 상기 기판의 표시영역 전체에 형성되며, 가시광선 영역의 빛을 투과시키기 위해 3eV 이상의 밴드갭을 가질 수 있다.
상기 산화물반도체층은, 아연을 포함할 수 있다.
상기 절연층 상에, 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 보호층을 형성하는 단계를 더욱 포함하고, 상기 화소전극은, 상기 보호층 상에 형성되며, 상기 드레인콘택홀을 통해 상기 드레인전극과 연결될 수 있다.
상기 제 1 내지 3 홀을 포함하는 절연층과, 상기 소스전극 및 드레인전극과, 상기 데이터배선을 형성하는 단계는, 상기 절연층 상에, 상기 제 1 내지 3 홀에 대응되는 개구부를 갖는 포토레지스트패턴을 형성하는 단계와; 상기 포토레지스트패턴을 식각마스크로 사용하여 상기 절연층을 식각하여, 상기 제 1 내지 3 홀을 형성하는 단계와; 상기 제 1 내지 3 홀이 형성된 상기 절연층 상에 상기 포토레지스트패턴이 유지된 상태에서, 상기 제 1 기판 상에 도전층을 증착하는 단계와; 상기 포토레지스트패턴에 대해 리프트오프 공정을 진행하여, 상기 포토레지스트패턴 및 그 상부의 도전층을 제거하여, 상기 소스전극 및 드레인전극과 상기 데이터배선 각각을 상기 제 1 내지 3 홀 내에 형성하는 단계를 포함할 수 있다.
본 발명에서는, 에치스타퍼를 채용하는 경우에도, 4마스크 공정을 통해 어레이기판을 제조할 수 있게 된다. 따라서, 종래에 비해, 마스크 공정을 저감할 수 있게 되며, 이에 따라 마스크 공정에 따른 제조비용을 절감할 수 있게 된다.
또한, 소스전극 및 드레인전극과 채널영역은 서로 중첩되지 않도록 형성됨에 따라, 박막트랜지스터의 신뢰성이 향상될 수 있게 된다.
도 1은 종래의 액정표시장치용 어레이기판을 개략적으로 도시한 단면도
도 2는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도.
도 3은 도 2의 절단선 III-III을 따라 도시한 단면도.
도 4a 내지 4f는, 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 제조하는 방법을 개략적으로 도시한 단면도.
도 5는 본 발명의 실시예에 따른 액정표시장치의 박막트랜지스터와 비교예에 따른 액정표시장치의 박막트랜지스터의 Vgs-Ids 커브(curve)를 도시한 도면.
도 2는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도.
도 3은 도 2의 절단선 III-III을 따라 도시한 단면도.
도 4a 내지 4f는, 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 제조하는 방법을 개략적으로 도시한 단면도.
도 5는 본 발명의 실시예에 따른 액정표시장치의 박막트랜지스터와 비교예에 따른 액정표시장치의 박막트랜지스터의 Vgs-Ids 커브(curve)를 도시한 도면.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도이고, 도 3은 도 2의 절단선 III-III을 따라 도시한 단면도이다.
도 2 및 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치(100)는 하부기판인 어레이기판(AS)과, 상부기판인 대향기판 예를 들면 컬러필터기판(CS)과, 어레이기판 및 컬러필터기판(AS, CS) 사이에 위치하는 액정층(LC)을 포함한다.
이와 같은 액정표시장치(100)에는, 다수의 화소영역(P)이 매트릭스 형태로 배치되어 영상을 표시하는 표시영역과, 표시영역 주변을 따라 위치하는 비표시영역이 정의될 수 있다.
어레이기판(AS)에는, 제 1 기판(110) 상에 서로 교차하는 게이트배선 및 데이터배선(121, 171)이 형성되어 있다. 게이트배선(121)은 제 1 방향을 따라 연장되며, 데이터배선(171)은 제 2 방향을 따라 연장되어 있다. 이와 같이 서로 교차하는 게이트배선 및 데이터배선(121, 171)은 화소영역(P)을 정의한다.
화소영역(P)에는, 게이트배선 및 데이터배선(121, 171)과 연결된 박막트랜지스터(Tr)가 배치되어 있다. 박막트랜지스터(Tr)는, 게이트전극(123)과, 게이트절연막(131)과, 액티브층(141a)과, 소스전극 및 드레인전극(173, 175)을 포함할 수 있다.
게이트전극(123)은 게이트배선(121)에 연결되어 있다. 게이트전극(123) 상에는 게이트절연막(131)이 형성되어 있다.
게이트절연막(131) 상에는 반도체 특성을 갖는 산화계물질(oxide material) 즉 산화물로 이루어진 산화물반도체층(141)이 형성되어 있다. 이와 같은 산화물반도체층(141)은, 예를 들면 적어도 제 1 기판(110)의 표시영역 전체에 걸쳐 형성될 수 있다. 더욱이, 산화물반도체층(141)은 실질적으로 제 1 기판(110) 전체에 걸쳐 형성될 수도 있다.
이와 같은 산화물반도체층(141) 중에서, 박막트랜지스터(Tr) 영역에 위치하는 부분은 액티브층(141a)에 해당된다고 볼 수 있다. 그리고, 이와 같은 액티브층(141a)은, 예를 들면 가운데 부분의 채널영역(CH)과, 채널영역(CH) 양측의 소스영역 및 드레인영역(SR, DR)을 포함할 수 있다.
산화물반도체층(141)은, 가시광선을 투과시킬 수 있을 정도의 밴드갭(band gap)을 가지게 된다. 예를 들면, 산화물반도체층(141)은 대략 3eV 이상의 밴드갭을 갖게 된다. 이와 같은 밴드갭을 갖게 됨으로써, 가시광선보다 짧은 파장 예를 들면 자외선 영역의 빛 및 그 보다 낮은 파장 영역의 빛을 차단하며, 가시광선 영역의 빛을 투과시키는 특성을 갖게 될 수 있다.
이에 따라, 백라이트(미도시)로부터 어레이기판(AS)에 입사되는 빛 중 가시광선 영역의 빛을 투과시킬 수 있게 된다.
이와 같은 산화물반도체로서는, 예를 들면 아연(Zn)을 포함하는 산화물로서 산화아연(ZnO), 산화인듐갈륨아연(InGaZnO4) 등이 사용될 수 있는데, 이에 한정되지는 않는다.
위와 같이 산화물반도체층(141)은, 반도체 특성과 가시광선 투과 특성을 동시에 가질 수 있게 된다. 따라서, 산화물반도체층(141) 중 게이트전극(123)에 대응되는 부분은 박막트랜지스터(Tr)의 액티브층(141a)으로서 기능할 수 있게 되며, 또한 나머지 부분 예를 들면 화소영역(P)에 위치하는 부분은 입사된 백라이트를 투과시키는 투명층으로서 기능할 수 있게 된다.
산화물반도체층(141) 상에는, 에치스타퍼(153)를 포함하는 절연층(151)이 형성될 수 있다. 이와 같은 절연층(151)은, 예를 들면 제 1 기판(110) 영역 전체에 걸쳐 형성될 수 있다.
절연층(151) 중, 채널영역(CH)에 대응되는 부분은 에치스타퍼(153)에 해당된다. 이와 같은 에치스타퍼(153)는, 그 하부에 위치하는 산화물반도체층(141)의 채널영역(CH)을 보호하는 기능을 하게 된다.
한편, 절연층(151)은, 개구부로서 제 1 내지 3 홀(H1 내지 H3)을 포함할 수 있다.
여기서, 제 1 및 2 홀(H1, H2) 각각은, 소스영역 및 드레인영역(SR, DR)을 노출하게 된다. 그리고, 제 3 홀(H3)은, 산화물반도체층(141)의 또 다른 영역으로서 이웃하는 화소영역(P) 사이에 위치하는 데이터배선(171)이 형성되는 영역을 노출할 수 있다. 이와 같이 데이터배선(171)이 형성되는 영역은, 설명의 편의를 위해, 데이터영역(DA)으로 칭하여 질 수 있다. 이와 같은 데이터영역(DA)은, 소스영역(SR)과 연결될 수 있다. 즉, 제 1 홀(H1)은 제 3 홀(H3)과 연결될 수 있게 된다.
서로 이격된 소스전극 및 드레인전극(173, 175)은, 제 1 및 2 홀(H1, H3) 각각을 채우도록 형성될 수 있다. 그리고, 소스전극(173)과 연결되는 데이터배선(171)은 제 3 홀(H3)을 채우도록 형성될 수 있다.
여기서, 소스전극 및 드레인전극(173, 175)과 데이터배선(171) 각각은, 제 1 내지 3 홀(H1 내지 H3)을 채우도록 형성됨에 따라, 실질적으로 제 1 내지 3 홀(H1 내지 H3)과 동일한 형상을 갖도록 형성될 수 있게 된다. 즉, 소스전극 및 드레인전극(173, 175)과 데이터배선(171) 각각은, 제 1 내지 3 홀(H1 내지 H3)의 영역 내에 위치하며, 해당 영역을 벗어나지 않게 된다.
이처럼, 소스전극 및 드레인전극(173, 175)은, 대응되는 제 1 및 2 홀(H1, H2) 내에 형성됨에 따라, 에치스타퍼(153)와 중첩되지 않게 된다. 이는, 소스전극 및 드레인전극(173, 175)이, 에치스타퍼(153) 하부의 채널영역(CH)과 중첩되지 않음을 의미하게 된다.
이처럼, 소스전극 및 드레인전극(173, 175)이, 채널영역(CH)과 중첩되지 않음에 따라, 이들 전극(173, 175)은 실질적으로 채널영역(CH)의 전계에 영향을 미치지 않게 된다. 이에 따라, 박막트랜지스터(Tr)의 소자 특성이 향상될 수 있게 된다.
더욱이, 모든 화소영역(P)에 있어, 소스전극 및 드레인전극(173, 175)과 채널영역(CH)은 실질적으로 중첩되지 않게 된다. 이에 따라, 종래에서 공정상 오차 등에 따른 소스전극 및 드레인전극과 채널영역 사이의 중첩에 대한 편차가 실질적으로 방지될 수 있게 된다.
전술한 바와 같은 절연층(151)은, 예를 들면 무기절연물질로 이루어질 수 있게 된다. 이와 같은 무기절연물질로서는, 산화계물질로서 예를 들면 산화실리콘(SiO2)이 사용되는 것이 바람직한데, 이에 한정되지는 않는다. 산화계물질이 사용되는 경우에는, 절연층(151) 하부의 물질층인 산화물반도체층(141)과의 접착특성이 우수한 효과가 있다.
절연층(151) 상에는, 보호층(181)이 형성된다. 보호층(181)으로서, 벤조사이클로부텐(benzocyclobutene: BCB)이나 수지 등의 유기절연물질 또는 산화실리콘(SiO2)이나 질화실리콘(SiNx) 등의 무기절연물질이 사용될 수 있다.
이와 같은 보호층(181)에는, 드레인전극(175)을 노출하는 드레인콘택홀(CNH)이 형성될 수 있다.
보호층(181) 상에는 화소전극(191)이 각 화소영역(P)에 형성된다. 화소전극(191)은 투명도전성물질로 이루어질 수 있다. 예를 들면, 투명도전성물질로서, ITO(indium-tin-oxide), IZO(indium-zinc-oxide), ITZO(indium-tin-zinc-oxide) 등의 물질이 사용될 수 있다.
이와 같은 화소전극(191)은, 드레인콘택홀(CNH)을 통해, 드레인전극(175)과 연결될 수 있게 된다.
컬러필터기판(CS)에는, 제 2 기판(210) 상에 블랙매트릭스(221)와 컬러필터층(231)이 형성될 수 있다. 블랙매트릭스(221)는, 예를 들면 박막트랜지스터(Tr), 게이트배선(121), 데이터배선(171) 중 적어도 하나에 대응되어 형성될 수 있다. 이와 같은 블랙매트릭스(221)에는, 화소영역(P)에 대응하여 개구부가 형성될 수 있다.
컬러필터층(231)은, 화소영역(P)에 대응하여 블랙매트릭스(221)의 개구부에 형성될 수 있다. 이와 같은 컬러필터층(231)은, 적(R), 녹(G), 청의 빛을 출사하는 적(R), 녹(G), 청 화소영역(P) 각각에 대응하는 적(R), 녹(G), 청 컬러필터패턴(231a, 231b)을 포함할 수 있다.
블랙매트릭스 및 컬러필터층(221, 231) 상에는, 평탄화층(241)이 형성될 수 있다. 평탄화층(241) 상에는, 화소전극(191)에 대향하는 공통전극(251)이 형성될 수 있다. 이와 같은 공통전극(251)은, 예를 들면 적어도 표시영역 전체에 걸쳐 형성될 수 있게 된다.
이하, 도 4a 내지 4f를 참조하여, 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법에 대해 설명한다.
도 4a 내지 4f는, 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 제조하는 방법을 개략적으로 도시한 단면도이다.
도 4a를 참조하면, 제 1 기판(110) 상에 제 1 도전물질 예를 들면 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 형성한다.
다음으로, 제 1 금속층에 대해 제 1 마스크공정을 진행하여, 제 1 금속층을 패터닝하게 된다. 이와 같은 제 1 마스크공정을 통해, 제 1 방향을 따라 연장된 게이트배선(도 2의 121)과, 게이트배선(121)과 연결된 게이트전극(123)을 형성하게 된다. 여기서, 마스크공정이라 함은, 포토레지스트 증착 공정, 포토마스크를 사용한 포토레지스트에 대한 노광 공정, 현상액을 사용한 노광된 포토레지스트에 대한 현상 공정, 현상된 포토레지스트 즉 포토레지스트 패턴을 사용한 식각 공정, 포토레지스트 패턴을 제거하는 스트립 공정 등을 포함할 수 있다.
다음으로, 도 4b를 참조하면, 게이트전극 및 게이트배선(121, 123)이 형성된 제 1 기판(110) 상에 게이트절연막(131)과, 산화물반도체층(141)과, 절연층(151)과, 포토레지스트층(160)을 형성한다.
여기서, 게이트절연막(131)으로서 무기절연물질이 사용될 수 있는데, 예를 들면 산화실리콘(SiO2)이나 질화실리콘(SiNx) 등이 사용될 수 있으며, 이에 한정되지는 않는다. 한편, 게이트절연막(131)으로서 산화실리콘(SiO2)이 사용되는 것이 바람직한데, 이는 산화물반도체층(141)과의 접착특성을 향상시키기 위한 측면을 고려한 것이라 할 것이다.
산화물반도체층(141)으로서는, 가시광선을 투과시킬 수 있을 정도의 밴드갭을 갖는 산화계물질이 사용될 수 있다. 예를 들면, 산화물반도체층(141)은 대략 3eV 이상의 밴드갭을 갖는 것이 바람직하다. 이에 따라, 가시광선보다 짧은 파장 영역의 빛을 차단하며, 가시광선 영역의 빛을 투과시키는 특성을 갖게 될 수 있다.
이와 같은 산화물반도체(141)로서는, 예를 들면 아연을 포함하는 산화물로서 산화아연(ZnO), 산화인듐갈륨아연(InGaZnO4) 등이 사용될 수 있는데, 이에 한정되지는 않는다.
절연층(151)으로서는, 산화계물질로서 예를 들면 산화실리콘(SiO2)이 사용되는 것이 바람직한데, 이에 한정되지는 않는다. 이는, 산화물반도체층(141)과의 접착특성을 향상시키기 위한 측면을 고려한 것이라 할 것이다.
포토레지스트층(160) 상부에는, 투과부(T)와 차단부(B)를 포함한 포토마스크(PM)가 위치하게 된다. 포토레지스트층(160)으로서, 빛을 받은 부분이 제거되는 파지티브타입(positive type)의 포토레지스트와, 빛을 받지 않은 부분이 제거되는 네거티브타입(negative type)의 포토레지스트가 사용될 수 있다. 본 발명의 실시예에서는, 설명의 편의를 위해, 파지티브타입의 포토레지스트가 사용되는 경우를 예로 들어 설명한다.
이와 같은 경우에, 포토마스크(PM)의 투과부(T)는, 소스영역 및 드레인영역(SR, DR)과 데이터영역(DA)에 대응하여 위치하게 된다. 그리고, 포토마스크(PM)의 차단부(B)는, 채널영역(CH)을 포함한 나머지 영역에 대응하여 위치할 수 있다.
이와 같이 투과부 및 차단부(T, B)를 위치시킨 후 노광 공정을 진행하고, 그 후에 포토레지스터층(160)에 대해 현상 공정을 진행하게 된다.
이에 따라, 도 4c를 참조하면, 포토레지스트층(160)에 대해, 투과부(T)에 대응되는 부분이 제거된다. 이와 같이 투과부(T)에 대응되는 부분이 제거되어 개구부를 갖는 포토레지스트층(160)은, 포토레지스트패턴(161)이라고 불리워진다.
다음으로, 포토레지스트패턴(161)을 식각마스크로 사용하여, 절연층(151)에 대해 식각 공정을 진행하게 된다. 이에 따라, 소스영역 및 드레인영역(SR, DR)과 데이터영역(DA)에 대응되는 절연층(151)의 부분들이 제거되어, 제 1 내지 3 홀(H1 내지 H3)이 형성된다. 이로 인해, 제 1 내지 3 홀(H1 내지 H3) 하부의 산화물반도체층(141)이 노출된다.
한편, 제 1 및 2 홀(H1, H2) 사이에 위치하는 절연층(151)의 부분, 즉 채널영역(CH) 상부에 위치하는 부분은 포토레지스트패턴(161)에 의해 덮혀져 제거되지 않게 되는데, 이와 같은 부분은 채널영역(CH)을 보호하는 에치스타퍼(153)에 해당된다.
다음으로, 도 4d를 참조하면, 제 1 내지 3 홀(H1 내지 H3)이 형성된 제 1 기판(110) 상에 전체적으로 제 2 도전물질 예를 들면 제 2 금속물질이 증착되어 제 2 금속층(170)이 형성된다. 여기서, 포토레지스트패턴(161)은 제거되지 않은 상태에 있게 되는 바, 제 2 금속층(170)은 포토레지스트패턴(161)의 상부 및 제 1 내지 3 홀(H1 내지 H3)에 형성되게 된다.
다음으로, 도 4e를 참조하면, 포토레지스터패턴(161)에 대해, 이를 스트립하기 위한 공정으로서 리프트오프(lift-off) 공정을 진행하게 된다. 이와 같은 리프트오프 공정에 의해, 포토레지스트패턴(161) 및 그 상부에 위치하는 제 2 금속층(170)은 함께 제거되게 된다.
이로 인해, 제 1 내지 3 홀(H1 내지 H3) 내에 위치하는 제 2 금속층(170)만이 남겨지게 된다. 여기서, 제 1 및 2 홀(H1, H2) 각각에 위치하는 제 2 금속층(170)은 소스전극 및 드레인전극(173, 175)에 해당되며, 제 3 홀(H3)에 위치하는 제 2 금속층(170)은 데이터배선(171)에 해당된다.
이처럼, 리프트오프 공정을 수행함으로써, 서로 이격하는 소스전극 및 드레인전극(173, 175)이 형성되며, 또한 소스전극(173)과 연결되고 제 2 방향을 따라 연장된 데이터배선(171)이 형성될 수 있게 된다.
전술한 바와 같이, 제 2 마스크 공정을 통해, 채널영역(CH)을 갖는 산화물반도체층(141) 상에는, 소스전극 및 드레인전극(173, 175)과, 데이터배선(171)과, 채널영역(CH)을 보호하는 에치스타퍼(173)가 형성될 수 있게 된다.
다음으로, 도 4f에 도시한 바와 같이, 소스전극 및 드레인전극(173, 175)이 형성된 제 1 기판(110) 상에 보호층(181)을 형성한다.
이와 같은 보호층(181)에 대해, 제 3 마스크 공정을 진행하여, 패터닝을 수행하게 된다. 이에 따라, 드레인전극(175)을 노출하는 드레인콘택홀(CNH)을 형성하게 된다.
다음으로, 보호층(181) 상에 투명도전성물질을 증착하고, 제 4 마스크 공정을 진행하여 패터닝을 수행하게 된다. 이에 따라, 각 화소영역(P)에는, 드레인콘택홀(CNH)을 통해 드레인전극(175)과 접촉하는 화소전극(191)을 형성할 수 있게 된다.
한편, 도시하지는 않았지만, 화소전극(191)이 형성된 제 1 기판(110) 상에 액정층을 배향하기 위한 배향막이 형성될 수 있다.
전술한 바와 같은 공정을 통해, 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 제조할 수 있게 된다.
한편, 전술한 바와 같이 제조된 액정표시장치용 어레이기판에 대해, 이와는 별도로 제작된 컬러필터기판과 액정층을 사이에 두고 결합함으로써, 본 발명의 실시예에 따른 액정표시장치(도 2의 100 참조)를 제조할 수 있게 된다. 한편, 컬러필터기판을 제조함에 있어, 공통전극(도 3의 251 참조)이 형성된 제 2 기판(210) 상에는, 액정층을 배향하기 위한 배향막이 형성될 수 있다.
도 5는 본 발명의 실시예에 따른 액정표시장치의 박막트랜지스터와 비교예에 따른 액정표시장치의 박막트랜지스터의 Vgs-Ids 커브(curve)를 도시한 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 제 1 및 2 커브(EC1, EC2)는 각각 Vds가 1V 및 15V인 경우의 커브들로서, 이는 본 발명의 실시예에 따른 박막트랜지스터 구조에서 소스전극 및 드레인전극 각각이 채널영역과 중첩되지 않는 즉 0㎛만큼 중첩된 경우의 커브들이다.
한편, 비교예에 따른 제 3 및 4 커브(CC1, CC2)는 각각 Vds가 1V 및 15V인 경우의 커브들로서, 이는 종래의 박막트랜지스터 구조에서 소스전극 및 드레인전극 각각이 채널영역과 3㎛만큼 중첩된 경우의 커브들이다.
이와 같은 커브들을 살펴보면, 전체적으로, 본 발명의 실시예에 따른 제 1 및 2 커브(EC1, EC2) 사이의 편차는, 비교예에 따른 제 3 및 4 커브(CC1, CC2) 사이의 편차에 비해, 작음을 알 수 있다.
이는, 본 발명의 실시예에 따른 박막트랜지스터에 있어, 소스전극 및 드레인전극이 채널영역과 중첩되지 않음으로써, 채널영역의 전계에 영향을 주지 않아, 데이터전압에 따른 소자의 특성차이가 작아지게 됨을 의미하는 것이라 할 것이다. 따라서, 종래에 비해, 본 발명의 실시예에 따른 박막트랜지스터의 소자 특성이 향상되게 된다.
또한, 종래에서는, 공정상의 편차 등으로 인해, 소스전극 및 드레인전극과 채널영역 사이의 중첩 정도에 편차가 발생할 수 있게 된다. 이에 반해, 본 발명의 실시예에 따르면, 소스전극 및 드레인전극과 채널영역 사이는 중첩되지 않게 됨으로써, 종래의 중첩 정도의 편차에 따른 소자 특성의 편차 발생을 방지할 수 있게 된다.
결과적으로, 본 발명의 실시예에 따른 박막트랜지스터는, 종래에 비해, 신뢰성이 향상될 수 있게 된다.
전술한 바와 같이, 본 발명의 실시예에 따르면, 에치스타퍼를 채용하는 경우에도, 산화물반도체를 사용하고 리프트오프 공정을 이용하여 에치스타퍼와 소스전극 및 드레인전극을 동일한 마스크 공정에서 형성함으로써, 박막트랜지스터를 2마스크 공정으로 형성할 수 있게 된다. 이로 인해, 결과적으로 4마스크 공정으로 어레이기판을 제조할 수 있게 된다. 따라서, 종래에 비해, 마스크 공정을 저감할 수 있게 되며, 이에 따라 마스크 공정에 따른 제조비용을 절감할 수 있게 된다.
또한, 소스전극 및 드레인전극과 채널영역은 서로 중첩되지 않도록 형성됨에 따라, 박막트랜지스터의 신뢰성이 향상될 수 있게 된다.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.
100: 액정표시장치 110: 제 1 기판
123: 게이트전극 131: 게이트절연막
141: 산화물반도체층 141a: 액티브층
151: 절연층 153: 에치스타퍼
171: 데이터배선 173: 소스전극
175: 드레인전극 181: 보호층
191: 화소전극 210: 제 2 기판
221: 블랙매트릭스 231: 컬러필터층
231a: 적 컬러필터패턴 231b: 녹 컬러필터패턴
241: 평탄화층 251: 공통전극
AS: 어레이기판 CS: 컬러필터기판
LC: 액정층 CH: 채널영역
SR: 소스영역 DR: 드레인영역
DA: 데이터영역 H1 내지 H3: 제 1 내지 3 홀
CNH: 드레인콘택홀
P: 화소영역
123: 게이트전극 131: 게이트절연막
141: 산화물반도체층 141a: 액티브층
151: 절연층 153: 에치스타퍼
171: 데이터배선 173: 소스전극
175: 드레인전극 181: 보호층
191: 화소전극 210: 제 2 기판
221: 블랙매트릭스 231: 컬러필터층
231a: 적 컬러필터패턴 231b: 녹 컬러필터패턴
241: 평탄화층 251: 공통전극
AS: 어레이기판 CS: 컬러필터기판
LC: 액정층 CH: 채널영역
SR: 소스영역 DR: 드레인영역
DA: 데이터영역 H1 내지 H3: 제 1 내지 3 홀
CNH: 드레인콘택홀
P: 화소영역
Claims (11)
- 다수의 화소영역을 포함하여 영상을 표시하는 표시영역이 정의된 기판과;
상기 기판 상에 서로 교차하여 상기 화소영역을 정의하는 게이트배선 및 데이터배선과;
상기 게이트배선과 연결되는 게이트전극과;
상기 게이트전극 상에 형성된 게이트절연막과;
상기 게이트절연막 상에 위치하며, 채널영역과 상기 채널영역 양측에 위치하는 소스영역 및 드레인영역을 포함하는 산화물반도체층;
상기 산화물반도체층 상에 위치하며, 상기 소스영역 및 드레인영역 각각을 노출하는 제 1 및 2 홀과, 상기 채널영역을 덮는 에치스타퍼를 포함하는 절연층과;
상기 제 1 및 2 홀 내에 각각 형성된 소스전극 및 드레인전극과;
상기 드레인전극과 연결되며, 상기 화소영역에 형성된 화소전극
을 포함하는 액정표시장치.
- 제 1 항에 있어서,
상기 절연층은 제 3 홀을 더욱 포함하고,
상기 데이터배선은 상기 제 3 홀 내에 형성된
액정표시장치.
- 제 1 항에 있어서,
상기 산화물반도체층은, 적어도 상기 기판의 표시영역 전체에 형성되며, 가시광선 영역의 빛을 투과시키기 위해 3eV 이상의 밴드갭을 갖는
액정표시장치.
- 제 3 항에 있어서,
상기 산화물반도체층은, 아연을 포함하는
액정표시장치.
- 제 1 항에 있어서,
상기 절연층 상에 형성되며, 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 보호층을 더욱 포함하고,
상기 화소전극은, 상기 보호층 상에 형성되며, 상기 드레인콘택홀을 통해 상기 드레인전극과 연결되는
액정표시장치.
- 다수의 화소영역을 포함하여 영상을 표시하는 표시영역이 정의된 기판 상에, 게이트배선과 상기 게이트배선과 연결된 게이트전극을 형성하는 단계와;
상기 게이트전극 상에 게이트절연막을 형성하는 단계와;
상기 게이트절연막 상에, 채널영역과 상기 채널영역 양측에 위치하는 소스영역 및 드레인영역을 포함하는 산화물반도체층을 형성하는 단계와;
상기 산화물반도체층 상에, 상기 소스영역 및 드레인영역 각각을 노출하는 제 1 및 2 홀과 상기 채널영역을 덮는 에치스타퍼를 포함하는 절연층과, 상기 제 1 및 2 홀 내에 각각 형성된 소스전극 및 드레인전극과, 상기 소스전극과 연결되며 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와;
상기 화소영역에, 상기 드레인전극과 연결되는 화소전극을 형성하는 단계
를 포함하는 액정표시장치 제조방법.
- 제 6 항에 있어서,
상기 절연층은 제 3 홀을 더욱 포함하고,
상기 데이터배선은 상기 제 3 홀 내에 형성된
액정표시장치 제조방법.
- 제 6 항에 있어서,
상기 산화물반도체층은, 적어도 상기 기판의 표시영역 전체에 형성되며, 가시광선 영역의 빛을 투과시키기 위해 3eV 이상의 밴드갭을 갖는
액정표시장치 제조방법.
- 제 8 항에 있어서,
상기 산화물반도체층은, 아연을 포함하는
액정표시장치 제조방법.
- 제 6 항에 있어서,
상기 절연층 상에, 상기 드레인전극을 노출하는 드레인콘택홀을 포함하는 보호층을 형성하는 단계를 더욱 포함하고,
상기 화소전극은, 상기 보호층 상에 형성되며, 상기 드레인콘택홀을 통해 상기 드레인전극과 연결되는
액정표시장치 제조방법.
- 제 7 항에 있어서,
상기 제 1 내지 3 홀을 포함하는 절연층과, 상기 소스전극 및 드레인전극과, 상기 데이터배선을 형성하는 단계는,
상기 절연층 상에, 상기 제 1 내지 3 홀에 대응되는 개구부를 갖는 포토레지스트패턴을 형성하는 단계와;
상기 포토레지스트패턴을 식각마스크로 사용하여 상기 절연층을 식각하여, 상기 제 1 내지 3 홀을 형성하는 단계와;
상기 제 1 내지 3 홀이 형성된 상기 절연층 상에 상기 포토레지스트패턴이 유지된 상태에서, 상기 제 1 기판 상에 도전층을 증착하는 단계와;
상기 포토레지스트패턴에 대해 리프트오프 공정을 진행하여, 상기 포토레지스트패턴 및 그 상부의 도전층을 제거하여, 상기 소스전극 및 드레인전극과 상기 데이터배선 각각을 상기 제 1 내지 3 홀 내에 형성하는 단계를 포함하는
액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100083633A KR20120019974A (ko) | 2010-08-27 | 2010-08-27 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100083633A KR20120019974A (ko) | 2010-08-27 | 2010-08-27 | 액정표시장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120019974A true KR20120019974A (ko) | 2012-03-07 |
Family
ID=46128759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100083633A KR20120019974A (ko) | 2010-08-27 | 2010-08-27 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120019974A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064856A (ko) * | 2013-12-04 | 2015-06-12 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
-
2010
- 2010-08-27 KR KR1020100083633A patent/KR20120019974A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064856A (ko) * | 2013-12-04 | 2015-06-12 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102012854B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR102054233B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8854567B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100607519B1 (ko) | 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101283366B1 (ko) | 전기영동 표시장치용 어레이 기판 및 그 제조 방법 | |
| US20160027808A1 (en) | Display device and method of fabricating the same | |
| KR101980773B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
| JP5893604B2 (ja) | Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法 | |
| KR102067669B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20160006894A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20050067251A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110118999A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR20070117820A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20170109166A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR102067964B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101172048B1 (ko) | 액정 표시패널 및 그 제조방법 | |
| KR102461634B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR102438251B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101266396B1 (ko) | 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법 | |
| KR20120019974A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20140013522A (ko) | 박막트랜지스터, 액정표시소자 및 그 제조방법 | |
| KR101590381B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101630323B1 (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |