CN112313806B - 显示背板及制作方法、显示面板及制作方法、显示装置 - Google Patents

显示背板及制作方法、显示面板及制作方法、显示装置 Download PDF

Info

Publication number
CN112313806B
CN112313806B CN201980000782.XA CN201980000782A CN112313806B CN 112313806 B CN112313806 B CN 112313806B CN 201980000782 A CN201980000782 A CN 201980000782A CN 112313806 B CN112313806 B CN 112313806B
Authority
CN
China
Prior art keywords
layer
array substrate
display
pole
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000782.XA
Other languages
English (en)
Other versions
CN112313806A (zh
Inventor
梁志伟
罗雯倩
刘英伟
王珂
姚琪
王慧娟
李海旭
曹占锋
袁广才
董学
王国强
吕志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112313806A publication Critical patent/CN112313806A/zh
Application granted granted Critical
Publication of CN112313806B publication Critical patent/CN112313806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示背板及制作方法、显示面板及制作方法、显示装置。该显示背板，包括：阵列基板和在所述阵列基板上的多对连接结构；所述阵列基板包括多个薄膜晶体管和公共电极信号线，所述多个薄膜晶体管中的至少一个与一对所述连接结构的一个连接，所述公共电极信号线与一对所述连接结构的另一个连接；所述连接结构的第一截面的面积和所述第一截面与所述阵列基板的表面的距离负相关，所述第一截面平行于所述阵列基板的表面。

Description

显示背板及制作方法、显示面板及制作方法、显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种显示背板及制作方法、显示面板及制作方法、显示装置。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro-LED)显示技术是指将LED的尺寸微缩至100μm以下并制作成显示面板的技术。Micro-LED显示面板具有高亮度、高对比度、超高分辨率与色彩饱和度、长寿命、响应速度快、节能、适应环境宽泛等诸多优点。
在Micro-LED显示面板的制作过程中，需要分别制作显示背板和Micro-LED，然后将显示背板和Micro-LED绑定(Bonding)。
发明内容
本公开实施例提供了一种显示背板及制作方法、显示面板及制作方法、显示装置。
本公开至少一实施例提供一种显示背板，包括：
阵列基板和在所述阵列基板上的多对连接结构；
所述阵列基板包括多个薄膜晶体管和公共电极信号线，所述多个薄膜晶体管中的至少一个与一对所述连接结构的一个连接，所述公共电极信号线与一对所述连接结构的另一个连接；
所述连接结构的第一截面的面积和所述第一截面与所述阵列基板的表面的距离负相关，所述第一截面平行于所述阵列基板的表面。
作为本公开实施例的一种实现方式，所述连接结构的材料为以下材料中的任一种或者为以下材料的合金：铜或者铝。
作为本公开实施例的一种实现方式，所述连接结构包括主体部和导电部，所述导电部位于所述主体部远离所述阵列基板的表面；
所述主体部在所述阵列基板上的正投影位于所述导电部在所述阵列基板上的正投影内；
所述导电部和所述主体部远离所述阵列基板的表面共形；
所述主体部的材料为绝缘材料。
可选地，所述导电部任意位置的厚度间的差值小于设定值。
可选地，所述导电部的材料为以下材料中的任一种或者为以下材料的合金：铜或者铝。
可选地，所述主体部包括有机绝缘部和无机绝缘部，所述无机绝缘部位于所述有机绝缘部与所述导电部之间。
示例性地，所述连接结构与所述阵列基板的最大距离的取值在3微米到5微米之间。
可选地，所述连接结构位于所述阵列基板的第一侧，所述显示背板还包括焊盘，所述焊盘位于所述阵列基板的第二侧，所述第二侧与所述第一侧相对。
可选地，所述显示背板还包括封装层，所述焊盘位于所述阵列基板和所述封装层之间。
可选地，所述显示背板还包括位于所述阵列基板的表面的基底，所述基底包括与所述连接结构一一对应的凹部，所述凹部的第二截面的面积和所述第二截面与所述阵列基板的表面的距离负相关，所述第二截面平行于所述阵列基板的表面，所述连接结构在对应的所述凹部内。
示例性地，所述基底包括依次叠置的衬底、可分离层和树脂层，所述凹部位于所述树脂层。
示例性地，所述基底包括衬底，所述凹部位于所述衬底，所述显示背板还包括位于所述基底和所述连接结构之间的可分离层。
示例性地，所述可分离层的材料选自以下材料中的任一种：有机树脂材料或GaN。
本公开至少一实施例提供一种显示面板，包括：
如前述任一项所述的显示背板以及在所述显示背板上的多个Micro-LED，所述多个Micro-LED中的任一个包括第一极和第二极，所述第一极和所述第二极分别与一对所述连接结构中的一个连接。
可选地，所述连接结构的材料硬度大于所述第一极和所述第二极的材料硬度。
可选地，所述第一极或第二极与所述连接结构接触的一面，具有围绕所述连接结构的凸起。
本公开至少一实施例提供一种显示装置，包括如前任一项所述的显示面板。
本公开至少一实施例提供一种显示背板制作方法，包括：
形成多对连接结构；
形成阵列基板，使所述多对连接结构在所述阵列基板上，所述阵列基板包括多个薄膜晶体管和公共电极信号线，所述多个薄膜晶体管中的至少一个与一对所述连接结构的一个连接，所述公共电极信号线与一对所述连接结构的另一个连接；
所述连接结构的第一截面的面积和所述第一截面与所述阵列基板的表面的距离负相关，所述第一截面平行于所述阵列基板的表面。
可选地，所述形成多对连接结构，包括：
提供基底；
在所述基底的一侧形成凹部，所述凹部的第二截面的面积和所述第二截面与所述阵列基板的表面的距离负相关，所述第二截面平行于所述阵列基板的表面，
至少在所述凹部内形成所述连接结构。
作为本公开实施例的一种实现方式，所述至少在所述凹部内形成所述连接结构，包括：
在所述凹部内形成种子层；
在所述种子层上形成金属镀层。
作为本公开实施例的一种实现方式，所述至少在所述凹部内形成所述连接结构，包括：
在所述凹部内依次形成导电部和主体部；
所述主体部在所述阵列基板上的正投影位于所述导电部在所述阵列基板上的正投影内；
所述导电部和所述主体部远离所述阵列基板的表面共形；
所述主体部的材料为绝缘材料。
可选地，所述方法还包括：
去除所述基底。
示例性地，所述基底包括依次叠置的衬底、可分离层和树脂层，所述凹部位于所述树脂层，所述去除所述基底，包括：
将所述衬底以及所述可分离层与所述树脂层分离；
去除所述树脂层。
示例性地，所述基底包括衬底，所述凹部位于所述衬底，所述显示背板还包括位于所述基底和所述连接结构之间的可分离层，所述去除所述基底，包括：
将所述衬底以及所述可分离层与所述连接结构分离。
示例性地，所述可分离层的材料为有机树脂材料，所述将所述衬底以及所述可分离层与所述连接结构分离，包括：
采用机械力使所述衬底以及所述可分离层与所述有机树脂层分离；
或者，所述可分离层的材料为GaN，所述将所述衬底以及所述可分离层与所述连接结构分离，包括：
采用激光照射使可分离层分解，使得所述衬底与所述连接结构分离。
本公开至少一实施例提供一种显示面板制作方法，包括：
提供如前述任一项所述的显示背板；
将多个Micro-LED同时转移到所述显示背板上，所述多个Micro-LED中的任一个包括第一极和第二极，所述第一极和所述第二极分别与一对所述连接结构中的一个连接。
可选地，所述将多个Micro-LED同时转移到所述显示背板上，包括：
在所述显示背板上涂覆一层树脂材料，所述树脂材料中掺有溶剂；
采用巨量转移技术，将所述多个Micro-LED同时转移到所述树脂材料上，且所述Micro-LED的第一极和第二极与所述连接结构接触；
加热所述树脂材料，使所述树脂材料固化，使得所述微型发光二极管的第一极和第二极与所述连接结构连接。
附图说明
图1是本公开实施例提供的一种显示背板的结构示意图；
图2是本公开提供的连接结构的形状示意图；
图3是本公开实施例提供的连接结构的结构示意图；
图4是本公开实施例提供的另一种显示背板的结构示意图；
图5是本公开实施例提供的另一种显示背板的结构示意图；
图6是本公开实施例提供的另一种显示背板的结构示意图；
图7是本公开实施例提供的一种显示背板的结构示意图；
图8是本公开实施例提供的另一种显示背板的结构示意图；
图9是本公开实施例提供的一种显示面板的结构示意图；
图10是本公开实施例提供的第一极和第二极与连接结构的接触面示意图；
图11是本公开实施例提供的一种显示背板制作方法的流程图；
图12是本公开实施例提供的一种显示背板制作方法的流程图；
图13至图29是本公开实施例提供的制作图8所示显示背板的过程示意图；
图30是本公开实施例提供的一种显示背板制作方法的流程图；
图31至图49是本公开实施例提供的制作图9所示显示背板的过程示意图；
图50是本公开实施例提供的一种显示面板制作方法的流程图；
图51至图57是本公开实施例提供的制作显示面板的过程示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开作进一步地详细描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
通常，在显示背板和Micro-LED的绑定过程包括：首先在硅片上刻蚀出倒锥形的尖槽；然后，在该尖槽内形成铜(Cu)锥尖；采用转移技术将Micro-LED转移到形成有锥尖的硅片上，Micro-LED的N电极和P电极分别与两个锥尖的底部一一对准，锥尖的底部是指锥尖面积较大的一端；采用共晶焊将Micro-LED的第一极和第二极和锥尖焊接在一起；通过刻蚀硅片将与Micro-LED固定的锥尖从硅片上分离；最后采用转移工艺将Micro-LED转移至显示背板，将锥尖与显示背板的第一极和第二极对位并形成牢固的电气连接。
相关技术中Micro-LED的第一极和第二极是与锥尖的底部对准连接的，Micro-LED显示面板中Micro-LED的尺寸小(100微米以下)、密度大，多个Micro-LED同时连锥尖的底部对对位要求高，操作困难，所以目前的绑定过程中每次只能将一个Micro-LED与锥尖的底部连接，而以标准的4K(3840×2160)Micro-LED显示屏为例，共有8294400个像素，对应RGB三子像素设计，共有24883200个Micro-LED芯片，如果每次绑定一个Micro-LED与锥尖，时间成本和制作成本非常高；同时，在前述Micro-LED绑定的过程中，经过了2次转移工艺，导致Micro-LED显示面板的制作工艺复杂，时间成本和制作成本很高。由于上述两个方面的原因，目前的Micro-LED绑定不适用于高分辨率大尺寸Micro-LED显示面板。
图1是本公开实施例提供的一种显示背板的结构示意图。参见图1，该显示背板包括阵列基板100和成对设置在阵列基板100上的连接结构200，例如图1中一个括号所包括的两个连接结构200为一对。连接结构200的第一截面的面积和第一截面与阵列基板100的表面的距离负相关，第一截面平行于阵列基板100的表面。负相关是指，距离阵列基板100的表面的距离越远，第一截面的面积越小，阵列基板100的表面就是设置有连接结构200的一面，连接结构200突出于阵列基板100的表面。
参见图1，阵列基板100包括多个薄膜晶体管(TFT)100A和公共电极信号线100B，多个TFT 100A中的至少一个与一对连接结构200的一个连接，公共电极信号线100B与一对连接结构200的另一个连接。
在该显示背板中，主体为TFT基板，该基板的一面设置有连接结构，由于在该连接结构的第一截面的面积和第一截面与阵列基板的表面的距离负相关，也即该连接结构具有突出的尖部，该尖部在阵列基板上的正投影位于该连接结构的底部在阵列基板上的正投影内，所以在绑定Micro-LED和该显示背板时，Micro-LED与连接结构的尖部连接，由于连接结构的尖部之间的空隙相比于连接结构的底部之间的空隙大，使得在与Micro-LED绑定时，即使存在一定的偏移，仍然可以保证连接结构和Micro-LED的电连接，对位要求低，可以将所有Micro-LED一起连到连接结构的尖部，简化了制作工艺，节省了时间成本和制作成本；同时，该连接结构是制作在显示背板上的，只需要将Micro-LED转移到显示背板上即可，只有一次转移过程，简化了制作工艺，节省了时间成本和制作成本。因此，该显示背板可以应用在高分辨率大尺寸Micro-LED显示面板中，实现大面积、高效率、高良率的Micro-LED绑定(Bonding)。
图2是本公开提供的连接结构200的形状示意图，参见图2，在本公开实施例中，连接结构200可以为圆锥、棱锥等规则形状，如图2中(a)所示；也可以为其他的不规则形状，如图2中(b)-(f)所示，例如图2中(b)所示的连接结构为具有一弧形侧边的锥形，图2中(c)-(f)所示的连接结构具有多个尖部。
以圆锥、棱锥所限定的锥形为例，该连接结构200为一锥尖，锥尖的尖部沿着背向阵列基板100的方向伸出；锥尖成对设置，每对锥尖包括第一锥尖和第二锥尖，第一锥尖的尖部用于与Micro-LED的第一电极连接，第二锥尖的尖部用于与Micro-LED的第二电极连接。
在本公开实施例中，作为一种实施方式，该连接结构200为一体结构的连接结构，此时整个连接结构200采用导电金属制作。例如，连接结构的材料为铜(Cu)或者铝(Al)。采用这两种材料制作连接结构保证导电性能和机械强度。
作为又一种实施方式，该连接结构200由两个部分组成。图3是本公开实施例提供的连接结构的结构示意图，参见图3，此时该连接结构200包括主体部201和导电部202，导电部202位于主体部201远离阵列基板100的表面；主体部201在阵列基板100上的正投影位于导电部202在阵列基板100上的正投影内；导电部202和主体部201远离阵列基板100的表面共形；主体部201的材料为绝缘材料。
其中，导电部202和主体部201远离阵列基板100的表面共形是指，主体部201远离阵列基板100的一面的形状与导电部202的形状为相似图形，如图3所示，主体部201的表面和导电部202的表面均为一锥形，且这两个锥形为相似图形。
在该实施方式中，连接结构200虽然由两个部分组成，但是由于导电部202和主体部201的配合，连接结构200同样能保证电气连接效果和机械强度。
参见图3，在该连接结构中，导电部202任意位置的厚度间的差值小于设定值，例如该导电部的厚度范围可以为100-500nm，导电部202任意位置的厚度间的差值小于10-25nm，或者小于导电部最大厚度处厚度值的1/20到1/10，也即导电部202任意位置的厚度基本一致，这样设计出的导电部为一层状结构，且由于任意位置的厚度基本一致，保证了导电部优良的导电性能。
示例性地，在该连接结构中，导电部202所采用的材料与前述实心的连接结构所采用的材料相同，例如采用铜或铝作为导电部202的材料。采用铜或铝制作导电部，可以保证导电部的导电性能和机械强度。
示例性地，在该连接结构中，主体部201包括有机绝缘部211A和无机绝缘部212A，无机绝缘部212A位于有机绝缘部211A与导电部202之间。采用该组合材料填充金属空心的部分，一方面能够对连接结构202起到足够的支撑作用，另一方面，无机材料能够实现较好的阻水氧能力，而采用有机材料置于金属和无机材料之间，能够保证金属和无机材料间的结合。
示例性地，该无机绝缘部212A的材料可以为氧化硅(SiO)，该有机绝缘部211A的材料可以为聚酰亚胺(PI)。
示例性地，连接结构200的顶部与阵列基板100的最大距离(图1中d所示)的取值在3微米到5微米之间，也即连接结构202的高度范围可以为3微米-5微米。采用该高度范围的连接结构202，可以实现与Micro-LED的第一极和第二极的接触配合，保证电气连接效果。
示例性地，连接结构202的高度范围可以为3微米，3微米的连接结构202即可以实现与Micro-LED的第一极和第二极的接触。
这里，连接结构202的高度是指连接结构伸出的一端顶部与阵列基板的表面的距离。
在本公开实施例中，连接结构202的密度，也即连接结构底部的尺寸和间距可以根据Micro-LED的密度决定，在Micro-LED密度允许的范围内，尽量保证连接结构202有足够大的尺寸和间距，从而保证单个连接结构202导电性能和相邻连接结构202之间的绝缘。
图4是本公开实施例提供的另一种显示背板的结构示意图。参见图4，连接结构200位于阵列基板100的第一侧，显示背板还包括焊盘(Pad)300，焊盘300位于阵列基板100的第二侧，所述第二侧与所述第一侧相对。
通过设置焊盘，保证了阵列基板在能够与Micro-LED绑定的同时，可以实现与其他器件的绑定。
示例性地，该焊盘300为集成电路(IC)Pad，从而使得该阵列基板可以与IC连接，进而使得驱动IC提供的信号，最终可以通过TFT传输到Micro-LED，驱动Micro-LED发光。
示例性地，Pad 300可以分为多组，每一组Pad 300包括公共Pad 301、栅极Pad 302和数据Pad 303。
阵列基板100的每个TFT 100A对应一对连接结构200和一组Pad，
每个TFT的栅极连接对应的栅极Pad，每个TFT的源极连接对应的数据Pad，每个TFT的漏极连接一对连接结构200中的一个，每个TFT对应的公共Pad连接一对连接结构200中的另一个。
可选地，参见图4，该显示背板还可以包括封装层400(或称为保护层(PVX))，焊盘300位于阵列基板100和封装层400之间，封装层400在显示背板使用前可以对焊盘300进行保护，在后续使用显示背板时，可以再除去封装层400。该封装层400的材料可以选用有机材料，例如树脂等，
图5是本公开实施例提供的另一种显示背板的结构示意图。参见图5，该显示背板还包括位于所述阵列基板的表面的基底500，基底500包括与连接结构200一一对应的凹部501，凹部501的第二截面的面积和第二截面与阵列基板的表面的距离负相关，第二截面平行于阵列基板100的表面，连接结构200在凹部内。
这里，基底500是制作连接结构200的基础，也即连接结构200是在基底500上制作而成的，制作时，先形成上述与连接结构200的形状匹配的凹部501，然后在对应的凹部501内制作连接结构200。在连接结构和阵列基板制作完成后，通过留下基底500，在显示背板使用前可以对连接结构200进行保护，在后续使用显示显示背板时，可以再除去基底500。
参见图5，该基底500可以包括依次层叠的衬底510、可分离层511和树脂层512，凹部501位于树脂层512。在该实现方式中，连接结构200制作在树脂层512上，在分离时，先将可分离层511与树脂层512分开，剥离可分离层511和衬底510，然后再去掉树脂层512。
图6是本公开实施例提供的另一种显示背板的结构示意图。参见图6，该显示背板提供了一种结构的基底500，该基底500包括衬底510，凹部501位于衬底510，显示背板还包括位于基底500和连接结构200之间的可分离层511。在该实现方式中，连接结构200制作在衬底510上，在分离时，直接将可分离层511与连接结构200分开，剥离可分离层511和衬底510。
在图5和图6所示的显示背板中，衬底510的材料可以选用玻璃。
在图5和图6所示的显示背板中，可分离层511的材料均可选自有机树脂材料或氮化镓(GaN)中的任一种。
在使用有机树脂材料时，由于有机树脂材料与玻璃的粘合力大于其与树脂或金属的粘合力，因此通过机械力，可以将衬底和可分离层分离出来。在使用GaN时，由于GaN层在激光照射后分解，因此，可以通过激光照射将衬底和可分离层分离出来。
示例性地，有机树脂材料可以为耐热的有机树脂，例如，有机树脂材料为机械解离胶(DBL)。在采用耐热的有机树脂时，可分离层511具有等于或大于50nm的厚度。
在本公开实施例中，显示背板可以同时包括前述封装层400和基底500，用于实现对焊盘和连接结构的同时保护，在使用时，将封装层400和基底500除去即可。
图7是本公开实施例提供的一种显示背板的结构示意图。下面结合图7，对本公开提供的显示背板中的阵列基板100的结构进行详细说明，阵列基板100可以包括依次层叠的缓冲层112、有源层113、栅极绝缘层114、栅极层115、层间绝缘层116、源漏极层117和平坦化层118。其中，有源层113、栅极绝缘层114、栅极层115、层间绝缘层116、源漏极层117构成前述薄膜晶体管100A，前述公共电极信号线100B与栅极层115同层设置。
示例性地，薄膜晶体管100A为低温多晶硅(LTPS)薄膜晶体管，LTPS薄膜晶体管电流性能好，适用于电流驱动的Micro-LED显示面板。LTPS薄膜晶体管通常为顶栅结构(薄膜晶体管的栅极在有源层上方的结构)，如图7所示，当然在其他实施例中，也可以采用底栅结构(薄膜晶体管的栅极在有源层下方的结构)。
进一步地，该阵列基板100还包括遮光部2143，遮光部2143在连接结构200和有源层113之间，且有源层113在基底500上的正投影位于该遮光部基底500上的正投影内，这样设置的遮光部2143用于遮挡光，避免光照射到有源层113。
进一步地，该阵列基板100还包括第一走线层214，第一走线层214用于连接栅极层115和连接结构200。该第一走线层214包括源极走线和公共电极走线，源极走线和公共电极走线分别与导电部连接。前述遮光部2143可以设置在第一走线层214。
进一步地，该阵列基板100还包括无机绝缘层212和有机绝缘层211，有机绝缘层211位于第一走线层214和无机绝缘层212之间。这里有机绝缘层211一方面可以起到平坦化的作用，另一方面，填充凹部内部，起到支撑作用，使得整个连接结构更加牢固。前述，有机绝缘部211A位于有机绝缘层211，且有机绝缘部211A为有机绝缘层211的突出于阵列基板的表面的部分；无机绝缘部212A位于无机绝缘层212，且无机绝缘部212A为无机绝缘层212突出于阵列基板的表面的部分。
示例性地，栅极层115包括栅极、栅线、公共电极信号线和源极走线，栅极和栅线连接，公共电极信号线与公共电极走线连接，源极走线与第一走线层214的源极走线连接。
示例性地，源漏极层117包括源极、漏极、栅极走线和公共电极走线，源极、漏极与有源层113连接，源极还与栅极层115的源极走线连接，栅极走线与栅极层115的栅线连接，公共电极走线与栅极层115的公共电极信号线连接。
图8是本公开实施例提供的另一种显示背板的结构示意图。图8所示显示背板的结构与图7相比，区别主要在于基底、连接结构、薄膜晶体管膜层、走线以及遮光部等设计不同。
这里，基底、连接结构的不同前文已经描述过。下面对薄膜晶体管膜层、走线以及遮光部等设计不同进行说明：
阵列基板100可以包括依次层叠的隔离层111、绝缘层2140、缓冲层112、有源层113、栅极绝缘层114、栅极层115、层间绝缘层116、源漏极层117和平坦化层118。其中，有源层113、栅极绝缘层114、栅极层115、层间绝缘层116、源漏极层117构成前述薄膜晶体管100A，前述公共电极信号线100B与源漏极层117同层设置。
进一步地，该阵列基板100还包括第一走线层214，第一走线层214包括源极走线和公共电极走线2142，源极走线和公共电极走线分别与连接结构连接。
示例性地，栅极层115包括栅极和栅线，栅极和栅线连接。
示例性地，源漏极层117包括源极、漏极、栅极走线和公共电极信号线，源极、漏极与有源层113连接，源极还与第一走线层214的源极走线连接，栅极走线与栅极层115的栅线连接，公共电极信号线与第一走线层214的公共电极走线连接。
在图9所示的结构中，遮光部2143单独设计，位于隔离层111和绝缘层2140之间。
除了膜层结构不同外，图7和图8的走线设计也不同，在图7所示的显示背板中，需要开设四次过孔，分别是第一走线层214下方的过孔、栅极层115下方的过孔、源漏极层117下方的过孔和Pad 300下方的过孔；而在图8所示的显示背板中，只需要开设三次过孔，分别是第一走线层214下方的过孔、源漏极层117下方的过孔和Pad 300下方的过孔。
示例性地，本公开实施例提供的图7和图8中，栅极层、第一走线层可以为钼(Mo)层，源漏极层、焊盘可以为Ti/Al/Ti(钛)叠层结构。
本公开实施例提供的图7和图8的膜层结构只是一种示例，只要能够实现相同的作用，其中膜层的结构可以调整。
图9是本公开实施例提供的一种显示面板的结构示意图。参见图9，该显示面板包括：如图1至图8任一幅所示的显示背板10以及在显示背板10上的多个Micro-LED 20(图9中仅示出了其中一个作为示例)，多个Micro-LED 20中的任一个包括第一极21和第二极22，第一极21和第二极22分别与一对连接结构200中的一个连接。
这里，第一极21和第二极22一个为N电极，另一个为P电极。通常，通过连接结构200与公共电极信号线连接的为N电极，通过连接结构200与薄膜晶体管连接的为P电极。显示面板工作时，各个Micro-LED 20的N电极在公共电极信号线的控制下施加相同的电信号，而不同的Micro-LED 20的P电极的电信号大小基于该Micro-LED 20需要显示的亮度决定，由薄膜晶体管负责该P电极的电信号的写入。
参见图9，显示面板还包括位于连接结构200和Micro-LED 20的第一极和第二极之间的树脂材料层600，该树脂材料层600用于对连接结构200和Micro-LED 20的第一极和第二极之间的连接起到紧固作用。
示例性地，该树脂材料层600的材料可以为环氧树脂等。
作为本公开实施例的一种实现方式，连接结构200的材料硬度大于第一极21和第二极22的材料硬度。在该实现方式中，连接结构的材料硬度大于第一极和第二极的材料硬度，使得连接结构可以扎进电极中，连接结构和电极间的电连接和机械连接的效果更好。
示例性地，连接结构200的材料选用铜或铝，第一极21和第二极22的材料可以选用铟(In)，铟的硬度小于铜或铝，从而使得连接结构可以扎进电极中。
图10是本公开实施例提供的第一极和第二极与连接结构的接触面示意图。参见图10，在连接结构200的材料硬度大于第一极21和第二极22的材料硬度时，连接结构可以扎进第一极21和第二极22中完成电气连接。当连接结构扎入微型发光二极管的第一极和第二极时中，第一极21或第二极22与连接结构200接触的一面，具有围绕连接结构200的凸起211。
在该实现方式中，连接结构200扎入第一极21或第二极22形成凸起211，使得连接结构200和电极间的电连接和机械连接的效果更好。
作为本公开实施例的又一种实现方式，连接结构200的材料硬度也可以小于或等于第一极21和第二极22的材料硬度。例如，连接结构200可以和第一极21、第二极22选用相同的材料制成。
本公开实施例还提供了一种显示装置，该显示装置包括如上所述的显示面板。
在具体实施时，本公开实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图11是本公开实施例提供的一种显示背板制作方法的流程图。该方法用于制作图1至图8任一幅所示的显示背板，参见图11，该方法包括：
步骤31：形成多对连接结构。
步骤32：形成阵列基板，使所述多对连接结构在所述阵列基板上，阵列基板包括多个薄膜晶体管和公共电极信号线，多个薄膜晶体管中的至少一个与一对连接结构的一个连接，公共电极信号线与一对连接结构的另一个连接。
这里，连接结构的第一截面的面积和第一截面与阵列基板的表面的距离负相关，第一截面为平行于阵列基板的表面。
在步骤31中，形成多对连接结构，可以包括：提供基底；在基底的一侧形成凹部，凹部的第二截面的面积和第二截面与阵列基板的表面的距离负相关，第二截面平行于阵列基板的表面，至少在凹部内形成连接结构。在该实现方式中，先制作出凹部，方便连接结构的制作。
作为本公开实施例的一种实现方式，至少在凹部内形成连接结构，包括：在凹部内形成种子层；在种子层上形成金属镀层。在该实现方式中，通过电镀可以制出实心连接结构。
作为本公开实施例的又一种实现方式，至少在凹部内形成连接结构，包括：在凹部内依次形成导电部和主体部；主体部在阵列基板上的正投影位于导电部在阵列基板上的正投影内；导电部和主体部远离阵列基板的表面共形；主体部的材料为绝缘材料。在本申请中，连接结构可以是由两个部分组成，两个部分组成的连接结构同样能保证电气连接效果和机械强度。
可选地，该方法还包括：去除基底。通过去除基底，使得后续在使用显示背板时，显示背板可以直接与Micro-LED绑定。
作为本公开实施例的一种实现方式，基底包括依次叠置的衬底、可分离层和树脂层，凹部位于树脂层，去除基底，包括：
将衬底以及可分离层与树脂层分离；去除树脂层。
在该实现方式中，连接结构制作在所述树脂层上，在分离时，先将可分离层与树脂层分开，然后再去掉树脂层。
这里，树脂层可以采用干法刻蚀去除。
作为本公开实施例的又一种实现方式，基底包括衬底，凹部位于衬底，显示背板还包括位于基底和连接结构之间的可分离层，去除基底，包括：
将衬底以及可分离层与连接结构分离。
在该实现方式中，连接结构制作在衬底上，在分离时，直接将可分离层与连接结构分开即可。
示例性地，可分离层的材料为有机树脂材料，将衬底以及可分离层与连接结构分离，包括：
采用机械力使衬底以及可分离层与有机树脂层分离；
或者，可分离层的材料为GaN，将衬底以及可分离层与连接结构分离，包括：
采用激光照射使可分离层分解，衬底与连接结构分离。
在该实现方式中，由于有机树脂材料层与玻璃的粘合力大于其与树脂或金属的粘合力，因此通过机械力，可以将衬底和有机树脂材料层分离出来；
由于GaN层在激光照射后分解，因此，可以通过激光照射将衬底分离出来
图12是本公开实施例提供的一种显示背板制作方法的流程图。该方法用于制作图7所示的显示背板，参见图12，该方法包括：
步骤41：在衬底上形成可分离层。
如图13所示，在衬底510上形成可分离层511。在本公开实施例中，衬底可以为玻璃衬底，可分离层111可以为机械解离胶(DBL)，DBL与玻璃衬底的粘性大于其与树脂的粘性。其中，DBL可以采用涂覆的方式形成在衬底上。
步骤42：在可分离层上形成树脂层。
如图14所示，在可分离层511上形成树脂层512。该树脂层512的材料为PI。树脂层512可以采用涂覆的方式形成在可分离层上。
步骤43：在树脂层上形成凹部。
如图15所示，在树脂层512上形成凹部501。
在本公开实施例中，连接结构采用聚酰亚胺打孔技术(Through PI Via，TPV)技术制作而成。PI属于聚合物树脂材料的一种，在制作凹部时，可以以光刻胶(PR胶)作为刻蚀阻挡层，采用干法(如电感耦合等离子体)刻蚀的方式刻蚀形成凹部。在此过程中，采用PR胶作为刻蚀阻挡层，由于PR胶的图案本身边缘就有倾斜角(θ)，控制刻蚀的开口和高度，使得刻蚀出的图案可以是锥形。其中，刻蚀的开口宽度d与高度h应满足如下条件：d＝2h/tan(θ)。
步骤44：在凹部内在凹部内依次形成导电部和主体部，得到连接结构。
主体部在阵列基板上的正投影位于导电部在阵列基板上的正投影内；导电部和主体部远离阵列基板的表面共形；主体部的材料为绝缘材料。
如图16所示，在对应的凹部501内形成导电部202和主体部201，导电部202和主体部201构成连接结构。
参见图16，这里的主体部201包括有机绝缘部211A和无机绝缘部212A，无机绝缘部212A位于有机绝缘部211A与导电部202之间。
其中，导电部202的形状和凹部501的内侧壁形状相似。导电部202可以采用铜、铝等制成，导电部202可以采用磁控溅射加图形化的方式制作，导电部202有一定厚度，可以覆盖凹部501的内侧壁。示例性地，导电部也可以采用电镀的方式制作，例如先制作种子层，然后再在种子层上电镀形成金属镀层，从而得到导电部。示例性地，种子层形成为具有1nm至10nm的范围内的厚度。示例性地，具有对可分离层的相对高粘合度并且具有相对良好的防止待电镀金属扩散的能力的任意金属或合金可用作用于制作种子层的材料。用于制作种子层的适当金属材料的示例包括：铜、钛、钽、铬、钛钨合金、氮化钽和氮化钛。形成金属镀层的材料可以与种子层相同。示例性地，当种子层的材料为铜时，如果金属镀层的材料为铜，则种子层与金属镀层最终构成一体结构，如种子层为其他材料，最终种子层与金属镀层即为具有双层的结构。
其中，有机绝缘部211A的材料可以为PI，无机绝缘部212A的材料可以为SiO。制作时，可以先通过沉积的方式形成无机绝缘层212，再通过涂覆的方式形成有机绝缘层211。这里有机绝缘层211一方面可以起到平坦化的作用，另一方面，填充凹部内部，起到支撑作用，使得整个连接结构更加牢固。前述，有机绝缘部211A位于有机绝缘层211，且有机绝缘部211A为有机绝缘层211的突出于阵列基板的表面的部分；无机绝缘部212A位于无机绝缘层212，且无机绝缘部212A为无机绝缘层212突出于阵列基板的表面的部分。
值得说明的是，在制作导电部202时，还同时制作有与导电部连接的走线，方便后续制作的走线与导电部连接。
步骤45：制作第一走线层。
如图17所示，在有机绝缘层211和无机绝缘层212上开设过孔213；如图19所示，在有机绝缘层211上形成一层金属(例如沉积一层钼(Mo))并图形化，得到第一走线层214，第一走线层214穿过过孔213与导电部202连接。
如图18所示，该第一走线层214包括源极走线2141和公共电极走线2142，源极走线和公共电极走线分别与导电部连接。第一走线层214还包括遮光部2143，遮光部2143在连接结构200和有源层113之间，且有源层113在基底500上的正投影位于该遮光部基底500上的正投影内，该遮光部2143用于对有源层进行遮光，避免光照入有源层。
步骤46：在第一走线层上形成缓冲层。
如图19所示，在第一走线层214上形成缓冲层112。缓冲层112材料可以为SiO，制作方式可以为沉积。
步骤47：在缓冲层上形成有源层。
如图20所示，在缓冲层112上形成有源层113。有源层113的制作方式如下：在缓冲层上沉积a-Si，对a-Si进行准分子激光退火工艺形成p-Si，最后图形化得到有源层113。
步骤48：在有源层上形成栅极绝缘层。
如图21所示，在有源层113上形成栅极绝缘层114。示例性地，栅极绝缘层114材料可以为SiO，制作方式可以为沉积。
步骤49：在栅极绝缘层上形成栅极层。
如图22所示，在栅极绝缘层114和缓冲层112上开设过孔215；如图23所示，在栅极绝缘层114上形成一层金属(例如沉积一层钼(Mo))并图形化，得到栅极层115，栅极层115包括栅极1151、栅线1152、公共电极信号线100B和源极走线1154，栅极1151和栅线1152连接，公共电极信号线100B和源极走线1154穿过过孔215与第一走线层214连接，公共电极信号线100B与公共电极走线连接，源极走线1154与第一走线层214的源极走线连接。
步骤50：在栅极层上形成层间绝缘层。
如图24所示，在栅极层115上形成层间绝缘层116。层间绝缘层116可以为SiN子层和SiO子层的叠层，制作方式可以为沉积。
步骤51：在层间绝缘层上形成源漏极层。
如图25所示，在层间绝缘层116和栅极绝缘层114上开设过孔216；如图26所示，在层间绝缘层116上形成一层金属(例如沉积Ti/Al/Ti(钛)叠层)并图形化，得到源漏极层117，源漏极层117包括源极1171、漏极1172、栅极走线1173和公共电极走线1174，源极1171、漏极1172与有源层113连接，源极1171还与栅极层115的源极走线连接，栅极走线1173与栅极层115的栅线连接，公共电极走线1174与栅极层115的公共电极信号线连接。
步骤52：在源漏极层上形成平坦化层。
如图27所示，在源漏极层117上形成平坦化层118。平坦化层118的材料可以为SiO，制作方式可以为沉积。
步骤53：在平坦化层上形成焊盘。
如图28所示，在平坦化层118上开设过孔217；如图29所示，在平坦化层118上形成一层金属(例如沉积Ti/Al/Ti(钛)叠层)并图形化，得到焊盘300，焊盘300包括公共Pad301、栅极Pad 302和数据Pad 303，公共Pad 301与公共电极走线连接，栅极Pad 302与栅极走线连接，数据Pad 303与漏极连接。
步骤54：在焊盘上形成封装层。
在焊盘300上形成封装层400，得到如图7所示的显示背板。封装层400的材料可以为树脂材料，制作方式可以为涂覆，树脂材料涂覆后经过固化得到封装层400。
图30是本公开实施例提供的一种显示背板制作方法的流程图。该方法用于制作图8所示的显示背板，参见图30，该方法包括：
步骤61：在衬底上形成凹部。
参见图31，该衬底510可以为玻璃衬底。在衬底510上形成的凹部501，该凹部501开口截面的面积大，底部截面面积小。
在本公开实施例中，玻璃衬底上的凹部501可以采用如下方式制成：
采用特定波长的激光照射玻璃衬底，激光照射的区域为需要开设凹部的区域。在激光照射下，玻璃衬底变性。在这里，采用激光器照射玻璃衬底时，可以控制激光器移动进而依次照射各个需要开设凹部对应的位置。
采用氢氟酸(HF)刻蚀玻璃衬底，由于氢氟酸对于玻璃衬底上被照射过和未被照射过的区域刻蚀速率不同，因此会在被激光照射过的区域形成凹部。
在氢氟酸刻蚀时，玻璃衬底的上表面整面都有氢氟酸，在刻蚀过程中，位于底部的氢氟酸与被激光照射过的玻璃衬底反应会不断消耗，且底部氢氟酸的补充速度没有上方快，造成上方氢氟酸浓度大于底部，从而导致上方刻蚀开口大、下方小，呈锥尖状。也即本公开实施例所需的能够用于制作连接结构的凹部，通过控制刻蚀时间，控制凹部的形状。
步骤62：在衬底上形成可分离层。
参见图32，在形成有凹部501的衬底510上，沉积一层可分离层511。该可分离层511的材料可以为GaN，制作方式可以采用沉积的方式。该GaN可分离层511的厚度可以为10～20nm。
步骤63：在形成有可分离层的凹部内形成种子层。
示例性地，种子层形成为具有1nm至10nm的范围内的厚度。
示例性地，具有对可分离层的相对高粘合度并且具有相对良好的防止待电镀金属扩散的能力的任意金属或合金可用作用于制作种子层的材料。用于制作种子层的适当金属材料的示例包括：铜、钛、钽、铬、钛钨合金、氮化钽和氮化钛。
参见图33，在形成有可分离层511的凹部501内形成种子层200A。该种子层可以采用沉积加图形化的方式制作而成。
步骤64：在种子层上形成金属镀层，得到连接结构。
形成金属镀层的材料可以与种子层相同。示例性地，当种子层的材料为铜时，如果金属镀层的材料为铜，则种子层与金属镀层最终构成一体结构，如种子层为其他材料，最终种子层与金属镀层即为具有双层的结构。
参见图34，在种子层上进行电镀，形成一金属镀层，通过对电镀层进行图形化，得到连接结构200。这里，电镀完成后，还需要进行化学机械抛光(Chemical MechanicalPolishing，CMP)，因为电镀的平整度不好，通过CMP工艺可以平整金属表面。
值得说明的是，在制作连接结构时，还同时制作有与连接结构连接的走线，方便后续制作的走线与连接结构连接。
步骤65：在连接结构上形成隔离层。
参见图35，在连接结构200上形成隔离层111，隔离层111包括有机隔离层1111和无机隔离层1112，有机隔离层1111位于无机隔离层1112与连接结构200之间。该无机隔离层1112的材料可以为氧化硅(SiO)，该有机隔离层1111的材料可以为聚酰亚胺(PI)。无机隔离层1112可以通过沉积的方式，有机隔离层1111可以通过涂覆的方式形成。
在该实现方式中，隔离层111的作用与图7中有机绝缘层及无机绝缘层类似，起到绝缘及防水氧侵蚀作用。
步骤66：制作第一走线层。
如图36所示，在有机隔离层1111和无机隔离层1112上开设过孔213；如图37所示，在无机隔离层1112上形成一层金属(例如沉积一层钼(Mo))并图形化，得到第一走线层214，第一走线层214穿过过孔213与连接结构200连接。
如图37所示，该第一走线层214包括源极走线2141和公共电极走线2142，源极走线和公共电极走线分别与连接结构连接。
步骤67：在第一走线层上形成绝缘层。
如图38所示，在第一走线层214上形成绝缘层2140，该绝缘层2140的材料可以为聚酰亚胺(PI)。绝缘层可以通过涂覆的方式形成。
步骤68：在绝缘层上形成遮光部。
如图39所示，在绝缘层2140上形成遮光部2143。该遮光部2143的材料可以为金属，例如Mo，其制作的方式可以为沉积加图形化工艺。
步骤69：在遮光部上形成缓冲层。
如图40所示，在遮光部2143上形成缓冲层112。缓冲层112材料可以为SiO，制作方式可以为沉积。
步骤70：在缓冲层上形成有源层。
如图41所示，在缓冲层112上形成有源层113。有源层113的制作方式如下：在缓冲层上沉积a-Si，对a-Si进行准分子激光退火工艺形成p-Si，最后图形化得到有源层113。
步骤71：在有源层上形成栅极绝缘层。
如图42所示，在有源层113上形成栅极绝缘层114。栅极绝缘层114材料可以为SiO，制作方式可以为沉积。
步骤72：在栅极绝缘层上形成栅极层。
如图43所示，在栅极绝缘层114上形成一层金属例如沉积一层钼(Mo))并图形化，得到栅极层115，栅极层115包括栅极1151和栅线1152，栅极1151和栅线1152连接。
步骤73：在栅极层上形成层间绝缘层。
如图44所示，在栅极层115上形成层间绝缘层116。层间绝缘层116可以为SiN子层和SiO子层的叠层，制作方式可以为沉积。
步骤74：在层间绝缘层上形成源漏极层。
如图45所示，在层间绝缘层116和栅极绝缘层114上开设过孔216；如图46所示，在层间绝缘层116上形成一层金属(例如沉积Ti/Al/Ti(钛)叠层)并图形化，得到源漏极层117，源漏极层117包括源极1171、漏极1172、栅极走线1173和公共电极信号线100B，源极1171、漏极1172与有源层113连接，源极1171还与第一走线层214的源极走线连接，栅极走线1173与栅极层115的栅线连接，公共电极信号线100B与第一走线层214的公共电极走线连接。
步骤75：在源漏极层上形成平坦化层。
如图47所示，在源漏极层117上形成平坦化层118。平坦化层118的材料可以为SiO，制作方式可以为沉积。
步骤76：在平坦化层上形成焊盘。
如图48所示，在平坦化层118上开设过孔217；参见图49，在平坦化层118上形成一层金属(例如沉积Ti/Al/Ti(钛)叠层)并图形化，得到焊盘300，焊盘300包括公共Pad 301、栅极Pad 302和数据Pad 303，公共Pad 301与公共电极走线连接，栅极Pad 302与栅极走线连接，数据Pad 303与漏极连接。
步骤77：在焊盘上形成封装层。
在焊盘300上形成封装层400，得到如图8所示的显示背板。封装层400的材料可以为树脂材料，制作方式可以为涂覆，树脂材料涂覆后经过固化得到封装层400。
图50是本公开实施例提供的一种显示面板制作方法的流程图。参见图50，该方法包括：
步骤81：提供一显示背板。
该显示背板可以为图1至图8任一幅所示的显示背板。
当提供的是图9或图10所示的显示背板时，该方法还包括：去除基底。
当提供的是图9所示的显示背板，且可分离层511的材料为有机树脂材料时，该去除基底的过程，包括：
如图51所示，采用机械力使衬底510以及可分离层511与有机树脂层512分离。如图52所示，采用干法刻蚀去除树脂层512，露出连接结构200。
当提供的是图8所示的显示背板，且可分离层511的材料为GaN时，该去除基底的过程，包括：
如图53所示，采用激光照射使可分离层511分解，衬底510与连接结构200分离。其中，激光波长可以为266nm，在激光照射下GaN分解为Ga和N2，使得连接结构和衬底分离。
步骤82：将多个Micro-LED同时转移到显示背板上，多个Micro-LED中的任一个包括第一极和第二极，第一极和第二极分别与一对连接结构中的一个连接。
在本公开实施例中，将多个Micro-LED同时转移到显示背板上，包括：
在显示背板上涂覆一层树脂材料，树脂材料中掺有溶剂。
采用巨量转移技术，将多个Micro-LED同时转移到树脂材料上，且Micro-LED的第一极和第二极与连接结构接触；此时，Micro-LED的第一极和第二极进入树脂材料中，并与连接结构对应。示例性地，连接公共电极信号线的连接结构连接Micro-LED的N极，连接薄膜晶体管的连接结构连接Micro-LED的P极。
加热树脂材料，使树脂材料固化。由于，树脂材料中掺有溶剂，在加热时，这些溶剂蒸发，从而使得树脂材料固化。
这里，加热固化的温度可以在140摄氏度。
这里，巨量转移技术是指通过真空、静电、粘黏等方式将大量的Micro-LED同时转移到显示背板上。在上述过程中，显示背板具有连接结构的一面朝上，方便与Micro-LED绑定。树脂材料被涂覆到显示背板上后，在Micro-LED转移并绑定到显示背板上时树脂材料会向四周溢出。具体地，Micro-LED在转移到显示背板上时，需要通过一定压力使Micro-LED没入树脂材料，以使Micro-LED的第一极及第二极与连接结构顶部接触；由于Micro-LED的没入，导致树脂材料会向四周溢出。在Micro-LED的第一极及第二极与连接结构顶部接触后，加热使树脂材料固化。树脂材料固化时表面的张力会带动Micro-LED下压，在连接结构顶部，由于Micro-LED向下的压力，使得连接结构顶部刺破包裹在连接结构顶部的树脂材料，从而实现Micro-LED和显示背板的电性连接。并且，当第一极及第二极的材料硬度较小时，连接结构的顶部在前述张力作用下最终扎入电极，从而进一步保障了Micro-LED和显示背板的电连接。树脂材料固化后，也保证了该连接的牢固性。
如图54(对应图7的结构)和图55(对应图8的结构)，在连接结构200上涂覆一层树脂材料层600。然后将Micro-LED 20转移到树脂材料层600上，Micro-LED的第一极和第二极21、22与连接结构200接触，然后加热树脂材料层600，得到图56(对应图7的结构)和图57(对应图8的结构)所示的显示面板。
在该实现方式中，由于树脂材料中掺有溶剂，因此，加热会使其中溶剂蒸发，进而使得树脂材料受热收缩，收缩的压力使得Micro-LED的第一极和第二极与连接结构之间形成牢固的电连接。
本公开提供的显示面板在完成上述制程后，还可以将显示背板上的封装层除去(例如采用O2等离子刻蚀)，露出显示背板上的Pad，将Pad与驱动IC等进行绑定，完成显示面板与驱动电路的装配。
在本公开实施例中，由于显示背板Micro-LED及IC的绑定都设置在显示背板的两面，此时显示面板可以实现超窄边框，多个显示面板可以通过拼接形成巨型屏幕，实现无缝拼接。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (21)

1.一种显示背板，其特征在于，所述显示背板包括：
阵列基板(100)和在所述阵列基板(100)上的多对连接结构(200)；
所述阵列基板(100)包括多个薄膜晶体管(100A)和公共电极信号线(100B)，所述多个薄膜晶体管(100A)中的至少一个与一对所述连接结构(200)的一个连接，所述公共电极信号线(100B)与一对所述连接结构(200)的另一个连接；
所述连接结构(200)的第一截面的面积和所述第一截面与所述阵列基板(100)的表面的距离负相关，所述第一截面平行于所述阵列基板(100)的表面；
所述显示背板还包括位于所述阵列基板(100)的表面的基底(500)，所述基底(500)包括与所述连接结构(200)一一对应的凹部(501)，所述凹部(501)的第二截面的面积和所述第二截面与所述阵列基板(100)的表面的距离负相关，所述第二截面平行于所述阵列基板(100)的表面，所述连接结构(200)在对应的所述凹部(501)内。
2.根据权利要求1所述的显示背板，其特征在于，所述连接结构(200)的材料为以下材料中的任一种或者为以下材料的合金：铜或者铝。
3.根据权利要求1所述的显示背板，其特征在于，所述连接结构(200)包括主体部(201)和导电部(202)，所述导电部(202)位于所述主体部(201)远离所述阵列基板(100)的表面；
所述主体部(201)在所述阵列基板(100)上的正投影位于所述导电部(202)在所述阵列基板(100)上的正投影内；
所述导电部(202)和所述主体部(201)远离所述阵列基板(100)的表面共形；
所述主体部(201)的材料为绝缘材料。
4.根据权利要求3所述的显示背板，其特征在于，所述导电部(202)任意位置的厚度间的差值小于设定值。
5.根据权利要求3或4所述的显示背板，其特征在于，所述导电部(202)的材料为以下材料中的任一种或者为以下材料的合金：铜或者铝。
6.根据权利要求3所述的显示背板，其特征在于，所述主体部(201)包括有机绝缘部(211A)和无机绝缘部(212A)，所述无机绝缘部(212A)位于所述有机绝缘部(211A)与所述导电部(202)之间。
7.根据权利要求1所述的显示背板，其特征在于，所述连接结构(200)与所述阵列基板(100)的最大距离的取值在3微米到5微米之间。
8.根据权利要求1所述的显示背板，其特征在于，所述连接结构(200)位于所述阵列基板(100)的第一侧，所述显示背板还包括焊盘(300)，所述焊盘(300)位于所述阵列基板(100)的第二侧，所述第二侧与所述第一侧相对。
9.根据权利要求8所述的显示背板，其特征在于，所述显示背板还包括封装层(400)，所述焊盘(300)位于所述阵列基板(100)和所述封装层(400)之间。
10.根据权利要求1所述的显示背板，其特征在于，所述基底(500)包括依次叠置的衬底(510)、可分离层(511)和树脂层(512)，所述凹部(501)位于所述树脂层(512)。
11.根据权利要求1所述的显示背板，其特征在于，所述基底(500)包括衬底(510)，所述凹部(501)位于所述衬底(510)，所述显示背板还包括位于所述基底(500)和所述连接结构(200)之间的可分离层(511)。
12.根据权利要求10或11所述的显示背板，其特征在于，所述可分离层(511)的材料选自以下材料中的任一种：有机树脂材料或GaN。
13.一种显示装置，其特征在于，所述显示装置包括：
显示背板(10)以及在所述显示背板(10)上的多个微型发光二极管(20)，
所述显示背板(10)包括阵列基板(100)和在所述阵列基板(100)上的多对连接结构(200)；所述阵列基板(100)包括多个薄膜晶体管(100A)和公共电极信号线(100B)，所述多个薄膜晶体管(100A)中的至少一个与一对所述连接结构(200)的一个连接，所述公共电极信号线(100B)与一对所述连接结构(200)的另一个连接；所述连接结构(200)的第一截面的面积和所述第一截面与所述阵列基板(100)的表面的距离负相关，所述第一截面平行于所述阵列基板(100)的表面；其中，所述多对连接结构(200)是通过提供基底，在所述基底的一侧形成凹部，并至少在所述凹部内形成的，所述凹部的第二截面的面积和所述第二截面与所述阵列基板的表面的距离负相关，所述第二截面平行于所述阵列基板的表面；
所述多个微型发光二极管(20)中的任一个包括第一极(21)和第二极(22)，所述第一极(21)和所述第二极(22)分别与一对所述连接结构(200)中的一个连接。
14.根据权利要求13所述的显示装置，其特征在于，所述连接结构(200)的材料硬度大于所述第一极(21)和所述第二极(22)的材料硬度。
15.根据权利要求13或14所述的显示装置，其特征在于，所述第一极(21)或第二极(22)与所述连接结构(200)接触的一面，具有围绕所述连接结构(200)的凸起(211)。
16.一种显示背板制作方法，其特征在于，所述方法包括：
形成多对连接结构；
形成阵列基板，使所述多对连接结构在所述阵列基板上，所述阵列基板包括多个薄膜晶体管和公共电极信号线，所述多个薄膜晶体管中的至少一个与一对所述连接结构的一个连接，所述公共电极信号线与一对所述连接结构的另一个连接；
所述连接结构的第一截面的面积和所述第一截面与所述阵列基板的表面的距离负相关，所述第一截面平行于所述阵列基板的表面，
其中，所述形成多对连接结构，包括：
提供基底；
在所述基底的一侧形成凹部，所述凹部的第二截面的面积和所述第二截面与所述阵列基板的表面的距离负相关，所述第二截面平行于所述阵列基板的表面，
至少在所述凹部内形成所述连接结构。
17.根据权利要求16所述的方法，其特征在于，所述至少在所述凹部内形成所述连接结构，包括：
在所述凹部内形成种子层；
在所述种子层上形成金属镀层。
18.根据权利要求16所述的方法，其特征在于，所述至少在所述凹部内形成所述连接结构，包括：
在所述凹部内依次形成导电部和主体部；
所述主体部在所述阵列基板上的正投影位于所述导电部在所述阵列基板上的正投影内；
所述导电部和所述主体部远离所述阵列基板的表面共形；
所述主体部的材料为绝缘材料。
19.根据权利要求16至18任一项所述的方法，其特征在于，所述方法还包括：
去除所述基底。
20.一种显示装置制作方法，其特征在于，所述方法包括：
提供如权利要求1至12任一项所述的显示背板；
将多个微型发光二极管同时转移到所述显示背板上，所述多个微型发光二极管中的任一个包括第一极和第二极，所述第一极和所述第二极分别与一对所述连接结构中的一个连接。
21.根据权利要求20所述的方法，其特征在于，所述将多个微型发光二极管同时转移到所述显示背板上，包括：
在所述显示背板上涂覆一层树脂材料，所述树脂材料中掺有溶剂；
采用巨量转移技术，将所述多个微型发光二极管同时转移到所述树脂材料上，且所述微型发光二极管的第一极和第二极与所述连接结构接触；
加热所述树脂材料，使所述树脂材料固化，使得所述微型发光二极管的第一极和第二极与所述连接结构连接。
CN201980000782.XA 2019-05-31 2019-05-31 显示背板及制作方法、显示面板及制作方法、显示装置 Active CN112313806B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/089543 WO2020237629A1 (zh) 2019-05-31 2019-05-31 显示背板及制作方法、显示面板及制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN112313806A CN112313806A (zh) 2021-02-02
CN112313806B true CN112313806B (zh) 2023-02-10

Family

ID=73552471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000782.XA Active CN112313806B (zh) 2019-05-31 2019-05-31 显示背板及制作方法、显示面板及制作方法、显示装置

Country Status (5)

Country Link
US (2) US11688724B2 (zh)
EP (1) EP3979343A4 (zh)
JP (1) JP7464541B2 (zh)
CN (1) CN112313806B (zh)
WO (1) WO2020237629A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220246594A1 (en) * 2019-06-11 2022-08-04 Kyocera Corporation Light emitter board and display device
CN116071992A (zh) * 2021-11-02 2023-05-05 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN114582889A (zh) * 2022-02-22 2022-06-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876552A (zh) * 2017-02-27 2017-06-20 深圳市华星光电技术有限公司 微发光二极管阵列基板及显示面板
CN109494292A (zh) * 2018-10-30 2019-03-19 青岛海信电器股份有限公司 一种微型发光二极管灯板、其制作方法及显示装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183507A (ja) * 1998-12-17 2000-06-30 Shinko Electric Ind Co Ltd 半導体チップ若しくは半導体装置の実装基板への実装構造
JP2002289770A (ja) 2001-03-27 2002-10-04 Nec Kansai Ltd 半導体装置
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4949279B2 (ja) * 2008-01-21 2012-06-06 新光電気工業株式会社 配線基板及びその製造方法
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
JP5407269B2 (ja) 2008-10-21 2014-02-05 富士通セミコンダクター株式会社 半導体装置
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8766439B2 (en) 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US8835301B2 (en) 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
FR2977370B1 (fr) 2011-06-30 2013-11-22 Commissariat Energie Atomique Composant de connexion muni d'inserts creux
CN103117246B (zh) 2011-11-17 2015-09-02 中芯国际集成电路制造(上海)有限公司 金属互连结构的制作方法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
JP6413412B2 (ja) 2014-07-11 2018-10-31 日亜化学工業株式会社 半導体発光装置及びその製造方法
WO2017149521A1 (en) 2016-03-04 2017-09-08 Vuereal Inc. Micro device integration into system substrate
KR20160119942A (ko) 2015-04-06 2016-10-17 에스케이하이닉스 주식회사 소켓 플러그 접속 구조를 포함하는 반도체 패키지
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102455088B1 (ko) * 2016-01-11 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
DE102016103324A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
CN105759522B (zh) 2016-05-11 2019-01-22 深圳市华星光电技术有限公司 Tft基板的断线修复方法
JP6729046B2 (ja) 2016-06-20 2020-07-22 大日本印刷株式会社 配線基板およびその製造方法、ならびに半導体装置の製造方法
US11064609B2 (en) * 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10325893B2 (en) 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
CN110100309A (zh) 2016-12-23 2019-08-06 株式会社流明斯 微型led模块及其制造方法
TWI607559B (zh) 2017-01-10 2017-12-01 錼創科技股份有限公司 顯示面板
US20180247584A1 (en) 2017-02-27 2018-08-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Micro light emitting diode array substrates and display panels
TWI635630B (zh) * 2017-06-30 2018-09-11 錼創科技股份有限公司 微型發光二極體及顯示面板
JP2019079985A (ja) 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロｌｅｄディスプレイ
US10510937B2 (en) * 2017-11-22 2019-12-17 X-Celeprint Limited Interconnection by lateral transfer printing
CN108183156A (zh) 2017-12-26 2018-06-19 深圳市华星光电技术有限公司 微型发光二极管显示面板及其制作方法
KR102433873B1 (ko) 2018-01-29 2022-08-19 삼성전자주식회사 Led 패널 및 led 패널의 제조 방법
US10325894B1 (en) 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
CN108493154B (zh) 2018-04-28 2020-09-29 深圳市华星光电技术有限公司 Micro LED显示面板的制作方法及Micro LED显示面板
CN108933153B (zh) 2018-07-27 2021-02-02 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN109285856B (zh) 2018-11-22 2020-07-03 京东方科技集团股份有限公司 Led发光基板及其制作方法、显示装置
CN109755376A (zh) 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN109950270B (zh) 2019-03-27 2021-01-08 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
CN109887950A (zh) 2019-04-19 2019-06-14 京东方科技集团股份有限公司 显示基板、led器件、显示面板、显示装置及制作方法
CN110061106B (zh) 2019-04-24 2020-04-17 京东方科技集团股份有限公司 芯片、目标基板、芯片转移方法及显示装置
CN110047866B (zh) 2019-04-30 2021-04-02 京东方科技集团股份有限公司 阵列基板、显示面板及微型led的转移方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876552A (zh) * 2017-02-27 2017-06-20 深圳市华星光电技术有限公司 微发光二极管阵列基板及显示面板
CN109494292A (zh) * 2018-10-30 2019-03-19 青岛海信电器股份有限公司 一种微型发光二极管灯板、其制作方法及显示装置

Also Published As

Publication number Publication date
CN112313806A (zh) 2021-02-02
EP3979343A1 (en) 2022-04-06
US11688724B2 (en) 2023-06-27
US20210407976A1 (en) 2021-12-30
WO2020237629A1 (zh) 2020-12-03
EP3979343A4 (en) 2023-05-24
US11929358B2 (en) 2024-03-12
US20230260982A1 (en) 2023-08-17
JP7464541B2 (ja) 2024-04-09
JP2022541863A (ja) 2022-09-28

Similar Documents

Publication Publication Date Title
US10964722B2 (en) Micro LED display substrate, method for manufacturing the same, and display device
CN108701691B (zh) 用于微驱动器和微led的底板结构和方法
US20180247922A1 (en) Illuminated Faceplate And Method For Producing Such An Illuminated Faceplate
CN112313806B (zh) 显示背板及制作方法、显示面板及制作方法、显示装置
WO2011067991A1 (ja) 半導体装置およびその製造方法、表示装置
CN107978627A (zh) 具有微盖层的显示装置及其制造方法
CN106816547B (zh) 有机发光显示装置及其制造方法
US20230060979A1 (en) Array substrate and preparation method therefor, and display apparatus
US20220302340A1 (en) Micro light emitting diode panel
US20200273786A1 (en) Array substrate, display device, method for manufacturing them, and spliced display device
WO2023226127A1 (zh) 一种显示面板及其制备方法、拼接显示装置
CN111029360B (zh) micro-LED显示器件的制作方法
JP2004233444A (ja) アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置
US11502153B2 (en) Array substrate and display device with interposer bonded to drive circuit and manufacturing method thereof
TW201411829A (zh) 有機電致發光顯示器及其製造方法
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
WO2023217285A1 (zh) 显示面板的制备方法及显示面板
US20220359257A1 (en) Substrate for manufacturing display device and method for manufacturing display device
US20240122000A1 (en) Display panel and display terminal
US20240038930A1 (en) Display device using semiconductor light-emitting devices, and method for manufacturing same
US20240072213A1 (en) Display device using semiconductor light-emitting elements
CN112670309B (zh) 显示面板
CN114121914A (zh) 显示面板及其制作方法、显示装置
TWI759632B (zh) 顯示面板及顯示面板製作方法
US20230317669A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant