JP2008283051A - 半導体記憶装置及び半導体記憶装置の製造方法 - Google Patents

半導体記憶装置及び半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP2008283051A
JP2008283051A JP2007126916A JP2007126916A JP2008283051A JP 2008283051 A JP2008283051 A JP 2008283051A JP 2007126916 A JP2007126916 A JP 2007126916A JP 2007126916 A JP2007126916 A JP 2007126916A JP 2008283051 A JP2008283051 A JP 2008283051A
Authority
JP
Japan
Prior art keywords
insulating film
conductive layer
forming
sidewall
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007126916A
Other languages
English (en)
Inventor
Katsuyuki Sekine
根 克 行 関
Masayuki Tanaka
中 正 幸 田
Katsuaki Natori
取 克 晃 名
Daisuke Nishida
田 大 介 西
Ryota Fujitsuka
塚 良 太 藤
Yoshio Ozawa
澤 良 夫 小
Akito Yamamoto
本 明 人 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007126916A priority Critical patent/JP2008283051A/ja
Priority to KR1020080041776A priority patent/KR100966680B1/ko
Priority to US12/118,328 priority patent/US20090001448A1/en
Publication of JP2008283051A publication Critical patent/JP2008283051A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】セルサイズが６０ｎｍ以下の半導体記憶装置において、トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入した場合の電荷保持特性の劣化を防ぐ。
【解決手段】半導体装置は、セルサイズが６０ｎｍ以下であって、埋め込み絶縁膜１０４を含むシリコン基板１０１のチャネル領域に形成されたトンネル絶縁膜１０２と、前記トンネル絶縁膜１０２上に形成された第１の導電層１０３と、前記埋め込み絶縁膜１０４及び前記第１の導電層１０３上に形成された電極間絶縁膜１０５と、前記電極間絶縁膜１０５上に形成された第２の導電層１０６と、前記第１の導電層１０３、前記第２の導電層１０６、及び前記電極間絶縁膜１０５の側壁に形成された側壁絶縁膜１０７と、前記側壁絶縁膜１０７上に形成された層間絶縁膜１０８と、を有し、 前記トンネル絶縁膜１０２又は前記電極間絶縁膜１０５は高誘電率絶縁膜を含み、前記側壁絶縁膜１０７は、所定の濃度の炭素及び窒素、並びに１×１０１９Ａｔｏｍｓ／ｃｍ３以下の濃度の塩素を含む。
【選択図】図１（ａ）

Description

本発明は、半導体記憶装置及び半導体記憶装置の製造方法に関し、特に、セルサイズが６０ｎｍ以下の半導体記憶装置及び半導体記憶装置の製造方法に関する。
不揮発性半導体記憶装置の微細化に伴い、書き込み電圧の低減、書き込み速度の向上を実現するために、トンネル絶縁膜の薄膜化が要求されている。また、セルの微細化に伴い、隣接セル間干渉効果の増大によるデバイス特性の劣化が問題になるため、電極間絶縁膜の薄膜化が必須となっている。これらの要求を満たすために、トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入することにより、トンネル絶縁膜や電極間絶縁膜を薄膜化することが検討されている。
しかしながら、トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入した場合に、微細加工されたセルの電荷保持特性が大幅に劣化するという問題があった。特に、セルサイズが６０ｎｍ以下の場合は、この電荷保持特性の劣化が顕著であった。
特開平６−１３３７２号公報
本発明の目的は、セルサイズが６０ｎｍ以下の半導体記憶装置において、トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入した場合の電荷保持特性の劣化を防ぐことである。
本発明の第１態様によれば、セルサイズが６０ｎｍ以下である半導体記憶装置であって、 埋め込み絶縁膜を含むシリコン基板のチャネル領域に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された第１の導電層と、前記埋め込み絶縁膜及び前記第１の導電層上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された第２の導電層と、前記第１の導電層、前記第２の導電層、及び前記電極間絶縁膜の側壁に形成された側壁絶縁膜と、前記側壁絶縁膜上に形成された層間絶縁膜と、を有し、前記トンネル絶縁膜又は前記電極間絶縁膜は高誘電率絶縁膜を含み、前記側壁絶縁膜は、所定の濃度の炭素及び窒素、並びに１×１０１９ａｔｏｍｓ／ｃｍ３以下の濃度の塩素を含むことを特徴とする半導体記憶装置が提供される。
本発明の第２態様によれば、セルサイズが６０ｎｍ以下である半導体記憶装置の製造方法であって、シリコン基板のチャネル領域にトンネル絶縁膜を形成するステップと、前記トンネル絶縁膜上に第１の導電層を形成するステップと、前記第１の導電層上に電極間絶縁膜を形成するステップと、前記電極間絶縁膜上に第２の導電層を形成するステップと、前記第２の導電層、前記電極間絶縁膜、及び前記第１の導電層を加工するステップと、前記第１の導電層、前記第２の導電層、及び前記電極間絶縁膜の側壁に所定の濃度の炭素及び窒素、並びに１×１０１９ａｔｏｍｓ／ｃｍ３以下の濃度の塩素を含有する側壁絶縁膜を形成するステップと、前記側壁絶縁膜上に層間絶縁膜を形成するステップと、を有し、前記トンネル絶縁膜又は前記電極間絶縁膜を形成するステップにおいて、高誘電率絶縁膜を形成することを特徴とする半導体記憶装置の製造方法が提供される。
本発明の第３態様によれば、セルサイズが６０ｎｍ以下である半導体記憶装置の製造方法であって、シリコン基板のチャネル領域にトンネル絶縁膜を形成するステップと、前記トンネル絶縁膜上に第１の導電層を形成するステップと、前記第１の導電層上に電極間絶縁膜を形成するステップと、前記電極間絶縁膜上に第２の導電層を形成するステップと、前記第２の導電層、前記電極間絶縁膜、前記第１の導電層を加工するステップと、前記第１の導電層、前記第２の導電層、及び前記電極間絶縁膜の側壁に炭素、窒素、及び塩素を含有する側壁絶縁膜を形成するステップと、前記側壁絶縁膜上に層間絶縁膜を形成するステップと、水素及び酸素を含む雰囲気中で全面に熱処理を行うことにより、前記側壁絶縁膜に含有される塩素の濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以下に低減するステップと、を有し、前記トンネル絶縁膜又は前記電極間絶縁膜を形成するステップにおいて、高誘電率絶縁膜を形成することを特徴とする半導体記憶装置の製造方法が提供される。
本発明によれば、セルサイズが６０ｎｍ以下の半導体記憶装置において、トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入した場合の電荷保持特性の劣化を防ぐことができる。
以下に、図面を参照して本発明に係る実施例について説明する。なお、以下の実施例は、本発明の実施の一形態に過ぎず、本発明の範囲を限定するものではない。
はじめに、セルサイズ（トンネル絶縁膜に接している部分のチャネル長方向のゲートの長さ）が６０ｎｍ以下の半導体記憶装置において、トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入した場合に電荷保持特性が劣化する現象について説明する。なお、本発明に係る実施例における高誘電率絶縁膜は、シリコン窒化膜より誘電率の高い絶縁膜をいう。
トンネル絶縁膜や電極間絶縁膜に高誘電率絶縁膜を導入した場合に、トンネル絶縁膜や電極間絶縁膜に導入された高誘電率絶縁膜中に低電界リーク電流パスとなる浅いトラップ準位や、書き込みや消去時に電荷を蓄積し、その後の放置時に取り込んだ電荷をはき出す深いトラップ準位が、セルの加工サイズの減少と共に増大し、微細加工されたセルの電荷保持特性が大幅に劣化するという現象が確認された。これらのセル特性の劣化は、特に、セルサイズが６０ｎｍ以下の微細セルにおいて顕著に観察された。
また、これらのセル特性の劣化は、トンネル絶縁膜や電極間絶縁膜の側壁に形成する絶縁膜を成膜する際に発生するプロセスダメージが主原因であり、側壁絶縁膜の前駆体に含まれる塩素や側壁絶縁膜に残留する塩素が、側壁絶縁膜形成時にトンネル絶縁膜や電極間絶縁膜に導入された高誘電率絶縁膜中の金属と酸素の結合を切り、高誘電率絶縁膜中に多量の酸素欠損を発生させていることが主原因である。
次に、本発明に係る実施例１について説明する。実施例１では、電極間絶縁膜に高誘電率絶縁膜を導入し、かつ、側壁絶縁膜の前駆体に含まれる塩素濃度を低濃度とする例について説明する。
図１（ａ）、（ｂ）は、実施例１の不揮発性半導体記憶装置のセルトランジスタの構造断面図である。図１（ａ）の破線（ｂ）断面方向が図１（ｂ）に対応する。
図１（ａ）、（ｂ）に示すように、実施例１のセルトランジスタは、素子分離埋め込み絶縁膜１０４が埋め込まれたシリコン基板１０１のソース・ドレイン領域間のチャネル領域上に形成された第１の絶縁膜(トンネル絶縁膜)１０２と、第１の絶縁膜１０２上に形成された第１の導電層（浮遊ゲート電極）１０３と、第１の導電層１０３及び埋め込み絶縁膜１０４上に形成された高誘電率絶縁膜を有する第２の絶縁膜（電極間絶縁膜）１０５と、第２の絶縁膜１０５上に形成された第２の導電層（制御ゲート電極）１０６と、第２の導電層１０６上に形成された側壁絶縁膜１０７と、側壁絶縁膜１０７上に形成された層間絶縁膜１０８とが設けられている。
なお、側壁絶縁膜１０７中の平均塩素濃度は、１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以下であり、側壁絶縁膜１０７中には、Ｃ及びＮのうち少なくとも1つを１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以上含まれている。
実施例１では、側壁絶縁膜１０７を、例えば、ＢＴＢＡＳ（ビス（３級ブチルアミノ）シラン）と酸素を前駆体として用いたＡＬＤ（原子層堆積＝Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を４００−６００℃で行うことにより形成する。この場合、側壁絶縁膜１０７を形成する前駆体の中に塩素は含まれていないため、塩素に起因する金属と酸素の結合との反応は起こらない。また、側壁絶縁膜１０７中に塩素が残留しないため、第２の絶縁膜１０５中の高誘電率絶縁膜の劣化が起こらない。また、前駆体に含まれる不純物により、適当な量のＣとＮが側壁絶縁膜１０７中に導入される。なお、側壁絶縁膜１０７を形成する際に前駆体として用いられる物質はＢＴＢＡＳと酸素に限られるものではなく、シリコンと炭素を含む他の物質であっても良い。
第２の絶縁膜１０５中の高誘電率絶縁膜を化学気相成長法、ＡＬＤ法で成膜する場合には、前駆体に含まれる不純物が、高誘電率絶縁膜中にピーク濃度で１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以上含有される。例えば、高誘電率絶縁膜形成時に、有機金属原料を前駆体として用いれば炭素が含有され、窒素を含有する前駆体を用いれば窒素が含有される。また、側壁絶縁膜１０７に、あらかじめ高誘電率絶縁膜中に含まれる不純物と同種の不純物をピーク濃度で１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以上含有させておくことにより、側壁絶縁膜１０７と第２の絶縁膜１０５中の高誘電率絶縁膜との不純物の相互拡散（特に、第２の絶縁膜１０５中の高誘電率絶縁膜から側壁絶縁膜１０７への不純物の拡散）が抑制できるため、第２の絶縁膜１０５中のシリコン酸化膜／高誘電率絶縁膜の界面の熱的安定性を大幅に改善できる。
図２は、セルトランジスタの最小加工寸法と電荷保持時間の関係を示している。従来技術では、セルトランジスタのサイズが６０ｎｍ以下になると、高誘電率絶縁膜の劣化が起こり、急激に電荷保持時間が短くなる。一方、実施例１では、側壁絶縁膜１０７中の塩素濃度が十分低く抑えられているので、セルトランジスタのサイズが６０ｎｍ以下になっても高誘電率絶縁膜の劣化が起こらず、電荷保持時間が短くなることもない。また、実施例１のセルトランジスタでは、従来技術でみられたような電荷保持特性のセルサイズに対する依存性はみられない。
実施例１によれば、側壁絶縁膜１０７中の塩素濃度を低く抑えることにより、セルトランジスタのサイズが６０ｎｍ以下の場合に、第２の絶縁膜１０５に高誘電率絶縁膜を導入しても電荷保持特性に優れた不揮発性半導体装置が提供できる。
なお、第２の絶縁膜１０５は、高誘電率絶縁膜単層であっても良いし、高誘電率絶縁膜を含むシリコン酸化膜／高誘電率絶縁膜／シリコン酸化膜の積層構造であっても良いし、シリコン窒化膜／高誘電率絶縁膜／シリコン窒化膜の積層構造であっても良いし、シリコン窒化膜／シリコン酸化膜／高誘電率絶縁膜／シリコン酸化膜／シリコン窒化の積層構造であっても良い。つまり、第２の絶縁膜１０５の一部に高誘電率絶縁膜が存在すれば同様の効果が得られる。
実施例１では、第２の絶縁膜１０５に高誘電率絶縁膜を導入する場合について述べたが、トンネル絶縁膜１０２の一部に高誘電率絶縁膜を導入した場合であっても良い。この場合には、素子分離埋め込み絶縁膜１０４と側壁絶縁膜１０７がトンネル絶縁膜１０２に接するため、側壁絶縁膜１０７中の塩素濃度が１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以下であり、C及びNのうち少なくとも1つを１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以上含有させることにより、第２の絶縁膜１０５に高誘電率絶縁膜を導入する場合と同様に、電荷保持特性を大幅に改善出来る。
第１の絶縁膜１０２及び第２の絶縁膜１０５の高誘電率絶縁膜の比誘電率は、シリコン窒化膜（ＳｉＮ膜）の比誘電率７よりも大きいことが望ましい。仮に、第１の絶縁膜１０２及び第２の絶縁膜１０５の高誘電率絶縁膜としてＳｉＮ膜を用いた場合には、不揮発性半導体記憶装置に必要な書き込み／消去電界で充分なリーク特性が得られないからである。
例えば、比誘電率が８程度であるアルミニウム酸化物（Ａｌ２Ｏ３）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ２Ｏ３）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）、及びランタン酸化物（Ｌａ２Ｏ３）のいずれか1つの単層膜が使用可能である。
さらに、ハフニウムシリケート（ＨｆＳｉＯ）膜やハフニウム・アルミネート（ＨｆＡｌＯ）膜のような３原型の化合物からなる絶縁膜でも良い。すなわち、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）の少なくとも１つを含む酸化物又は窒化物であっても良い。
＜実施例１の製造方法＞
次に、図３〜１１を参照して、実施例１に係る不揮発性半導体記憶装置の製造方法について説明する。
図３に示すように、シリコン基板（ｐ型シリコン基板、又はn型シリコン基板上にp型ウェルを形成したもの）３０１上に第１の絶縁膜３０２を１ｎｍ〜１５ｎｍ程度形成する。続いて、第１の絶縁膜３０２上に、化学気相成長法によって電荷蓄積層となる第１の導電層３０３を１０ｎｍ〜２００ｎｍ程度形成する。続いて、化学気相成長法によってシリコン窒化膜３０４を５０ｎｍ〜２００ｎｍ程度形成する。続いて、化学気相成長法によってシリコン酸化膜３０５を５０ｎｍ〜４００ｎｍ程度形成する。続いて、シリコン酸化膜３０５上にフォトレジスト３０６を塗布し、露光描画によりフォトレジスト３０６をパターニングすることによって、図３に示す構造が得られる。
次に、図４に示すように、図３に示すフォトレジスト３０６を耐エッチングマスクにしてシリコン酸化膜３０５をエッチングする。続いて、エッチング後にフォトレジスト３０６を除去し、シリコン酸化膜３０５をマスクにしてシリコン窒化膜３０４をエッチングする。続いて、第１の導電層３０３、第１の絶縁膜３０２、及びシリコン基板３０１をエッチングすることにより素子分離のための溝を形成することによって、図４に示す構造が得られる。
次に、図５に示すように、シリコン酸化膜等の埋め込み絶縁膜３０７を２００ｎｍ〜１５００ｎｍ形成することによって素子分離溝を埋め込む。埋め込み絶縁膜３０７は、窒素雰囲気中、又は酸素雰囲気中で高温の熱工程を行うことにより高密度化を行う。続いて、化学的機械的研磨法（ＣＭＰ）によりシリコン窒化膜３０４をストッパにして平坦化を行う。続いて、選択的エッチングによりシリコン窒化膜３０４を除去することによって、図５に示す構造が得られる。
次に、図６に示すように、シリコン窒化膜３０４の除去後に得られた溝上に、段差被覆性に優れた方法を用いて、第１の導電層３０３の一部となるポリシリコンの２層目の導電層３０８を堆積する。
次に、図７に示すように、ＣＭＰ法により埋め込み絶縁膜３０７をストッパにして導電層３０８の平坦化を行う。続いて、シリコン窒化膜と選択比を持ってエッチングすることが可能な方法を用いて、シリコン酸化膜３０７を選択的にエッチバックし、浮遊ゲート電極３０８ａを形成することによって、図７に示す構造が得られる。
次に、図８に示すように、図７の構造上に、シリコン酸化膜３０９を１ｎｍ〜５ｎｍ形成する。続いて、その上部に、高誘電率絶縁膜３１０を膜厚で１原子層から５ｎｍ以下の範囲で形成する。このとき、高誘電率絶縁膜３１０の前駆体に、炭素と窒素を含んだ前駆体を用いる。続いて、その上部に、シリコン酸化膜３１１を１ｎｍ〜５ｎｍ形成することによって、図8に示す構造が得られる。このシリコン酸化膜３０９、高誘電率絶縁膜３１０、及びシリコン酸化膜３１１は図１の第２の絶縁膜１０５に相当する。
次に、図９に示すように、シリコン酸化膜３１１上に第２の導電層３１２を形成する。第２の導電層３１２は、制御ゲート電極となる。続いて、加工用のハードマスクとなるシリコン酸化膜等の絶縁膜を形成し、フォトレジストを塗布し、露光描画によりフォトレジストをパターニングすることによって、図９に示す構造が得られる。
次に、図１０に示すように、フォトレジストをマスクにしてシリコン酸化膜を加工し、フォトレジストを除去した後に、シリコン酸化膜をハードマスクにして第２の導電層３１２、第２の絶縁膜１０５(３０９〜３１１)、第１の導電層３０３、及び第１の絶縁層３０２を加工する。続いて、第１の絶縁膜３０２と、第１の絶縁膜３０２上に形成された第１の導電層３０３と、第１の導電層３０３上に形成された高誘電率絶縁膜３１０を有する第２の絶縁膜１０５と、第２の絶縁膜１０５上に形成された第２の導電層３１２とに接するように側壁絶縁膜３１３を形成する。続いて、層間絶縁膜３１４を形成することによって、図１０に示す構造が得られる。
側壁絶縁膜３１３は、例えば、ＢＴＢＡＳと酸素を用いたＡＬＤ法を用いて４００℃〜６００℃で形成する。側壁絶縁膜３１３を形成する場合の前駆体として、ＢＴＢＡＳと酸素を選んだ例を示したが、窒素、炭素、及び水素を含み、塩素やハロゲン元素を含まない他の材料、例えば、ＴｒＤＭＡＳ（３−Ｄｉｍｅｔｈｙｌ Ａｍｉｎｏ Ｓｉｌａｎｅ）やＴＤＭＡＳ（４−Ｄｉｍｅｔｈｙｌ Ａｍｉｎｏ Ｓｉｌａｎｅ）を前駆体に用いても良い。また、ＡＬＤ法ではなくても、塩素を含有しないＳｉＨ４やＳｉ２Ｈ６等のシリコン原料を用いて、薄膜Ｓｉを形成した後に、Ｏ３やＨ２ＯやＯ２やO*等の酸化剤を含む雰囲気に曝して、側壁ＳｉＯ２を形成しても良い。
図１１は、図１０の破線（１１）断面方向の断面図である。図１１に示すように、第２の絶縁膜１０５が高誘電率絶縁膜３１０を含む積層構造となっている。側壁絶縁膜３１３を形成した後に、通常の配線工程等を経て、実施例１の不揮発性半導体記憶装置が得られる。
実施例１の製造方法によれば、高誘電率絶縁膜３１０の前駆体に炭素と窒素を含んだ前駆体を用い、ＢＴＢＡＳと酸素を用いたＡＬＤ法を用いて４００℃〜６００℃で側壁絶縁膜３１３を形成するので、側壁絶縁膜１０７中の塩素濃度を低く抑え、かつ、第２の絶縁膜１０５に高誘電率絶縁膜を導入することができる。
次に、本発明に係る実施例２について説明する。実施例１では、塩素を含有しないシリコン酸化膜の前駆体を用いて側壁絶縁膜を成膜したが、実施例２では、塩素を含有した前駆体を用いて側壁絶縁膜を成膜する。なお、実施例１と同様の内容については、説明を省略する。
図１２は、実施例２に係る不揮発性半導体記憶装置のセルトランジスタの構造断面図である。実施例２では、側壁絶縁膜１２１３が、塩素濃度の低い層と高い層とで構成される。図１３は、図１２の破線（１３）断面方向の断面図である。
図１３に示すように、側壁絶縁膜１２１３は、低濃度側壁絶縁膜１２１３ａと高濃度側壁絶縁膜１２１３ｂとで構成される。低濃度側壁絶縁膜１２１３ａ上には、層間絶縁膜３１４が形成され、高濃度側壁絶縁膜１２１３ｂは、第１の絶縁膜３０２、第１の導電層３０３、浮遊ゲート電極３０８ａ、第２の絶縁膜１０５（シリコン酸化膜３０９、高誘電率絶縁膜３１０、シリコン酸化膜３１１）、及び第２の導電層３１２と接している。低濃度側壁絶縁膜１２１３ａの塩素濃度は１Ｅ＋１９ｃｍ−３以下であり、高濃度側壁絶縁膜１２１３ｂの塩素濃度は１Ｅ＋２０ｃｍ−３である。
実施例２によれば、側壁絶縁膜１２１３中の塩素の絶対量は、実施例１の側壁絶縁膜１０７（図１を参照）よりも少なく、脱離しやすい塩素は熱処理中に脱離してしまうので、残留した塩素は後工程でも拡散しにくいもののみである。従って、後工程における第１の絶縁膜３０２や第２の絶縁膜１０５と塩素との反応が大幅に抑制される。その結果、高誘電率絶縁膜３１０中の酸素欠損の生成が抑制され、６０ｎｍ以下のセルサイズにおいて、セルトランジスタの電荷保持特性を大幅に改善できる。
側壁絶縁膜１２１３は、例えば、比誘電率が８程度であるアルミニウム酸化物（Ａｌ２Ｏ３）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ２Ｏ３）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜およびランタン酸化物（Ｌａ２Ｏ３）のいずれか1つの単層膜でも良い。さらに、ハフニウムシリケート（ＨｆＳｉＯ）膜やハフニウム・アルミネート（ＨｆＡｌＯ）膜やのような３原型の化合物からなる絶縁膜でも良い。すなわち、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）のいずれか1つの元素を少なくとも含む酸化物もしくは窒化物であれば良い。また、高誘電率絶縁膜３１０をトンネル絶縁膜３０２の一部に用いても良い。
＜実施例２の製造方法＞
次に、図１２、１３を参照して、実施例２の不揮発性半導体記憶装置の製造方法について説明する。なお、実施例１の製造方法と同様の内容については、説明を省略する。
図１２に示すように、側壁絶縁膜１２１３を成膜した後に、水素と酸素を含む雰囲気中で５００〜９００℃の温度で、３０ｓｅｃ〜３０ｍｉｎの熱処理を行うことにより側壁絶縁膜１２１３中の塩素濃度を低減する。この場合、側壁絶縁膜１２１３の表面側ほど塩素が抜けやすいので、側壁絶縁膜１２１３中の塩素プロファイルは、内部で塩素濃度が高く、表面で低くなる。その結果、低濃度側壁絶縁膜１２１３ａ及び高濃度側壁絶縁膜１２１３ｂが形成される。表面側（低濃度側壁絶縁膜１２１３ａ）の塩素が熱処理により脱離した分、側壁絶縁膜１２１３中の全塩素量は低減する。その結果、低濃度側壁絶縁膜１２１３ａでは１Ｅ＋１９ｃｍ―３程度、高濃度側壁絶縁膜１２１３ｂ１Ｅ＋２０ｃｍ−３程度となる。
実施例２の製造方法によれば、側壁絶縁膜１２１３を成膜した後に、水素と酸素を含む雰囲気中で５００〜９００℃の温度で、３０ｓｅｃ〜３０ｍｉｎの熱処理を行うので、側壁絶縁膜１２１３の表面側に低濃度側壁絶縁膜１２１３ａを形成することができる。
＜比較例＞
次に、図１４を参照して比較例について説明する。比較例では、側壁絶縁膜中に塩素を１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以上含有する。
側壁絶縁膜中に１Ｅ＋１９ａｔｏｍｓ／ｃｍ３以上の塩素を含有している場合、側壁形成後の熱工程において、塩素が高誘電率絶縁膜中に拡散して反応し、金属と酸素の結合が切れ、高誘電率絶縁膜中に酸素欠損が形成され、高誘電率絶縁膜中に低電界リーク電流パスとなる浅いトラップ準位や、書き込みや消去時に電荷を蓄積し、その後の放置時に取り込んだ電荷をはき出す深いトラップ準位となる。これらの結果として、比較例では、セルトランジスタの電荷保持特性が大幅に劣化する。
具体的には、側壁絶縁膜は、ジクロロシランと二窒化酸素を用いたＣＶＤ法により６００〜８００℃で形成する。この方法では、側壁絶縁膜形成時の反応副生成物として発生する塩素、または、絶縁膜中に残留した塩素により高誘電率絶縁膜中で金属と酸素の結合が切れ、高誘電率絶縁膜中に酸素欠損が形成され、高誘電率絶縁膜中に低電界リーク電流パスとなる浅いトラップ準位や、書き込みや消去時に電荷を蓄積し、その後の放置時に取り込んだ電荷をはき出す深いトラップ準位となる。これらの結果として、従来技術では、セルトランジスタの電荷保持特性が大幅に劣化する。このような劣化の主原因は、横からのケミカルダメージであるため、セルサイズが大きいときはエッジから影響を受ける高誘電率絶縁膜の割合が小さいため劣化が起こりにくいが、セルトランジスタのサイズが小さくなるに従ってエッジから影響を受ける高誘電体絶縁膜の割合が増加し、セル特性の劣化が顕著に表れるようになる。
図１２は、セルサイズが６０ｎｍの場合の側壁絶縁膜／電極絶縁膜界面の塩素濃度と電荷保持時間の関係を示したものである。側壁絶縁膜／電極絶縁膜界面の塩素濃度の増大と共に電荷保持時間が減少し、１Ｅ＋１９ａｔｏｍｓ／ｃｍ３を超えると劣化が激しくなる。その結果、長期間（例えば、１０年間）の電荷保持を保証することが出来なくなる。この傾向は、セルサイズが６０ｎｍ以下の場合であっても同様であることが確認された。
実施例１の不揮発性半導体記憶装置のセルトランジスタの構造断面図である。 図１の破線（ｂ）断面方向の構造断面図である。 セルトランジスタの最小加工寸法と電荷保持時間の関係を示すグラフである。 実施例１に係る不揮発性半導体記憶装置の製造方法の一工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図３に続く工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図４に続く工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図５に続く工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図６に続く工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図７に続く工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図８に続く工程を示す工程断面図である。 実施例１に係る不揮発性半導体記憶装置の製造方法の図９に続く工程を示す工程断面図である。 図１０の破線（１１）断面方向の断面図である。 実施例２に係る不揮発性半導体記憶装置のセルトランジスタの構造断面図である。 図１２の破線（１３）断面方向の断面図である。 比較例に係るセルトランジスタの電荷保持特性と塩素濃度の関係を示すグラフである。
符号の説明
１０１ シリコン基板
１０２ 第１の絶縁膜(トンネル絶縁膜)
１０３ 第１の導電層（浮遊ゲート電極）
１０４ 素子分離埋め込み絶縁膜
１０５ 第２の絶縁膜（電極間絶縁膜）
１０６ 第２の導電層（制御ゲート電極）
１０７ 側壁絶縁膜
１０８ 層間絶縁膜

Claims (5)

  1. セルサイズが６０ｎｍ以下である半導体記憶装置であって、
    埋め込み絶縁膜を含むシリコン基板のチャネル領域に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された第１の導電層と、
    前記埋め込み絶縁膜及び前記第１の導電層上に形成された電極間絶縁膜と、
    前記電極間絶縁膜上に形成された第２の導電層と、
    前記第１の導電層、前記第２の導電層、及び前記電極間絶縁膜の側壁に形成された側壁絶縁膜と、
    前記側壁絶縁膜上に形成された層間絶縁膜と、を有し、
    前記トンネル絶縁膜又は前記電極間絶縁膜は高誘電率絶縁膜を含み、
    前記側壁絶縁膜は、所定の濃度の炭素及び窒素、並びに１×１０１９ａｔｏｍｓ／ｃｍ３以下の濃度の塩素を含むことを特徴とする半導体記憶装置。
  2. 請求項１に記載の半導体記憶装置であって、
    前記側壁絶縁膜は、前記層間絶縁膜に接する領域において、１×１０１９ａｔｏｍｓ／ｃｍ３以下の濃度の塩素を含むことを特徴とする半導体記憶装置。
  3. セルサイズが６０ｎｍ以下である半導体記憶装置の製造方法であって、
    シリコン基板のチャネル領域にトンネル絶縁膜を形成するステップと、
    前記トンネル絶縁膜上に第１の導電層を形成するステップと、
    前記第１の導電層上に電極間絶縁膜を形成するステップと、
    前記電極間絶縁膜上に第２の導電層を形成するステップと、
    前記第２の導電層、前記電極間絶縁膜、及び前記第１の導電層を加工するステップと、
    前記第１の導電層、前記第２の導電層、及び前記電極間絶縁膜の側壁に所定の濃度の炭素及び窒素、並びに１×１０１９ａｔｏｍｓ／ｃｍ３以下の濃度の塩素を含有する側壁絶縁膜を形成するステップと、
    前記側壁絶縁膜上に層間絶縁膜を形成するステップと、を有し、
    前記トンネル絶縁膜又は前記電極間絶縁膜を形成するステップにおいて、高誘電率絶縁膜を形成することを特徴とする半導体記憶装置の製造方法。
  4. 請求項３に記載の半導体記憶装置の製造方法であって、
    前記側壁絶縁膜を形成するステップは、４００〜６００°でシリコン及び炭素を含む前駆体を用いた原子層堆積法によって形成することを特徴とする半導体記憶装置の製造方法。
  5. セルサイズが６０ｎｍ以下である半導体記憶装置の製造方法であって、
    シリコン基板のチャネル領域にトンネル絶縁膜を形成するステップと、
    前記トンネル絶縁膜上に第１の導電層を形成するステップと、
    前記第１の導電層上に電極間絶縁膜を形成するステップと、
    前記電極間絶縁膜上に第２の導電層を形成するステップと、
    前記第２の導電層、前記電極間絶縁膜、前記第１の導電層を加工するステップと、
    前記第１の導電層、前記第２の導電層、及び前記電極間絶縁膜の側壁に炭素、窒素、及び塩素を含有する側壁絶縁膜を形成するステップと、
    前記側壁絶縁膜上に層間絶縁膜を形成するステップと、
    水素及び酸素を含む雰囲気中で全面に熱処理を行うことにより、前記側壁絶縁膜に含有される塩素の濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以下に低減するステップと、を有し、
    前記トンネル絶縁膜又は前記電極間絶縁膜を形成するステップにおいて、高誘電率絶縁膜を形成することを特徴とする半導体記憶装置の製造方法。
JP2007126916A 2007-05-07 2007-05-11 半導体記憶装置及び半導体記憶装置の製造方法 Pending JP2008283051A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007126916A JP2008283051A (ja) 2007-05-11 2007-05-11 半導体記憶装置及び半導体記憶装置の製造方法
KR1020080041776A KR100966680B1 (ko) 2007-05-07 2008-05-06 반도체 기억 장치 및 반도체 기억 장치의 제조 방법
US12/118,328 US20090001448A1 (en) 2007-05-11 2008-05-09 Semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126916A JP2008283051A (ja) 2007-05-11 2007-05-11 半導体記憶装置及び半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008283051A true JP2008283051A (ja) 2008-11-20

Family

ID=40143606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126916A Pending JP2008283051A (ja) 2007-05-07 2007-05-11 半導体記憶装置及び半導体記憶装置の製造方法

Country Status (3)

Country Link
US (1) US20090001448A1 (ja)
JP (1) JP2008283051A (ja)
KR (1) KR100966680B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883523B2 (en) 2010-05-14 2014-11-11 Beijing Boe Optoelectronics Technology Co., Ltd. Method for detecting pattern offset amount of exposed regions and detecting mark

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533447B1 (ko) * 2009-09-30 2015-07-02 삼성전자주식회사 반도체 소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077403A (ja) * 1998-06-11 2000-03-14 Air Prod And Chem Inc 酸素含有ケイ素化合物膜の成長方法
JP2001156063A (ja) * 1999-11-24 2001-06-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および半導体製造装置
JP2002289612A (ja) * 2001-03-26 2002-10-04 Japan Science & Technology Corp 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2005005537A (ja) * 2003-06-12 2005-01-06 Semiconductor Leading Edge Technologies Inc 窒化膜の膜質改善方法、及び半導体装置の製造方法
JP2006165081A (ja) * 2004-12-03 2006-06-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2006278935A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 半導体装置およびその製造方法
JP2006339207A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体記憶装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206453A (ja) * 1992-01-27 1993-08-13 Kawasaki Steel Corp 半導体装置およびその製造方法
AU1933199A (en) * 1997-12-18 1999-07-05 Micron Technology, Inc. Semiconductor processing method and field effect transistor
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP2003204063A (ja) * 2002-01-10 2003-07-18 Toshiba Corp 半導体装置及びその製造方法
JP2004022575A (ja) 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
JP4237561B2 (ja) * 2003-07-04 2009-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP2007088113A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
JP5032145B2 (ja) * 2006-04-14 2012-09-26 株式会社東芝 半導体装置
KR100757333B1 (ko) 2006-10-12 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077403A (ja) * 1998-06-11 2000-03-14 Air Prod And Chem Inc 酸素含有ケイ素化合物膜の成長方法
JP2001156063A (ja) * 1999-11-24 2001-06-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および半導体製造装置
JP2002289612A (ja) * 2001-03-26 2002-10-04 Japan Science & Technology Corp 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2005005537A (ja) * 2003-06-12 2005-01-06 Semiconductor Leading Edge Technologies Inc 窒化膜の膜質改善方法、及び半導体装置の製造方法
JP2006165081A (ja) * 2004-12-03 2006-06-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2006278935A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 半導体装置およびその製造方法
JP2006339207A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体記憶装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883523B2 (en) 2010-05-14 2014-11-11 Beijing Boe Optoelectronics Technology Co., Ltd. Method for detecting pattern offset amount of exposed regions and detecting mark
US9303969B2 (en) 2010-05-14 2016-04-05 Boe Technology Group Co., Ltd. Method for detecting pattern offset amount of exposed regions and detecting mark

Also Published As

Publication number Publication date
KR100966680B1 (ko) 2010-06-29
US20090001448A1 (en) 2009-01-01
KR20080099157A (ko) 2008-11-12

Similar Documents

Publication Publication Date Title
US8742487B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
JP5135250B2 (ja) 半導体装置の製造方法
KR101076081B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP4921837B2 (ja) 半導体装置の製造方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2010021204A (ja) 半導体装置及びその製造方法
JP2009272348A (ja) 半導体装置およびその製造方法
JP2009260070A (ja) 半導体装置及びその製造方法
JP4834517B2 (ja) 半導体装置
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2009170660A (ja) 半導体記憶装置およびその製造方法
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20120261748A1 (en) Semiconductor device with recess gate and method for fabricating the same
KR100905138B1 (ko) 반도체 장치
CN107706111B (zh) 半导体器件的形成方法
JP2009130120A (ja) 半導体装置
KR100966680B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 제조 방법
JP2007318015A (ja) 半導体装置およびその製造方法
US20090096006A1 (en) Nonvolatile semiconductor storage apparatus and method for manufacturing the same
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
KR100879183B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP2009212450A (ja) 半導体装置およびその製造方法
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP2005093910A (ja) 半導体記憶装置とその製造方法
JP2005236020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100716