JP2009212450A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009212450A JP2009212450A JP2008056403A JP2008056403A JP2009212450A JP 2009212450 A JP2009212450 A JP 2009212450A JP 2008056403 A JP2008056403 A JP 2008056403A JP 2008056403 A JP2008056403 A JP 2008056403A JP 2009212450 A JP2009212450 A JP 2009212450A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- isolation region
- element isolation
- semiconductor substrate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000007800 oxidant agent Substances 0.000 claims abstract description 61
- 230000001590 oxidative effect Effects 0.000 claims abstract description 60
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 230000002265 prevention Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 230000006866 deterioration Effects 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 239000000463 material Substances 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- -1 SiN or SiON Chemical compound 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】素子分離領域近傍のゲート絶縁膜の膜厚が増すことによるドレイン電流特性の劣化を抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板内に形成され、酸化物層と、前記酸化物層上に位置する酸化剤拡散防止層とを有する素子分離領域と、前記半導体基板上および前記酸化剤拡散防止層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有する。
【選択図】図１
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板内に形成され、酸化物層と、前記酸化物層上に位置する酸化剤拡散防止層とを有する素子分離領域と、前記半導体基板上および前記酸化剤拡散防止層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有する。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置の製造方法として、ＳｉＯ２からなる素子分離領域の上部に窒化処理を施して窒化絶縁膜を形成する方法が知られている（例えば、特許文献１参照）。
この特許文献１に記載の方法によれば、Ｓｉ基板の表面粗さを改善するために、Ｓｉ基板の表面に酸化膜を形成した後にその酸化膜を除去する工程を行う際に、素子分離領域にエッチングが及ぶことを抑制できる。
特開平５−２１８０８２号
本発明の目的は、素子分離領域近傍のゲート絶縁膜の膜厚が増すことによるドレイン電流特性の劣化を抑制することのできる半導体装置およびその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板内に形成され、酸化物層と、前記酸化物層上に位置する酸化剤拡散防止層とを有する素子分離領域と、前記半導体基板上および前記酸化剤拡散防止層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有することを特徴とする半導体装置を提供する。
本発明の他の態様は、半導体基板中に酸化物からなる素子分離領域を形成する工程と、前記素子分離領域の上部に不純物を導入し、酸化剤拡散防止層を形成する工程と、前記半導体基板および前記酸化剤拡散防止層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、素子分離領域近傍のゲート絶縁膜の膜厚が増すことによるドレイン電流特性の劣化を抑制することのできる半導体装置およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置のゲート幅方向の断面図である。
（半導体装置の構成）
図１（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置のゲート幅方向の断面図である。
半導体装置１は、半導体基板２と、半導体基板２内に形成された素子分離領域３と、半導体基板２および素子分離領域３上に形成されたゲート絶縁膜４と、ゲート絶縁膜４上に形成されたゲート電極５を有する。
半導体基板２は、Ｓｉ基板等のＳｉ系基板を用いることができる。
素子分離領域３は、酸化物層３ａと、酸化物層３ａ上に位置する酸化剤拡散防止層３ｂとを有する。また、素子分離領域３は、例えば、ＳＴＩ（Shallow Trench Isolation）構造を有する。
酸化物層３ａは、ＳｉＯ２、ＢＳＧ（Boron Silicate Glass）等の酸化物材料からなる。
酸化剤拡散防止層３ｂは、酸素等の酸化剤が内部を拡散移動しにくい性質を有する絶縁材料からなり、熱処理工程において素子分離領域３に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することを防止できる。酸化剤拡散防止層３ｂは、酸化物層３ａの材料に窒素、炭素等の不純物を導入することにより、分子構造（ネットワーク）を酸化物層３ａの材料よりも緻密にした絶縁材料からなり、特に、ＳｉＯＮ等の窒素を導入した絶縁材料であることが好ましい。ここで、分子構造が緻密とは、単位体積当たりの結合手（ボンド）の数が多いことを意味し、窒素、炭素等の酸素よりも結合手の多い元素を酸化物層３ａの材料に導入することにより分子構造を緻密化することができる。
なお、図１（ａ）に示すように、酸化剤拡散防止層３ｂと酸化物層３ａとの界面は、半導体基板２とゲート絶縁膜４との界面よりも低い位置にあることが好ましい。このような構成によれば、素子分離領域３のゲート絶縁膜４が接触する上面と側面の両方の面において、素子分離領域３に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することを防止できるためである。
また、図１（ｂ）に示すように、酸化剤拡散防止層３ｂと酸化物層３ａとの界面は、半導体基板２とゲート絶縁膜４との界面よりも高い位置にあってもよい。この様な構成によれば、素子分離領域３のゲート絶縁膜４が接触する上面と側面のうち、接触面積の大きい上面において、素子分離領域３に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することを防止できる。なお、図１（ｂ）は、酸化剤拡散防止層３ｂと酸化物層３ａとの界面の周辺を示す部分拡大図である。
つまり、素子分離領域３のうち、ゲート絶縁膜４と接する部分に、酸化剤の拡散を防止する役割をもつ材料が導入され、酸化剤拡散防止層３ｂが設けられていることが好ましいが、より多くのゲート絶縁膜４と接する部分に酸化剤拡散防止層３ｂが設けられている構成である、酸化剤拡散防止層３ｂと酸化物層３ａとの界面が半導体基板２とゲート絶縁膜４との界面よりも低い位置にある構成がより好ましい。
ゲート絶縁膜４は、半導体基板２、および素子分離領域３の酸化剤拡散防止層３ｂ上に形成される。また、ゲート絶縁膜４は、例えば、ＣＶＤ（Chemical Vapor Deposition）法等の堆積法により形成される。また、ゲート絶縁膜４には、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料等のＨｉｇｈ−ｋ膜を用いることができる。
ゲート電極５は、金属部５ａと、金属部５ａ上に位置する半導体部５ｂを有する。金属部５ａは、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなる。半導体部５ｂは、導電型不純物を含む多結晶Ｓｉまたは多結晶ＳｉＧｅ等のＳｉ系多結晶からなる。半導体部５ｂに含まれる導電型不純物は、ｎ型不純物としてＡｓ、Ｐ等が用いられ、ｐ型不純物としてＢ、ＢＦ２等が用いられる。また、上部にシリサイド層が形成されてもよい。また、ゲート電極５は、金属部５ａのみ、または半導体部５ｂのみで構成されてもよい。
（半導体装置の製造）
図２（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示すゲート幅方向の断面図である。
図２（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示すゲート幅方向の断面図である。
まず、図２（ａ）に示すように、ＣＶＤ法等により半導体基板２上にＳｉＮ等からなるマスク６を形成し、これをエッチングマスクとして用いてＲＩＥ（Reactive Ion Etching）法等により素子分離領域３のためのトレンチ７を形成する。
次に、図２（ｂ）に示すように、ＣＶＤ法等により、トレンチ７を埋めるように半導体基板２の全面上に酸化物材料からなる酸化膜８を形成する。
次に、図２（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）等により、マスク６をストッパとして用いて、酸化膜８を平坦化する。なお、この段階において、酸化膜８は通常のＳＴＩ構造の素子分離領域としての機能を有する。
次に、図２（ｄ）に示すように、プラズマ窒化法、アンモニア窒化法等により、酸化膜８の上部に窒素を導入する。ここで、窒素を導入された部分は素子分離領域３の酸化剤拡散防止層３ｂとなり、それ以外の酸化剤拡散防止層３ｂの下に位置する部分は素子分離領域３の酸化物層３ａとなる。なお、半導体基板２の表面はマスク６に覆われているため、窒素は導入されない。
このとき、酸化剤拡散防止層３ｂと酸化物層３ａとの界面が半導体基板２の表面（半導体基板２とマスク６との界面）よりも低い位置になる深さまで窒素が導入することが好ましい。例えば、プラズマ窒化法を用いる場合は、プラズマのパワーや、処理時間を調整することにより、酸化剤拡散防止層３ｂと酸化物層３ａとの界面の高さを制御することができる。なお、酸化剤拡散防止層３を形成するために導入する不純物は窒素に限られない。
次に、図２（ｅ）に示すように、リン酸等の薬液によりマスク６を選択的に除去した後、イオン注入法等によりウェルおよびチャネル（図示しない）を形成し、ＣＶＤ法等の堆積法により、半導体基板２および酸化剤拡散防止層３ｂ上にゲート絶縁膜４を形成する。このとき、半導体基板２の表面を熱酸化してゲート絶縁膜を形成する場合と異なり、素子分離領域３（酸化剤拡散防止層３ｂ）の上部も含めた全面にゲート絶縁膜４が形成される。
次に、通常のトランジスタ形成プロセスにより、ゲート絶縁膜４上にゲート電極５を形成し、これらをパターン加工することにより、図１に示した半導体装置１が形成される。その後、ソース・ドレイン領域、コンタクトプラグ、配線等を形成する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、酸化剤拡散防止層３ｂが素子分離領域の上部に形成されているため、熱処理工程において素子分離領域３に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することを防止できる。
本発明の第１の実施の形態によれば、酸化剤拡散防止層３ｂが素子分離領域の上部に形成されているため、熱処理工程において素子分離領域３に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することを防止できる。
これにより、半導体基板２表面の素子分離領域３近傍の部分が酸化して、実質的にゲート絶縁膜４の一部となり、ゲート絶縁膜４の膜厚および組成が不均一になることを抑制できる。その結果、ドレイン電流特性が劣化する等の問題を抑制することができる。
本実施の形態においては、金属部５ａが素子分離領域３の上方にゲート絶縁膜４を介して形成されている。金属部５ａが設けられていることにより、酸化剤は、素子分離領域３からゲート絶縁膜４を通り、上方に移動しにくくなる。その結果、酸化剤はゲート絶縁膜４に溜まりやすくなり、半導体基板２の方向に供給される。よって、メタルゲートを用いる場合には、本実施の形態にあるような酸化剤拡散防止層の形成がより効果的になる。
また、ゲート絶縁膜４が、酸化剤の拡散を防止する性質の弱い材料（例えば、窒素を含まない材料）からなる場合は、素子分離領域３に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に到達しやすくなるため、本実施の形態による効果はより重要になる。
また、ＳＲＡＭ等のゲート幅の小さい極微細デバイスにおいては、半導体基板表面の酸化によりゲート絶縁膜の膜厚および組成の異なる部分の比率が大きくなり、ドレイン電流特性等への悪影響が顕著になるため、本実施の形態による効果はより重要になる。
〔第２の実施の形態〕
第２の実施の形態は、素子分離領域の酸化剤拡散防止層の形成方法において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の部分については、説明を省略または簡略化する。
第２の実施の形態は、素子分離領域の酸化剤拡散防止層の形成方法において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の部分については、説明を省略または簡略化する。
（半導体装置の構成）
第２の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置１の素子分離領域３の代わりに素子分離領域１３を有する。その他の構成は、第１の実施の形態に係る半導体装置１と同様である。
第２の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置１の素子分離領域３の代わりに素子分離領域１３を有する。その他の構成は、第１の実施の形態に係る半導体装置１と同様である。
素子分離領域１１は、酸化物層１１ａと、酸化物層１１ａ上に位置する酸化剤拡散防止層１１ｂとを有する。また、素子分離領域１１は、例えば、ＳＴＩ（Shallow Trench Isolation）構造を有する。
酸化物層１１ａは、第１の実施の形態における酸化物層３ａと同様の材料からなる。
酸化剤拡散防止層１１ｂは、酸素等の酸化剤が内部を拡散移動しにくい性質を有する絶縁材料からなり、熱処理工程において素子分離領域１１に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することを防止できる。酸化剤拡散防止層１１ｂは、酸化物層１１ａの材料よりも分子構造（ネットワーク）が緻密な絶縁材料からなる。ここで、分子構造が緻密とは、単位体積当たりの結合手（ボンド）の数が多いことを意味する。特に、酸化剤拡散防止層１１ｂは、ＳｉＮ、ＳｉＯＮ等の窒素を含む絶縁材料からなることが好ましく、例えば、酸化物層１１ａ上にＣＶＤ法等の堆積法により形成される。
なお、素子分離領域１１に含まれる酸化剤がゲート絶縁膜４を介して半導体基板２の表面に拡散移動することをより効果的に防止するために、酸化剤拡散防止層１１ｂと酸化物層１１ａとの界面は、半導体基板２とゲート絶縁膜４との界面よりも低い位置にあることが好ましい。
（半導体装置の製造）
図３（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示すゲート幅方向の断面図である。
図３（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示すゲート幅方向の断面図である。
まず、図２（ｃ）に示した、マスク６をストッパとして用いて酸化膜８を平坦化するまでの工程を、第１の実施の形態と同様に行う。
次に、図３（ａ）に示すように、ＲＩＥ法等により酸化膜８をエッチバックし、上面の高さを下げる。このとき、酸化膜８の上面の高さが半導体基板２の表面（半導体基板２とマスク６との界面）よりも低い位置になるまでエッチングを行うことが好ましい。ここで、エッチバックされた酸化膜８は、素子分離領域１１の酸化物層１１ａとなる。
次に、図３（ｂ）に示すように、ＣＶＤ法等により、酸化膜８上に堆積するように半導体基板２の全面上に酸化物材料からなる酸化剤拡散防止膜１２を形成する。ここで、酸化剤拡散防止膜１２は後の工程において素子分離領域１１の酸化剤拡散防止層１１ｂに加工される膜であり、酸化剤が内部を拡散移動しにくい性質を有する絶縁材料からなる。
次に、図３（ｃ）に示すように、ＣＭＰ等により、マスク６をストッパとして用いて、酸化剤拡散防止膜１２を平坦化する。ここで、平坦化された酸化剤拡散防止膜１２は素子分離領域１１の酸化剤拡散防止層１１ｂとなる。
その後、図２（ｅ）に示した、ウェルおよびチャネル（図示しない）、ゲート絶縁膜４を作成する工程、およびそれ以降の工程を、第１の実施の形態と同様に行う。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と異なる製造方法により、同様の機能を有する素子分離領域１１を形成することができる。
本発明の第２の実施の形態によれば、第１の実施の形態と異なる製造方法により、同様の機能を有する素子分離領域１１を形成することができる。
また、素子分離領域１１の酸化剤拡散防止層１１ｂは、堆積法により形成されるため、酸化物層３ａに不純物を注入することにより形成される第１の実施の形態に係る酸化剤拡散防止層３ｂと比べて、材料の選択の幅が広く、ＳｉＮ等の、酸化剤の拡散防止効果の大きい材料を用いることができる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１ 半導体装置。 ２ 半導体基板。 ３、１１ 素子分離領域。 ３ａ、１１ａ 酸化物層。 ３ｂ、１１ｂ 酸化剤拡散防止層。 ４ ゲート絶縁膜。 ５ ゲート電極。
Claims (5)
- 半導体基板と、
前記半導体基板内に形成され、酸化物層と、前記酸化物層上に位置する酸化剤拡散防止層とを有する素子分離領域と、
前記半導体基板上および前記酸化剤拡散防止層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有することを特徴とする半導体装置。 - 前記酸化剤拡散防止層の底部は、前記半導体基板と前記ゲート絶縁膜との界面よりも低い位置にあることを特徴とする請求項１に記載の半導体装置。
- 前記素子分離領域のうち、前記ゲート絶縁膜と接する部分には、前記酸化剤拡散防止層が設けられていることを特徴とする請求項１または２に記載の半導体装置。
- 半導体基板中に酸化物からなる素子分離領域を形成する工程と、
前記素子分離領域の上部に不純物を導入し、酸化剤拡散防止層を形成する工程と、
前記半導体基板および前記酸化剤拡散防止層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記不純物は、前記素子分離領域中の前記半導体基板の表面よりも低い位置まで導入されることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008056403A JP2009212450A (ja) | 2008-03-06 | 2008-03-06 | 半導体装置およびその製造方法 |
| US12/398,491 US8008728B2 (en) | 2008-03-06 | 2009-03-05 | Semiconductor device and manufacturing method of semiconductor device |
| US13/187,213 US20110275189A1 (en) | 2008-03-06 | 2011-07-20 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008056403A JP2009212450A (ja) | 2008-03-06 | 2008-03-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009212450A true JP2009212450A (ja) | 2009-09-17 |
Family
ID=41052719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008056403A Pending JP2009212450A (ja) | 2008-03-06 | 2008-03-06 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8008728B2 (ja) |
| JP (1) | JP2009212450A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101396519B1 (ko) * | 2011-03-01 | 2014-05-22 | 글로벌파운드리즈 드레스덴 모듈 원 리미티드 라이어빌리티 컴퍼니 & 씨오. 케이지 | 얕은 트렌치 격리 영역의 캡핑에 의한 하이-케이 금속 게이트 스택의 우수한 무결성 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5289069B2 (ja) * | 2009-01-09 | 2013-09-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
| FR2976726A1 (fr) | 2011-06-16 | 2012-12-21 | St Microelectronics Crolles 2 | Circuit integre comprenant une tranchee d'isolement et procede correspondant |
| US9087872B2 (en) | 2011-07-27 | 2015-07-21 | Stmicroelectronics (Crolles 2) Sas | Method for forming an insulating trench in a semiconductor substrate and structure, especially CMOS image sensor, obtained by said method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607145A (ja) * | 1983-06-25 | 1985-01-14 | Toshiba Corp | 半導体装置 |
| JP2000340791A (ja) * | 1999-05-28 | 2000-12-08 | Nec Corp | 半導体装置の製造方法 |
| JP2003017555A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003289141A (ja) * | 2002-03-28 | 2003-10-10 | Toshiba Corp | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218082A (ja) | 1992-01-31 | 1993-08-27 | Sony Corp | 半導体装置の製造方法 |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6133105A (en) * | 1999-04-27 | 2000-10-17 | United Microelectronics Corp. | Method of manufacturing borderless contact hole including a silicide layer on source/drain and sidewall of trench isolation structure |
| US6888214B2 (en) * | 2002-11-12 | 2005-05-03 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| US7491964B2 (en) * | 2005-01-17 | 2009-02-17 | International Business Machines Corporation | Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process |
| US7385275B2 (en) * | 2006-02-15 | 2008-06-10 | International Business Machines Corporation | Shallow trench isolation method for shielding trapped charge in a semiconductor device |
-
2008
- 2008-03-06 JP JP2008056403A patent/JP2009212450A/ja active Pending
-
2009
- 2009-03-05 US US12/398,491 patent/US8008728B2/en not_active Expired - Fee Related
-
2011
- 2011-07-20 US US13/187,213 patent/US20110275189A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607145A (ja) * | 1983-06-25 | 1985-01-14 | Toshiba Corp | 半導体装置 |
| JP2000340791A (ja) * | 1999-05-28 | 2000-12-08 | Nec Corp | 半導体装置の製造方法 |
| JP2003017555A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003289141A (ja) * | 2002-03-28 | 2003-10-10 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101396519B1 (ko) * | 2011-03-01 | 2014-05-22 | 글로벌파운드리즈 드레스덴 모듈 원 리미티드 라이어빌리티 컴퍼니 & 씨오. 케이지 | 얕은 트렌치 격리 영역의 캡핑에 의한 하이-케이 금속 게이트 스택의 우수한 무결성 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090224329A1 (en) | 2009-09-10 |
| US20110275189A1 (en) | 2011-11-10 |
| US8008728B2 (en) | 2011-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380775B2 (en) | Gate structure of a semiconductor device and method of making | |
| JP5135250B2 (ja) | 半導体装置の製造方法 | |
| TW201507004A (zh) | 具有奈米線與鰭式場效電晶體之積體電路裝置與製造方法 | |
| JP2010272782A (ja) | 半導体装置及びその製造方法 | |
| JP2010103130A (ja) | 半導体装置及びその製造方法 | |
| US20150255564A1 (en) | Method for manufacturing a semiconductor device | |
| JP5268829B2 (ja) | 半導体装置 | |
| JP2011071431A (ja) | 半導体装置及びその製造方法 | |
| JP5203905B2 (ja) | 半導体装置およびその製造方法 | |
| US9941152B2 (en) | Mechanism for forming metal gate structure | |
| JP2013026466A (ja) | 半導体装置及びその製造方法 | |
| JP2009212450A (ja) | 半導体装置およびその製造方法 | |
| JP2008205065A (ja) | 半導体装置及びその製造方法 | |
| JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
| JP2007129038A (ja) | 半導体装置およびその製造方法 | |
| JP5676111B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011166114A (ja) | 半導体装置及びその製造方法 | |
| WO2013105550A1 (ja) | 半導体装置及びその製造方法 | |
| TWI809447B (zh) | 半導體結構及其形成方法 | |
| JP2013008787A (ja) | 半導体装置およびその製造方法 | |
| JP2008177316A (ja) | 半導体装置およびその製造方法 | |
| JP2008258354A (ja) | 半導体装置及びその製造方法 | |
| JP2009123991A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010010507A (ja) | 半導体装置およびその製造方法 | |
| JP2006210668A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101022 |