JP2007318015A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007318015A JP2007318015A JP2006148402A JP2006148402A JP2007318015A JP 2007318015 A JP2007318015 A JP 2007318015A JP 2006148402 A JP2006148402 A JP 2006148402A JP 2006148402 A JP2006148402 A JP 2006148402A JP 2007318015 A JP2007318015 A JP 2007318015A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- insulating film
- silicon substrate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】p型MOSトランジスタおよびn型MOSトランジスタを有する半導体装置において、各動作に弊害を生じさせることなく、ゲート絶縁膜にハフニウムを含むゲート絶縁膜を採用して、微細化の図られた半導体装置およびその製造方法を提供することである。
【解決手段】シリコン基板1と、シリコン基板1の表面上に形成され、ハフニウムを含むゲート絶縁膜10と、シリコン基板1の表面上に、ゲート絶縁膜10を介して形成された第1のゲート電極G1および第2のゲート電極G2と、第1のゲート電極G1および第2ゲート電極G2下のシリコン基板1を挟んでそれぞれ形成された一対の第1の不純物拡散層15および一対の第2不純物拡散層25とを備え、ゲート絶縁膜10に接する膜は、第1のゲート電極G1と第2のゲート電極G2とで異なり、ゲート絶縁膜10中に含まれるハフニウムは、シリコン基板1側よりも、第1のゲート電極G1および第2ゲート電極G2側に多く含む。
【選択図】図1
【解決手段】シリコン基板1と、シリコン基板1の表面上に形成され、ハフニウムを含むゲート絶縁膜10と、シリコン基板1の表面上に、ゲート絶縁膜10を介して形成された第1のゲート電極G1および第2のゲート電極G2と、第1のゲート電極G1および第2ゲート電極G2下のシリコン基板1を挟んでそれぞれ形成された一対の第1の不純物拡散層15および一対の第2不純物拡散層25とを備え、ゲート絶縁膜10に接する膜は、第1のゲート電極G1と第2のゲート電極G2とで異なり、ゲート絶縁膜10中に含まれるハフニウムは、シリコン基板1側よりも、第1のゲート電極G1および第2ゲート電極G2側に多く含む。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法、特に、ゲート絶縁膜に高誘電率膜が用いられた半導体装置およびその製造方法に関する。
従来から、半導体装置のゲート絶縁膜として、SiO2やSiON等の成長膜が用いられてきた。しかし、近年の半導体装置の微細化に伴い、ゲート酸化膜にシリコン酸化膜を用いた場合には、シリコン酸化膜の膜厚が2nm以下となると、ゲート絶縁膜を通り、ゲート電極と半導体基板との間に流れるリーク電流が増大して、消費電力量が著しく増大するという問題が生じる。
そこで、近年、ゲート絶縁膜としてシリコン酸化膜に代わって高誘電率膜が用いられるようになってきた。(下記特許文献1〜9)特に、HfSiOやHfSiON等は、結晶化温度が高く、加工のし易さから注目されている。
特開2005−150543号公報
特開2003−179051号公報
特開2001−332547号公報
特開2002−134739号公報
特開2005−101632号公報
特開2003−158262号公報
特開2005−183422号公報
特開2003−179049号公報
特開2005−228761号公報
しかし、上記HfSiOやHfSiON等を、ゲート電極がポリシリコン膜からなるp型MOSトランジスタのゲート絶縁膜に適用した場合には、ポリシリコン膜と、HfSiOやHfSiONからなるゲート絶縁膜との界面にピニングが生じ、p型MOSトランジスタのしきい値電圧が上昇してしまい、所望のしきい値電圧を得難くなるという問題が生じる。
さらに、ゲート絶縁膜と接触するゲート電極のポリシリコン膜に空乏化が生じて、ゲート電極の抵抗が上昇して、所望の動作を行うことが困難なものとなる。
このような問題に対しては、ゲート電極にポリシリコン膜を採用せずに、金属膜を用いる方法や、ポリシリコン膜とゲート絶縁膜との間に金属膜を挟み込む方法が考えられる。
このような手法を採用する場合には、p型MOSトランジスタとn型MOSトランジスタとでは、採用される金属膜を使い分ける必要がある。
従って、このような半導体装置を製造するには、まず、半導体基板の主表面上にHfSiOやHfSiON等の絶縁膜を形成し、このゲート絶縁膜上に、p型MOSトランジスタ用の金属膜または、n型MOSトランジスタ用の金属膜を形成し、形成された金属膜にエッチングを施して、不要な領域を除去する。その後、残されたp型MOSトランジスタ用の金属膜または必要に応じさらにn型MOSトランジスタ用の金属膜を形成し、この金属膜にエッチングを施して、ゲート電極パターンを形成する。全面に形成した金属膜のうち、各々不要な領域を除去する場合には、ウエットエッチング法またはドライエッチング法により除去する。
しかし、このエッチングの際、金属膜下に形成されたゲート絶縁膜は、このエッチングにより除去された直後露出しダメージを受けることとなり、このダメージを受けたゲート絶縁膜上にゲート電極を形成すると、所望の絶縁性を確保できずリーク電流などの不具合が生じる。
本発明は、上記のような課題に鑑みてなされたものであり、その第1の目的は、p型MOSトランジスタおよびn型MOSトランジスタを有する半導体装置において、各動作に弊害を生じさせることなく、ゲート絶縁膜にハフニウムを含むゲート絶縁膜を採用して、微細化の図られた半導体装置およびその製造方法を提供することである。
本発明に係る半導体装置は、1つの局面では、シリコン基板と、シリコン基板の表面上に形成され、ハフニウムを含むゲート絶縁膜と、シリコン基板の表面上に、ゲート絶縁膜を介して形成された第1のゲート電極および第2のゲート電極と、第1のゲート電極および第2ゲート電極下のシリコン基板を挟んでそれぞれ形成された一対の第1の不純物拡散層および一対の第2不純物拡散層とを備え、ゲート絶縁膜に接する膜は、第1のゲート電極と第2のゲート電極とで異なり、ゲート絶縁膜中に含まれるハフニウムは、シリコン基板側よりも、第1のゲート電極および第2ゲート電極側に多く含まれている。
本発明に係る半導体装置は、他の局面では、シリコン基板と、シリコン基板の表面上に形成されたハフニウムシリケイト膜と、該ハフニウムシリケイト膜上に形成されたポリシリコン膜とを有するゲート電極と、シリコン基板の表面上に、ハフニウムシリケイトを介して形成された第1のゲート電極および第2のゲート電極と、第1のゲート電極および第2ゲート電極下のシリコン基板を挟んでそれぞれ形成された一対の第1の不純物拡散層および一対の第2不純物拡散層とを備え、ゲート絶縁膜に接する膜は、第1のゲート電極と第2のゲート電極とで異なり、ゲート絶縁膜は、ハフニウムシリケイト膜と、該ハフニウムシリケイト膜上に形成された窒化ハフニウムシリケイト膜とを含む。
本発明に係る半導体装置の製造方法は、シリコン基板の表面上に、ハフニウムを含むゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面上に第1の膜を形成する工程と、第1の膜をパターニングして、第1のゲート電極を形成する工程と、第1のゲート電極およびゲート絶縁膜の表面上に第1の膜と異なる第2の膜を形成する工程と、第2の膜をパターニングして、第1のゲート電極が形成されたのと異なる領域に、第2のゲート電極を形成する工程と、第1のゲート電極下のシリコン基板を挟んで一対の第1の不純物拡散層を形成する工程と、第2のゲート電極下のシリコン基板を挟んで一対の第2の不純物拡散層を形成する工程とを備え、ゲート絶縁膜を形成する工程は、CVD法によって形成され、ハフニウムのガスの流量を段階的に増加させる等の方法で、ゲート絶縁膜中に含まれるハフニウムを、シリコン基板の表面側よりも第1のゲート電極および第2ゲート電極側に多く含ませる様に成膜する。
本発明に係る半導体装置およびその製造方法によれば、各動作に弊害を生じさせることなく、ゲート絶縁膜にハフニウムを含むゲート絶縁膜を採用して、半導体装置の微細化を図ることができる。
図1から図16を用いて、本発明に係る実施の形態について説明する。
(実施の形態1)
図1は、本実施の形態1に係る半導体装置100の断面図である。この図1に示されるように、半導体装置100は、シリコン基板1と、このシリコン基板1の表面に形成されたp型MOSトランジスタTr1およびn型MOSトランジスタTr2と、分離領域50とを備えている。
(実施の形態1)
図1は、本実施の形態1に係る半導体装置100の断面図である。この図1に示されるように、半導体装置100は、シリコン基板1と、このシリコン基板1の表面に形成されたp型MOSトランジスタTr1およびn型MOSトランジスタTr2と、分離領域50とを備えている。
p型MOSトランジスタTr1は、シリコン基板1に形成されたn型のウエル領域1Aと、ウエル領域1Aの表面上に形成されたゲート絶縁膜10と、このゲート絶縁膜10上に形成されたゲート電極G1と、このゲート電極G1と隣り合うシリコン基板1の表面に形成された不純物拡散層15、16とを備えている。
ゲート絶縁膜10は、シリコン酸化膜からなる絶縁膜10Aと、この絶縁膜10Aの上面上(表面上)に形成され、ハフニウム原子を含む高誘電率膜(high-k dielectric)から形成された絶縁膜10Bとを備えている。
絶縁膜10Aは、ウエット酸化などの熱酸化により形成されるシリコン酸化膜である。絶縁膜10Bは、具体的には、HfSiO(ハフニウムシリケイト)や、HfSiON(窒化ハフニウムシリケイト)等から形成されており、たとえば、2nmから3nm程度とされている。この絶縁膜10Bは、シリコン基板1側に含まれるハフニウム原子の含有率よりも、ゲート電極G1側に含まれるハフニウム原子の含有率の方が大きくなっている。
ここで、HfSiOや、このHfSiOを窒化して得られるHfSiONは、Si−Oの化学結合と、Hf−Oの化学結合とが混在している。このSi−Oの化学結合とHf−の化学結合とでは、その混合比率により誘電率が異なり、Hf−Oの化学結合が多いほど、誘電率は上昇し、この両者の混合比率によって、ゲート絶縁膜として必要な誘電率が設定されている。
また、Hf−Oの化学結合とSi−Oの化学結合との結合エネルギは異なり、Hf−Oの化学結合の方が分解し難いものとなっている。そこで、絶縁膜10Bの上面側において、Hf−Oの化学結合の比率が大きくなるようして、ゲート電極G1の金属膜12として残す部分以外のウエットエッチングによる除去に用いられる薬液に対する耐性を強化すると共に、下面側において、Hf−Oの化学結合の比率を小さくして、絶縁膜10Bの誘電率が所定のものとなるように調整している。特に、絶縁膜10Bのシリコン基板1側からゲート電極G1側に向かうに従って、Hf−Oの化学結合を有する元素の比率を大きくし、ゲート電極G1側の表面で最も大きくすることにより、絶縁膜10Bの薬液に対する耐性を確保している。さらに、絶縁膜10Bのゲート電極G1側の表面からシリコン基板1側に向かうに従って、Si−Oの化学結合の含有率が大きくなるように形成して、絶縁膜10Bの誘電率が所定の誘電率となるようにしている。
絶縁膜10の表面に形成されるHf−Oの化学結合を有する元素としては、ハフニウムの酸化物、たとえば、HfO2(ハフニウムオキサイド)等があり、このHf−Oの化学結合を有する元素の膜厚は、たとえば、絶縁膜10の膜厚の20%以下とされている。
このように、ゲート絶縁膜10にHfSiOや、HfSiON等の高誘電率膜を採用しているので、薄い等価酸化膜の厚さを維持しつつ、ゲート電極G1とゲート絶縁膜10との間で、リーク電流が生じることを減少させることができる。
一般的に、高誘電率膜とシリコン基板の界面では、トラップ(trap)現象により、チャネル領域での電子移動度(mobility)が減少し、その結果、しきい値電圧が上昇するという不良が発生する。そこで、本実施の形態1に係る半導体装置100においては、ゲート絶縁膜10として、電子移動度の高いHfSiOや、HfSiONを採用しており、しきい値電圧が上昇することが抑制されている。
さらに、HfSiOや、HfSiONからなる絶縁膜10Bと、シリコン基板1との間には、シリコン酸化膜等からなる絶縁膜10Aが設けられているため、トラップ現象の発生を抑制されている。
ゲート電極G1は、ゲート絶縁膜10の上面(表面)と接触する金属膜12と、この金属膜12の上面(表面)上に形成された導電膜13とを備えている。
金属膜12は、たとえば、チタンナイトライド(TiN)膜から形成されており、導電膜13は、たとえば、ポリシリコン膜から形成されている。
このように、p型MOSトランジスタTr1においては、ゲート電極G1のポリシリコン膜からなる導電膜13は、直接ゲート絶縁膜10と接触しておらず、ゲート絶縁膜10と導電膜13との間には、金属膜12が設けられている。
このため、ポリシリコン膜と、HfSiOやHfSiONとが接触することにより、ポリシリコン膜の空乏化が生じ、ポリシリコン膜の抵抗が高くなるという弊害が発生せずに、ポリシリコン膜からなる導電膜13の抵抗値を所定値とすることができる。
さらに、ポリシリコン膜とHfSiOやHfSiONとが接触すると界面にピニングが生じ、p型MOSトランジスタTr1のしきい値電圧が上昇するという弊害が発生せずに、p型MOSトランジスタTr1のしきい値電圧を所定値とすることができる。そして、このゲート電極G1の側面上には、シリコン酸化膜等からなるサイドウォール状の絶縁膜SDが形成されている。
不純物拡散層15、16は、低濃度の不純物拡散層15a、15bと、高濃度の不純物拡散層15b、16bとを備えている。
n型MOSトランジスタTr2は、p型のウエル領域1Bと、このウエル領域1Bの表面上に形成されたゲート絶縁膜20と、ゲート絶縁膜20の上面上に形成されゲート電極G2と、ゲート電極G2と隣り合うシリコン基板1の表面上に形成された不純物拡散層25、26とを備えている。
ゲート絶縁膜20は、上記ゲート絶縁膜10と同様に構成されており、シリコン基板1の表面上に形成され、シリコン酸化膜等からなる絶縁膜20Aと、この絶縁膜20Aの上面上に形成され、HfSiOやHfSiONから形成された絶縁膜20Bとを備えている。ゲート電極G2は、絶縁膜20Bの上面上(表面上)に形成され、ポリシリコン膜からなる導電膜23を備えている。
このように、n型MOSトランジスタTr2においては、ゲート絶縁膜20の表面上に直接ポリシリコン膜からなる導電膜23が形成されており、上記p型MOSトランジスタTr1と異なる構成が採用されている。
一般に、p型MOSトランジスタTr1のゲート電極G1の導電膜13には、B(ボロン)等のn型の不純物が導入されており、n型MOSトランジスタTr2のゲート電極G2の導電膜23には、P(リン)等のp型の不純物が導入されている。そして、B(ボロン)が注入されたポリシリコン膜は、P(リン)が注入されたポリシリコン膜より空乏化し易い一方で、p型の不純物が注入されたポリシリコン膜は空乏化し難くなっている。
すなわち、p型の不純物が注入されたポリシリコン膜からなる導電膜23と、HfSiOや、HfSiONからなるゲート絶縁膜20とを直接接触させたとしても、この導電膜23内に空乏化が生じにくく、ゲート電極G2の抵抗の上昇が小さいものとなっている。
そこで、本実施の形態1に係る半導体装置100のように、n型MOSトランジスタTr2においては、p型の不純物が注入された導電膜23からなるゲート電極G2を、HfSiOや、HfSiONからなる絶縁膜20Aの表面に直接形成することとし、製造工程の低減を図ることとしている。ゲート電極G2の両側面上には、シリコン酸化膜からなるサイドウォール状の絶縁膜SDが形成されている。そして、ゲート電極G2と隣り合うシリコン基板1の表面には、不純物拡散層25、26が形成されている。
この不純物拡散層25、26は、低濃度の不純物拡散層25a、26aと、高濃度の不純物拡散層25b、26bとを備えている。分離領域50は、たとえば、STI(Shallow Trench Isolation)とされており、シリコン基板1の表面に形成された凹部と、この凹部内に充填されたシリコン酸化膜から構成されている。
そして、この分離領域50によって、ウエル領域1Aとウエル領域1Bとが分離され、n型MOSトランジスタTr1と、p型MOSトランジスタTr2とが分離されている。
上記のような半導体装置100によれば、ゲート絶縁膜10、20に高誘電率膜が採用されているので、半導体装置100の微細化が図られたとしても、ゲート絶縁膜10、20におけるリーク電流の発生を抑制することができる。これに伴い、消費電力量の低減も図ることができる。
図2から図5を用いて、上記のように構成された半導体装置100の製造方法について説明する。図2は、半導体装置100の製造工程の第1工程を示す断面図である。この図2に示されるように、まず、シリコン基板1の表面に選択的にエッチングを施して、凹部を選択的に形成する。そして、この凹部内にシリコン酸化膜を充填して、分離領域50を形成する。その後、シリコン基板1に選択的に不純物を注入して、シリコン基板1に、ウエル領域1Aとウエル領域1Bとを形成する。
そして、シリコン基板1の表面に、ウエット酸化等の熱酸化を施して、シリコン基板1の表面に、シリコン酸化膜からなる絶縁膜61を形成する。さらに、この絶縁膜61の上面上(表面上)にHfSiOやHfSiONからなる絶縁膜62を堆積する。
この絶縁膜62を形成する場合には、CVD(気相化学蒸着)法によって、形成し、ハフニウムソース物質とシリコンソース物質と酸素ソース物質とを用いて、約400℃以上500℃以下の温度と、1Torr〜5Torrの圧力で形成される。
ハフニウムソース物質の例としてはHfCl4等が挙げられ、シリコンソース物質の例としてはSiH2Cl2(DCS)、SiH4、又はこれらの混合物等が挙げられ、酸素ソース物質の例としては、O2、O3、酸素ラジカル等が挙げられる。
この絶縁膜62の形成工程においては、ハフニウムソース物質の供給量を形成時間の経過に従って、多くなるようにしたり、ハフニウムソース物質の供給量を形成時間の経過に伴って、比例的に増加させる。
これにより、形成開始時においては、シリコンソース物質の供給量が多く、形成される絶縁膜62の下層部分は、Si−Oの化学結合を含む元素が多く含まれることとなる。順次、絶縁膜62が形成されるに従ってたとえば、ハフニウムシリケイト膜等の、Hf−Oの化学結合を含む元素が多くする。そして、形成される絶縁膜62の表面では、Hf−Oの化学結合を含む元素により覆われることになる。このようにして、ウエットエッチングに対する耐性を持ちつつ、所望の誘電率とされた絶縁膜62を形成することができる。
なお、HfSiONを用いる場合には、HfSiOを形成した後に、このHfSiOを窒化して形成する。
上記のように、HfSiOやHfSiONからなる絶縁膜62を形成した後、熱処理を施して、絶縁膜62内に含まれる不純物や水分を除去する。この際、絶縁膜62とシリコン基板1との間には、絶縁膜61が形成されているため、この熱処理によるシリコン基板1の電子移動度が変動することを抑制することができる。
このように、絶縁膜62を形成した後に、堆積法により、絶縁膜62の上面上にTiN(チタンナイトライド)からなる金属膜63を形成する。
そして、金属膜63の上面上に、フォトレジスト膜を形成し、露光処理を程して、ウエル領域1Aが位置する領域を覆うようなレジスト膜64を形成すると共に、ウエル領域1Bが位置する金属膜63を露出する。
図3は、半導体装置100の製造工程の第2工程を示す断面図である。この図3および図2に示されるように、レジスト膜64をマスクとして、金属膜63にウエットエッチングを施す。この際、希釈された過酸化水素水や、硫酸と過酸化水素水の混合液を薬液として用いる。
これにより、ウエル領域1Aに位置する絶縁膜62の上面上に、ウエル領域1A上を覆うような金属膜63Aが形成されると共に、ウエル領域1B上に位置する絶縁膜62が露出される。
このウエットエッチングの工程において、ウエル領域1B上に位置する絶縁膜62は、ウエットエッチングに用いられる薬液に浸されることとなるが、絶縁膜62の表面は、結合力の高いHf−Oの化学結合を有する元素が多く含まれている。このため、金属膜63の一部が除去されることにより、除去される金属膜63下に位置する絶縁膜62の表面がエッチングされることを抑制することができ、エッチングダメージが絶縁膜62に加えられることを抑制することができる。
これにより、後の工程で、この露出した絶縁膜62の表面上に、図1に示すゲート電極G2を形成することとしても、この絶縁膜62からなるゲート絶縁膜20とゲート電極G2との間でリーク電流が生じることを抑制することができる。
そして、シリコン基板1の上面上を覆うように、ポリシリコン膜65を、たとえば、CVD法により堆積する。
図4は、半導体装置100の製造工程の第3工程を示す断面図である。この図4に示されるように、図3に示すポリシリコン膜65および金属膜63Aにレジストマスク形成を経てプラズマドライエッチングによるパターニングを施す。
これにより、ウエル領域1A上に位置する絶縁膜62の上面上には、金属膜12とこの金属膜12上に形成されたポリシリコン膜からなる導電膜13とを備えたゲート電極G1が形成される。さらに、ウエル領域1B上に位置する絶縁膜62の上面上には、ポリシリコン膜からなる導電膜23から形成されたゲート電極G2が形成される。そして、これらゲート電極G1、G2間に位置する絶縁膜62が外方に露出する。
このパターニング工程において、絶縁膜62の上面のうち、ゲート電極G1、G2間に位置する部分が露出した時点で放射されるプラズマにより、Hf−Oの化学結合が切断される。そして、Si−Oの化学結合は、結合力が弱いため、絶縁膜62は、希釈されたフッ酸により、エッチング可能となる。すなわち、プラズマドライエッチングにより、金属膜63Aおよび導電膜65をパターニングする工程において、プラズマドライエッチングのプラズマを用いて、絶縁膜62をエッチング可能なように改質させる。
なお、Hf−Oの化学結合を含む元素は、絶縁膜62の上面側に形成されており、Hf−Oの化学結合を含む元素が分布する領域が、絶縁膜62の上面から、絶縁膜62の膜厚の20%の深さの範囲とされているため、プラズマダメージの影響を受けやすくHf−Oの化学結合の切断を十分に行うことができる。特に、絶縁膜62の表面に重点的に分布しているため、略確実にHf−Oの化学結合の切断を行うことができ、絶縁膜62の改質を良好に行うことができる。
図5は、半導体装置100の第4工程を示す断面図である。この図5に示されるように、ゲート電極G1およびゲート電極G2をマスクとして、絶縁膜62および絶縁膜61にエッチングを施す。なお、絶縁膜62は、プラズマダメージの影響で希釈フッ酸によりエッチングされ易く変質されているため、希釈フッ酸を用いて、エッチングする。これにより、ゲート電極G1およびゲート電極G2下にゲート絶縁膜10およびゲート絶縁膜20を形成する。
図1において、形成されたゲート電極G1と隣り合うシリコン基板1の表面にボロン(B)等のn型の不純物を注入して、不純物拡散層15a、16aを形成する。
さらに、形成されたゲート電極G2と隣り合うシリコン基板1の表面に、リン(P)等のp型の不純物を注入して、不純物拡散層25a、26aを形成する。そして、シリコン基板1の表面を覆うように、シリコン酸化膜等からなる絶縁膜を、CVD法等により堆積して、この絶縁膜にドライエッチングを施して、サイドウォール状の絶縁膜SDを形成する。
そして、ゲート電極G1および絶縁膜SDと隣り合うシリコン基板1の表面に、n型の不純物を注入して、不純物拡散層15b、16bを形成し、ソースまたはドレインと機能する不純物拡散層15、16を形成する。
また、同様に、ゲート電極G2および絶縁膜SDと隣り合うシリコン基板1の表面に、p型の不純物を注入して、不純物拡散層25b、26bを形成し、ソースまたはドレインとして機能する不純物拡散層25、26を形成する。このようにして、本実施の形態1に係る半導体装置100を製造することができる。
なお、本実施の形態1においては、高誘電率膜として、HfSiOやHfSiONを採用したが、これに限られない。たとえば、HfAlO(ハフニウムアルミネート)、Al2O3(アルミナ)等であってもよい。これらの高誘電率膜においては、ポリシリコン膜の表面と接触するように形成しても、ピニングによるしきい値電圧の上昇は小さく、半導体装置100の駆動において、問題にならない。
たとえば、HfAlOを絶縁膜62として形成する場合には、ALD(Atomic Layer Deposition)法を用いて、基板温度が300℃、成膜の原料ソースとして四塩化ハフニウム(HfCl4)とトリメチルアルミニウム(TMA)を用い、水蒸気(H2O)またはオゾン(O3)を酸化剤として、膜厚2〜3nmのHfAlOxの薄膜を形成する。
(実施の形態2)
図6から図10を用いて、本実施の形態2に係る半導体装置200およびその製造方法について説明する。なお、上記実施の形態1に係る半導体装置100と同様の構成については、同一の符号を付してその説明を省略する。
図6から図10を用いて、本実施の形態2に係る半導体装置200およびその製造方法について説明する。なお、上記実施の形態1に係る半導体装置100と同様の構成については、同一の符号を付してその説明を省略する。
図6は、本実施の形態2に係る半導体装置200の断面図である。この図6に示されるように、p型MOSトランジスタTr1のゲート絶縁膜10は、シリコン基板1の表面上に形成された酸化シリコン膜からなる絶縁膜10Aと、絶縁膜10Aの上面に形成された絶縁膜10Bとを備えている。この絶縁膜10Bは、絶縁膜10Aの上面に接触し、HfSiOからなる絶縁膜11Aと、この絶縁膜11Aの上面上に形成され、HfO2からなる絶縁膜11Bとを備えている。絶縁膜10Bの膜厚は、2nm以上3nm以下程度とされており、絶縁膜11Bの膜厚は、絶縁膜10Bの膜厚の20%程度とされている。
n型MOSトランジスタTr2のゲート絶縁膜20は、ゲート絶縁膜10と同様に構成されており、シリコン基板1の表面上に形成された酸化シリコン膜からなる絶縁膜20Aと、この絶縁膜20Aの上面上に形成された絶縁膜20Bとを備えている。
そして、絶縁膜20Bは、絶縁膜20Aと接触し、絶縁膜20Aの上面に形成されたHfSiOからなる絶縁膜21Aと、この絶縁膜21Aの上面上に形成され、HfO2からなる絶縁膜21Bとを備えている。
ゲート絶縁膜10、20の表面側には、HfO2からなる絶縁膜11A,21Aが形成されているため、Hf−Oの化学結合の含有量が多く、エッチングの薬液に対する耐性を確保することができる。
すなわち、本実施の形態2に係る半導体装置200においては、酸化シリコン膜からなる第1絶縁膜と、HfSiOからなる第2絶縁膜と更にその上層に形成されるHfO2からなる第3絶縁膜の3層構造(積層構造)とされている。
このため、本実施の形態2に係る半導体装置200も、上記実施の形態1に係る半導体装置100と同様の作用・効果を得ることができる。
上記のように構成された半導体装置200の製造方法について、図7から図10を用いて説明する。図7は、半導体装置200の製造工程の第1工程を示す断面図である。この図7に示されるように、シリコン基板1の表面に、分離領域50と、ウエル領域1A、1Bを形成する。そして、シリコン基板1の表面に、シリコン酸化膜からなる絶縁膜61を形成する。
さらに、この絶縁膜61の上面上に、HfSiOやHfSiONからなる絶縁膜62Aと、この絶縁膜62Aの上面上に形成され、HfO2からなる絶縁膜62Bとからなる絶縁膜62を形成する。
この絶縁膜62Aおよび絶縁膜62Bを形成する場合には、CVD(気相化学蒸着)法によって、形成し、ハフニウムソース物質とシリコンソース物質と酸素ソース物質とを用いて、約400℃以上500℃以下の温度と、1Torr〜5Torrの圧力で形成される。ハフニウムソース物質の例としてはHfCl4等が挙げられ、シリコンソース物質の例としてはSiH2Cl2(DCS)、SiH4、又はこれらの混合物等が挙げられ、酸素ソース物質の例としては、O2、O3、酸素ラジカル等が挙げられる。そして、絶縁膜62Bを形成する際には、シリコンソース物質の供給を止める。
そして、形成された絶縁膜62の上面上に、金属膜63を形成し、この金属膜63の上面上に、レジスト膜64を形成する。
図8は、半導体装置200の製造工程の第2工程を示す断面図である。この図8に示されるように、金属膜63にパターニングを施して、ウエル領域1Aの上面側を覆う金属膜63Aを形成する。
このように、金属膜63にパターニングを施す際に、絶縁膜62Bの一部が露出して、エッチングの薬液に浸されることになるが、絶縁膜62Bは、薬液に対して耐性のあるHfO2から形成されているため、絶縁膜62がエッチングされることが抑制されている。これにより、上記実施の形態1に係る半導体装置100と同様の作用・効果を得ることができる。そして、ポリシリコン膜からなる導電膜65を堆積する。
図9は、半導体装置200の製造工程の第3工程を示す断面図である。この図9および図8に示されるように、導電膜65および金属膜63Aにパターニングを施して、ゲート電極G1、G2を形成する。
この際、絶縁膜62BのHf−Oの化学結合が切断され、上記実施の形態1と同様に、絶縁膜62Bの膜質が、エッチング可能な膜質に改質される。
図10は、半導体装置200の製造工程の第4工程を示す断面図である。この図10および図9に示されるように、絶縁膜62および絶縁膜61にパターニングを施して、ゲート絶縁膜10、20を形成する。このようにして、本実施の形態2に係る半導体装置200を製造することができる。
(実施の形態3)
図11から図16を用いて、本実施の形態3に係る半導体装置300およびその製造方法について説明する。なお、上記図1から図10に示された構成と同一の構成については、同一の符号を付してその説明を省略する。
図11から図16を用いて、本実施の形態3に係る半導体装置300およびその製造方法について説明する。なお、上記図1から図10に示された構成と同一の構成については、同一の符号を付してその説明を省略する。
図11は、本実施の形態3に係る半導体装置300の断面図である。この図11に示されるように、p型MOSトランジスタTr1のゲート電極G1は、TiNからなる金属膜12と、この金属膜12の上面上に形成され、ポリシリコン膜からなる導電膜13とから形成されている。
n型MOSトランジスタTr2のゲート電極G2は、TaN(タンタル窒化物),TaSi(タンタルシリコン),TaSiN(タンタルシリコン窒化物),Ru(ルテニウム)等から形成された金属膜22と、ポリシリコン膜からなる導電膜23とから形成されている。このように、ゲート電極G2は、上記のような金属膜22を備えているため、低抵抗化を図ることができる。
ここで、ゲート電極G1の一部を構成する金属膜12と、ゲート電極G2の一部を構成する金属膜22とは、互いに異なる材料により構成されている。なお、ゲート電極G1およびゲート電極G2において、ポリシリコン膜13、23に代えて、W(タングステン)等の金属膜を形成してもよい。
上記のように構成された半導体装置100の製造方法について、図12から図16を用いて説明する。
図12は、半導体装置300の製造工程の第1工程を示す断面図である。この図12に示されるように、シリコン基板1の表面上に、分離領域50を形成し、さらに、ウエル領域1A、1Bを形成する。そして、シリコン基板1の表面上に、絶縁膜61、62を形成し、絶縁膜62の上面上に金属膜63とレジスト膜64を形成する。
図13は、半導体装置300の製造工程の第2工程を示す断面図である。この図13および図12に示されるように、金属膜63にパターニングを施して、ウエル領域1Aを覆うように形成された金属膜63Aを形成する。
そして、TaN(タンタル窒化物),TaSi(タンタルシリコン),TaSiN(タンタルシリコン窒化物),Ru(ルテニウム)等からなる金属膜67を、金属膜63Aを覆うと共に、少なくともウエル領域1B上に位置する絶縁膜62の上面上を覆うように形成する。たとえば、TaNを成膜する場合は、枚葉式のプラズマCVD装置を用いて、プラズマCVD法にて成膜する。たとえば、プラズマCVDの条件を以下に例示する。N2ガスはキャリアガス及び希釈ガスとして機能する。尚、ArガスやHeガスで代替することもできる。また、タンタル系有機金属材料はCp2Ta(N3)3に限定されず、CpmTa(N3)n(m+n=5)で表わされる材料を使用することができる。使用ガス : Cp2Ta(N3)3/N2=100/50sccm圧力 : 30Pa基体温度 : 400゜CRFパワー: 500W(13.56MHz)。このようにして、TaNを成膜する。
このようにして形成された金属膜67の上面に、ウエル領域1Bを覆うと共に、ウエル領域1Aの領域を露出するようなレジスト膜68を形成する。
図14は、半導体装置300の製造工程の第3工程を示す断面図である。この図14に示されるように、レジスト膜68を用いて、金属膜67にパターニングを施して、ウエル領域1A上に形成された金属膜67を除去して、ウエル領域1Aを覆う金属膜67Aを形成する。
ここで、金属膜67をウエットエッチングする際は、金属膜63をエッチングし難く金属膜67をエッチングしやすい選択性を持たせることが必要である。また、金属膜67は、プラズマによるドライエッチング法を用いてもよい。これは下部に金属膜63Aがあるためシリコン基板1へのダメージを回避できるためである。
そこで、本実施の形態3においては、まず、ウエル領域1A上を覆う金属膜63Aを形成し、その後、この金属膜63Aを、ウエル領域1A上に位置する絶縁膜62の保護膜として利用し、金属膜67をパターニングする。これにより、上記ウエットエッチング法において選択性が確保できずドライエッチング法を適用したとしてもウエル領域1Aおよびウエル領域1B上に位置する絶縁膜62にダメージが加えられることを抑制することができ、形成されるゲート絶縁膜10、20とゲート電極G1、G2との間でリーク電流の発生を抑制することができる。
その後、金属膜63A,67Aの上面上に、ポリシリコン膜からなる導電膜69を堆積する。
図15は、半導体装置300の製造工程の第4工程を示す断面図である。この図15に示されるように、ポリシリコン膜69と金属膜63A,67Aにパターニングを施して、シリコン基板1の表面上に、金属膜12と導電膜13とからなゲート電極G1を形成すると共に、金属膜22と導電膜23とからなるゲート電極G2を形成する。この際、絶縁膜62のHf−Oの化学結合が切断される。
図16は、半導体装置300の製造工程の第5工程を示す断面図であり、この図16に示されるように、ゲート絶縁膜10、20を形成する。
なお、半導体装置300は、上記構成以外の構成は、上記実施の形態1に係る半導体装置100と同様に構成されているため、上記実施の形態1に係る半導体装置100およびその製造方法と同様の作用・効果を得ることができる。
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
本発明は、半導体装置およびその製造方法、特に、ゲート絶縁膜に高誘電率膜が用いられた半導体装置およびその製造方法に好適である。
1A,1B ウエル領域、1 シリコン基板、10 ゲート絶縁膜、12 金属膜、13 導電膜、15 不純物拡散層、20 ゲート絶縁膜、22 金属膜、23 導電膜、25 不純物拡散層、50 分離領域、100,200,300 半導体装置、SD 絶縁膜、Tr1,Tr2 トランジスタ。
Claims (10)
- シリコン基板と、
前記シリコン基板の表面上に形成され、ハフニウムを含むゲート絶縁膜と、
前記シリコン基板の表面上に、前記ゲート絶縁膜を介して形成された第1のゲート電極および第2のゲート電極と、
前記第1のゲート電極および前記第2ゲート電極下の前記シリコン基板を挟んでそれぞれ形成された一対の第1の不純物拡散層および一対の第2不純物拡散層とを備え、
前記ゲート絶縁膜に接する膜は、前記第1のゲート電極と前記第2のゲート電極とで異なり、
前記ゲート絶縁膜中に含まれるハフニウムは、前記シリコン基板側よりも、前記第1のゲート電極および前記第2ゲート電極側に多く含まれている、半導体装置。 - 前記第1のゲート電極は、前記ゲート絶縁膜の表面上に接して配設された金属膜を有する、請求項1に記載の半導体装置。
- 前記ゲート絶縁膜は、該ゲート絶縁膜中に含まれるハフニウムが、前記第1のゲート電極と接する側から、前記シリコン基板と接する側に向かって減少している、請求項1に記載の半導体装置。
- 前記第1のゲート電極は、p型MOS(Metal Oxide Semiconductor)トランジスタのゲート電極で、前記ゲート絶縁膜上に形成されたチタンナイトライド膜と、該チタンナイトライド膜上に形成されたポリシリコン膜とを有し、
前記第2のゲート電極は、n型MOSトランジスタのゲート電極で、前記ゲート絶縁膜上に、前記チタンナイトライド膜を介さずに形成された前記ポリシリコン膜を有する、請求項1から請求項3のいずれかに記載の半導体装置。 - シリコン基板と、
前記シリコン基板の表面上に形成されたゲート絶縁膜と、
前記シリコン基板の表面上に、前記ゲート絶縁膜を介して形成された第1ゲート電極および第2ゲート電極と、
前記第1ゲート電極および前記第2ゲート電極下の前記シリコン基板を挟んでそれぞれ形成された一対の第1の不純物拡散層および一対の第2の不純物拡散層と、
を備え、
前記ゲート絶縁膜に接する膜は、前記第1ゲート電極と前記第2ゲート電極とで異なり、
前記ゲート電極は、ハフニウムシリケイト膜と、該ハフニウムシリケイト膜の表面上に形成されたハフニウムオキサイド膜とを含む、半導体装置。 - シリコン基板の表面上に、ハフニウムを含むゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面上に第1の膜を形成する工程と、
前記第1の膜をパターニングして、第1のゲート電極のエリアを形成する工程と、
前記第1のゲート電極のエリアおよび前記ゲート絶縁膜の表面上に前記第1の膜と異なる第2の膜を形成する工程と、
前記第2の膜をパターニングして、前記第1のゲート電極が形成された領域と異なる領域に、第2のゲート電極を形成する工程と、
前記第1のゲート電極下の前記シリコン基板を挟んで一対の第1の不純物拡散層を形成する工程と、
前記第2のゲート電極下の前記シリコン基板を挟んで一対の第2の不純物拡散層を形成する工程とを備え、
前記ゲート絶縁膜を形成する工程は、CVD法によって形成され、前記ハフニウムのガスの流量を段階的に増加させて、前記ゲート絶縁膜中に含まれるハフニウムを、前記シリコン基板の表面側よりも前記第1のゲート電極および第2ゲート電極側に多く含ませる、半導体装置の製造方法。 - 前記第1の膜は、チタンナイトライド膜、前記第2の膜は、ポリシリコン膜であり、
前記第1のゲート電極は、p型MOSトランジスタのゲート電極であり、前記第2のゲート電極は、n型MOSトランジスタのゲート電極であり、
前記第2のゲート電極を形成する工程は、前記第1の膜上に前記第2の膜を残す一方で、前記第1のゲートの形成領域とは異なる領域に、前記第2ゲート電極を形成する工程を含む、請求項6に記載の半導体装置の製造方法。 - 前記第1の膜のパターニングは、過酸化水素を含む液で行い、前記第1の膜が除去された後に、前記ゲート絶縁膜を露出する、請求項6または請求項7に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜を形成する工程は、前記シリコン基板側から表面側に向かうに従って、Hf−Oの化学結合を含む元素を多く含むように、ゲート絶縁膜を形成する工程を含み、
前記第2の膜をパターニングする工程は、前記第2の膜をプラズマドライエッチングによりパターニングして、露出した前記ゲート絶縁膜の表面側に形成されたHf−Oの化学結合を分解して、該ゲート絶縁膜をエッチング可能とする工程を含む、請求項6から請求項8のいずれかに記載の半導体装置の製造方法。 - シリコン基板の表面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面上に第1の膜を形成する工程と、
前記第1の膜をパターニングして、第1のゲート電極のエリアを形成する工程と、
前記第1のゲート電極と前記ゲート絶縁膜の表面上に前記第1の膜と異なる第2の膜を形成する工程と、
前記第2の膜をパターニングして、前記第1のゲート電極が形成された領域と異なる領域に第2のゲート電極を形成する工程と、
前記第1のゲート電極下の前記シリコン基板を挟んで一対の第1の不純物拡散層を形成する工程と、
前記第2のゲート電極下の前記シリコン基板を挟んで一対の第2の不純物拡散層を形成する工程と、
を備え、
前記ゲート絶縁膜を形成する工程は、前記シリコン基板の表面上にハフニウムシリケイト膜を形成する工程と、
前記ハフニウムシリケイト膜上にハフニウムオキサイド膜を形成する工程とを含む、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148402A JP2007318015A (ja) | 2006-05-29 | 2006-05-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148402A JP2007318015A (ja) | 2006-05-29 | 2006-05-29 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007318015A true JP2007318015A (ja) | 2007-12-06 |
Family
ID=38851591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148402A Withdrawn JP2007318015A (ja) | 2006-05-29 | 2006-05-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007318015A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034751A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2009141168A (ja) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2010116587A1 (ja) * | 2009-04-09 | 2010-10-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2010150331A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2011077421A (ja) * | 2009-10-01 | 2011-04-14 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2006
- 2006-05-29 JP JP2006148402A patent/JP2007318015A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034751A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2009141168A (ja) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2010116587A1 (ja) * | 2009-04-09 | 2010-10-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2010150331A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2011009329A (ja) * | 2009-06-24 | 2011-01-13 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2011077421A (ja) * | 2009-10-01 | 2011-04-14 | Renesas Electronics Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4602440B2 (ja) | 半導体装置及びその製造方法 | |
JP5401244B2 (ja) | 半導体装置の製造方法 | |
KR101521948B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007208260A (ja) | 二重仕事関数金属ゲートスタックを備えるcmos半導体装置 | |
JP2009141168A (ja) | 半導体装置及びその製造方法 | |
JP2009194352A (ja) | 半導体装置の製造方法 | |
JP2010186853A (ja) | 半導体装置の製造方法 | |
JP2010262977A (ja) | 半導体装置の製造方法 | |
JP2007123364A (ja) | 半導体装置およびその製造方法 | |
JP2008182104A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011029483A (ja) | 半導体装置およびその製造方法 | |
JP2009295621A (ja) | 半導体装置及びその製造方法 | |
JP2002359371A (ja) | 半導体装置とその製造方法 | |
JP2007318015A (ja) | 半導体装置およびその製造方法 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2013026466A (ja) | 半導体装置及びその製造方法 | |
JP5436362B2 (ja) | 半導体装置 | |
JP2006024894A (ja) | 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法 | |
JP2010021200A (ja) | 半導体装置の製造方法 | |
JP4996890B2 (ja) | 半導体装置の製造方法 | |
JP5130652B2 (ja) | 金属膜のエッチング方法及び半導体装置の製造方法 | |
JP4850458B2 (ja) | 半導体装置およびその製造方法 | |
JP2011054843A (ja) | 半導体装置及びその製造方法 | |
JP5315784B2 (ja) | 半導体装置 | |
JP4589219B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |