CN108198820B - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
CN108198820B
CN108198820B CN201711434380.XA CN201711434380A CN108198820B CN 108198820 B CN108198820 B CN 108198820B CN 201711434380 A CN201711434380 A CN 201711434380A CN 108198820 B CN108198820 B CN 108198820B
Authority
CN
China
Prior art keywords
layer
buffer layer
buffer
substrate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711434380.XA
Other languages
English (en)
Other versions
CN108198820A (zh
Inventor
高玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201711434380.XA priority Critical patent/CN108198820B/zh
Publication of CN108198820A publication Critical patent/CN108198820A/zh
Priority to PCT/CN2018/123388 priority patent/WO2019128966A1/zh
Application granted granted Critical
Publication of CN108198820B publication Critical patent/CN108198820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制备方法，所述阵列基板包括：衬底基板；金属遮光层，制备于所述衬底基板上；第一缓冲层，制备于所述衬底基板上；第二缓冲层，制备于所述第一缓冲层上；以及多晶硅层，对应所述金属遮光层制备于所述第二缓冲层上；栅绝缘层，制备于所述第二缓冲层以及所述多晶硅层上；栅极，对应所述多晶硅层制备于所述栅绝缘层上；其中，所述第二缓冲层对应所述多晶硅层的位置设置有预设凹槽，所述多晶硅层位于所述凹槽内，且与所述第二缓冲层表面处于同平面。

Description

一种阵列基板及其制备方法
技术领域
本发明涉及显示面板制造技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
近年来，显示技术飞速发展，半导体显示行业日渐成熟，人们对显示面板的要求越来越高。在液晶面板制备过程中，TFT基板由12～14道光刻工艺制作而成，膜层结构复杂，生产流程繁琐，对制程精度要求越来越高。因第一道光刻LS膜层形成矩阵排布的金属遮光层601，在每个矩形金属遮光层601边缘会有明显凸起(taper)，在后续膜层制作中会因此而膜层不均。尤其明显的是作为沟道的多晶硅(poly)层602，此膜层本身较薄，又很关键，在对应所述金属遮光层601凸起处偏薄，会导致群暗点等不良现象。一般将Metal 1作为Gate极603，栅绝缘层604(SiOx/SiNx等)作介质，构成TFT器件(如图6)。在TFT器件中，通过电压驱动，可形成沿多晶硅层方向的电流，此为面内显示的主要驱动电流；但是，由于所述多晶硅层602边缘处所述栅绝缘层604偏薄，即a1>a2,相当于两个寄生TFT与主TFT并联，这会导致边缘沟道提前开启，出现垂直方向的边缘电流，出现驼峰效应(Hump effect)(如图7I-V曲线)，影响面板正常显示。
综上所述，现有的TFT基板制程中，存在着金属遮光层边缘造成其他膜层厚度不均，以及多晶硅层凸起造成的栅绝缘层成膜不均的现象，从而引起TFT的驼峰效应，影响面板电性品质。
发明内容
本发明提供一种阵列基板及其制备方法，能够改善由于金属遮光层边缘造成的其他膜层厚度不均而导致的不良；以及减小多晶硅层凸起的影响，从而改善TFT的电性曲线。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括：
衬底基板；
金属遮光层，制备于所述衬底基板上；
第一缓冲层，制备于所述衬底基板上；
第二缓冲层，制备于所述第一缓冲层上；以及
多晶硅层，对应所述金属遮光层制备于所述第二缓冲层上；
栅绝缘层，制备于所述第二缓冲层以及所述多晶硅层上；
栅极，对应所述多晶硅层制备于所述栅绝缘层上；
其中，所述第二缓冲层对应所述多晶硅层的位置设置有预设凹槽，所述多晶硅层位于所述凹槽内，且与所述第二缓冲层表面处于同平面。
根据本发明一优选实施例，所述凹槽与所述多晶硅层的形状一致，所述凹槽深度与所述多晶硅层厚度相同。
根据本发明一优选实施例，所述栅绝缘层对应所述多晶硅层的相应部分的厚度保持均一。
根据本发明一优选实施例，所述第一缓冲层/所述第二缓冲层的材料至少为SiOx、SiNx中的一种或一种以上。
本发明还提供一种上述阵列基板的制备方法，所述方法包括以下步骤：
步骤S1：提供一衬底基板，在所述衬底基板上依次制备金属遮光层、第一缓冲层以及第二缓冲层；
步骤S2：对所述第二缓冲层进行光刻制程，使所述第二缓冲层在对应所述金属遮光层的位置形成预设凹槽；
步骤S3：在所述第二缓冲层上制备一层多晶硅膜，图案化后形成对应所述凹槽的多晶硅层，且所述多晶硅层与所述第二缓冲层表面处于同平面。
根据本发明一优选实施例，所述凹槽深度与所述多晶硅膜厚度相同。
根据本发明一优选实施例，所述凹槽形状与所述多晶硅层形状一致。
根据本发明一优选实施例，所述步骤S1包括：
步骤S101：提供一衬底基板，所述衬底基板上制备有图案化的金属遮光层，在所述衬底基板上先涂布一层与所述金属遮光层厚度相同的第一缓冲层；
步骤S102：图案化所述第一缓冲层，对所述第一缓冲层对应所述金属遮光层的相应部分进行蚀刻，使图案化的所述第一缓冲层与所述金属遮光层的厚度位于同一平面；
步骤S103：在图案化的所述第一缓冲层以及所述金属遮光层上再涂布一层预设厚度的所述第一缓冲层；
步骤S104：在所述第一缓冲层上涂布第二缓冲层。
根据本发明一优选实施例，所述方法还包括以下步骤：
步骤S4：在所述第二缓冲层以及所述多晶硅层上制备栅绝缘层；
步骤S5：在所述栅绝缘层上制备栅极，所述栅极正对所述多晶硅层。
根据本发明一优选实施例，所述栅绝缘层对应所述多晶硅层的部分膜厚保持均一。
本发明的有益效果为：相较于现有技术的TFT基板制程，本发明的阵列基板及其制备方法，将制备于金属遮光层上的第一缓冲层通过两次涂布来完成，第一次涂布后通过光罩形成与金属遮光层同层且同样膜厚的第一缓冲层图案，即无段差，然后再根据实际膜厚需求进行第二次涂布。后面膜层制作均是在平坦膜层上制作，从而不会对后面膜层厚度造成影响，较薄膜层制作时不会因表面不平而膜厚不均，可有效改善较薄膜层的厚度不均问题。本发明还可通过对成膜后的第二缓冲层进行光罩制程，形成与多晶硅层图案的形状及厚度的设计值一致的凹槽，将多晶硅层图案化于所述凹槽内。这样多晶硅层与第二缓冲层其他区域持平，无段差，避免多晶硅层凸起对后续栅绝缘层成膜不均造成影响。本发明的制备方法大大提升产品良率，有效改善TFT驼峰效应，提高面板驱动性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的阵列基板结构示意图；
图2为本发明实施例一提供的阵列基板的制备方法流程图；
图3a-3d为实施例一提供的阵列基板制备方法流程示意图；
图4为本发明实施例二提供的阵列基板的制备方法流程图；
图5a-5c为实施例二提供的阵列基板制备方法流程示意图；
图6为现有技术TFT基板结构示意图；
图7为现有技术中TFT产生驼峰效应的I-V曲线。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有TFT基板制程中，存在着金属遮光层边缘造成其他膜层厚度不均，以及多晶硅层凸起造成的栅绝缘层成膜不均的现象，从而引起TFT的驼峰效应，影响面板电性品质的技术问题，本实施例能够解决该缺陷。
下面结合附图详细介绍本发明具体实施例提供的阵列基板及其制备方法。
如图1所示，为本发明提供的阵列基板结构示意图，所述阵列基板包括：衬底基板101；金属遮光层102，制备于所述衬底基板101上；第一缓冲层103，制备于所述衬底基板101上；第二缓冲层104，制备于所述第一缓冲层103上；以及多晶硅层105，对应所述金属遮光层102制备于所述第二缓冲层104上；栅绝缘层106，制备于所述第二缓冲层104以及所述多晶硅层105上；栅极107，对应所述多晶硅层105制备于所述栅绝缘层106上。其中，所述第二缓冲层104对应所述多晶硅层105的位置设置有预设凹槽108，所述多晶硅层105位于所述凹槽108内，且与所述第二缓冲层104表面处于同平面。所述凹槽108与所述多晶硅层105的形状一致，所述凹槽108的深度与所述多晶硅层105的厚度相同，即所述多晶硅层105嵌设于所述第二缓冲层104表面，位于所述凹槽108内的所述多晶硅层105与所述第二缓冲层104的非凹槽处形成共平面。所述栅绝缘层106对应所述多晶硅层105的相应部分的厚度保持均一，可以理解的是，所述栅绝缘层106的膜层厚度保持一致。
本实施例提供的阵列基板，TFT器件通过电压驱动，可形成沿所述多晶硅层105方向的电流，不会出现驼峰效应以及群暗点现象。所述第一缓冲层103/所述第二缓冲层104的材料至少为SiOx、SiNx中的一种或一种以上。优选的，所述第一缓冲层103的材料为SiNx，所述第二缓冲层104的材料为SiOx，所述栅绝缘层106的材料为SiOx。
如图2所示，为本发明实施例提供的阵列基板的制备方法流程图，上述阵列基板的制备方法包括以下步骤：
步骤S1：提供一衬底基板，在所述衬底基板上依次制备金属遮光层、第一缓冲层以及第二缓冲层；
步骤S2：对所述第二缓冲层进行光刻制程，使所述第二缓冲层在对应所述金属遮光层的位置形成预设凹槽；
步骤S3：在所述第二缓冲层上制备一层多晶硅膜，图案化后形成对应所述凹槽的多晶硅层，且所述多晶硅层与所述第二缓冲层表面处于同平面。
具体地，参照图3a-3d所示，为实施例一提供的阵列基板制备方法流程示意图，在衬底基板301上依次制备金属遮光层302、第一缓冲层303以及第二缓冲层304。图案化所述第二缓冲层304，在对应所述金属遮光层302的位置形成与多晶硅层形状及厚度的设计值一致的凹槽305。在所述第二缓冲层304上制备一层多晶硅膜306，所述多晶硅膜306厚度与所述凹槽305深度相同。图案化所述多晶硅膜306，形成位于所述凹槽内的多晶硅层307，且所述多晶硅层307与所述第二缓冲层304的非凹槽处处于同平面。
所述方法还包括以下步骤：
步骤S4：在所述第二缓冲层以及所述多晶硅层上制备栅绝缘层；
步骤S5：在所述栅绝缘层上制备栅极，所述栅极正对所述多晶硅层。
通过本实施例提供的方法制备的阵列基板，其中栅绝缘层在对应多晶硅层的相应部分的厚度均一，保证了阵列基板的电性品质。
实施例二提供了另一种制备本发明阵列基板的方法，本实施例在实施例一的方案上做了进一步的改进，如图4所示，所述方法包括以下步骤：
步骤S101：提供一衬底基板，所述衬底基板上制备有图案化的金属遮光层，在所述衬底基板上先涂布一层与所述金属遮光层厚度相同的第一缓冲层；
步骤S102：图案化所述第一缓冲层，对所述第一缓冲层对应所述金属遮光层的相应部分进行蚀刻，使图案化的所述第一缓冲层与所述金属遮光层的厚度位于同一平面；
步骤S103：在图案化的所述第一缓冲层以及所述金属遮光层上再涂布一层预设厚度的所述第一缓冲层；
步骤S104：在所述第一缓冲层上涂布第二缓冲层。
具体地，参照图5a-5c所示，为实施例二提供的阵列基板制备方法流程示意图，提供一衬底基板501，所述衬底基板501上制备有金属遮光层502，在所述衬底基板501上先涂布一层与所述金属遮光层502厚度相同的第一缓冲层503。图案化所述第一缓冲层503，将与所述金属遮光层502重叠的所述第一缓冲层503的相应部分蚀刻掉，形成第一缓冲层图案504，使图案化的所述第一缓冲层503与所述金属遮光层502的厚度位于同一平面，即所述第一缓冲层图案504与所述金属遮光层502的厚度相同，形成同一平面。根据膜厚需求，在图案化后的所述第一缓冲层503以及所述金属遮光层502上再涂布预设厚度的所述第一缓冲层503。在涂布完成的所述第一缓冲层503上涂布第二缓冲层，其中，所述第二缓冲层、多晶硅层、栅绝缘层以及栅极的制备方法与实施例一的制备方法相同，此处不再赘述。
相较于现有技术的TFT基板制程，本发明的阵列基板及其制备方法，将制备于金属遮光层上的第一缓冲层通过两次涂布来完成，第一次涂布后通过光罩形成与金属遮光层同层且同样膜厚的第一缓冲层图案，即无段差，然后再根据实际膜厚需求进行第二次涂布。后面膜层制作均是在平坦膜层上制作，从而不会对后面膜层厚度造成影响，较薄膜层制作时不会因表面不平而膜厚不均，可有效改善较薄膜层的厚度不均问题。本发明还可通过对成膜后的第二缓冲层进行光罩制程，形成与多晶硅层图案的形状及厚度的设计值一致的凹槽，将多晶硅层图案化于所述凹槽内。这样多晶硅层与第二缓冲层其他区域持平，无段差，避免多晶硅层凸起对后续栅绝缘层成膜不均造成影响。本发明的制备方法大大提升产品良率，有效改善TFT驼峰效应，提高面板驱动性能。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种阵列基板，其特征在于，包括：
衬底基板；
金属遮光层，制备于所述衬底基板上；
第一缓冲层图案，与所述金属遮光层同层的制备于所述衬底基板上；
第一缓冲层，制备于所述金属遮光层以及所述第一缓冲层图案上；
第二缓冲层，制备于所述第一缓冲层上；以及
多晶硅层，对应所述金属遮光层制备于所述第二缓冲层上；
栅绝缘层，制备于所述第二缓冲层以及所述多晶硅层上；
栅极，对应所述多晶硅层制备于所述栅绝缘层上；
其中，所述第一缓冲层图案与所述金属遮光层的厚度相同，所述第二缓冲层对应所述多晶硅层的位置设置有预设凹槽，所述多晶硅层位于所述凹槽内，所述凹槽与所述多晶硅层的形状一致，所述凹槽深度与所述多晶硅层厚度相同，且所述多晶硅层与所述第二缓冲层表面处于同平面。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅绝缘层对应所述多晶硅层的相应部分的厚度保持均一。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一缓冲层/所述第二缓冲层的材料至少为SiOx、SiNx中的一种。
4.一种如权利要求1～3任一项权利要求所述阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S1：提供一衬底基板，在所述衬底基板上依次制备金属遮光层、第一缓冲层以及第二缓冲层；
步骤S2：对所述第二缓冲层进行光刻制程，使所述第二缓冲层在对应所述金属遮光层的位置形成预设凹槽；
步骤S3：在所述第二缓冲层上制备一层多晶硅膜，图案化后形成对应所述凹槽的多晶硅层，且所述多晶硅层与所述第二缓冲层表面处于同平面。
5.根据权利要求4所述的制备方法，其特征在于，所述凹槽深度与所述多晶硅膜厚度相同。
6.根据权利要求5所述的制备方法，其特征在于，所述凹槽形状与所述多晶硅层形状一致。
7.根据权利要求4所述的制备方法，其特征在于，所述步骤S1包括：
步骤S101：提供一衬底基板，所述衬底基板上制备有图案化的金属遮光层，在所述衬底基板上先涂布一层与所述金属遮光层厚度相同的第一缓冲层；
步骤S102：图案化所述第一缓冲层，对所述第一缓冲层对应所述金属遮光层的相应部分进行蚀刻，使图案化的所述第一缓冲层与所述金属遮光层的厚度位于同一平面；
步骤S103：在图案化的所述第一缓冲层以及所述金属遮光层上再涂布一层预设厚度的所述第一缓冲层；
步骤S104：在所述第一缓冲层上涂布第二缓冲层。
8.根据权利要求4所述的制备方法，其特征在于，所述方法还包括以下步骤：
步骤S4：在所述第二缓冲层以及所述多晶硅层上制备栅绝缘层；
步骤S5：在所述栅绝缘层上制备栅极，所述栅极正对所述多晶硅层。
9.根据权利要求8所述的制备方法，其特征在于，所述栅绝缘层对应所述多晶硅层的部分膜厚保持均一。
CN201711434380.XA 2017-12-26 2017-12-26 一种阵列基板及其制备方法 Active CN108198820B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711434380.XA CN108198820B (zh) 2017-12-26 2017-12-26 一种阵列基板及其制备方法
PCT/CN2018/123388 WO2019128966A1 (zh) 2017-12-26 2018-12-25 一种阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711434380.XA CN108198820B (zh) 2017-12-26 2017-12-26 一种阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN108198820A CN108198820A (zh) 2018-06-22
CN108198820B true CN108198820B (zh) 2020-07-10

Family

ID=62584283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711434380.XA Active CN108198820B (zh) 2017-12-26 2017-12-26 一种阵列基板及其制备方法

Country Status (2)

Country Link
CN (1) CN108198820B (zh)
WO (1) WO2019128966A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996413B2 (en) 2019-06-26 2024-05-28 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, display substrate, and display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198820B (zh) * 2017-12-26 2020-07-10 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN110265484B (zh) * 2019-06-26 2022-08-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110729357A (zh) * 2019-10-22 2020-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN111900177A (zh) * 2020-09-14 2020-11-06 武汉华星光电技术有限公司 阵列基板及其制备方法与显示面板
CN112558365B (zh) * 2020-12-10 2022-07-22 滁州惠科光电科技有限公司 一种走线结构及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
CN104871321A (zh) * 2012-12-27 2015-08-26 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993608B1 (ko) * 2003-12-26 2010-11-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN103268047B (zh) * 2012-12-31 2015-12-09 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN105390505B (zh) * 2015-11-05 2018-09-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法
CN107369693B (zh) * 2017-08-04 2020-04-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108198820B (zh) * 2017-12-26 2020-07-10 武汉华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871321A (zh) * 2012-12-27 2015-08-26 乐金显示有限公司 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996413B2 (en) 2019-06-26 2024-05-28 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, display substrate, and display device

Also Published As

Publication number Publication date
WO2019128966A1 (zh) 2019-07-04
CN108198820A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108198820B (zh) 一种阵列基板及其制备方法
US6642071B2 (en) Process for manufacturing an active matrix LCD array
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
CN102655175B (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
WO2016086531A1 (zh) 阵列基板及其制作方法
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN104576761A (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
US20170221928A1 (en) Array substrate and manufacturing method thereof
CN103226272A (zh) 一种阵列基板及其制备方法、显示装置
CN105702687A (zh) Tft基板及其制作方法
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN105223741A (zh) 一种半透半反液晶显示面板及其制造方法
WO2020224095A1 (zh) 阵列基板及制备方法、显示装置
WO2019052043A1 (zh) 显示面板及其制造方法
CN105093735A (zh) 一种阵列基板及其制作方法
CN104777650B (zh) Tft阵列基板、其制作方法、液晶显示面板及显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
CN105185786A (zh) 一种阵列基板及其制作方法
CN205067930U (zh) 一种半透半反液晶显示面板
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
CN100353244C (zh) 液晶显示器及其制作方法及其晶体管数组基板及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant