CN108183088A - 一种膜层套孔及阵列基板制备方法 - Google Patents
一种膜层套孔及阵列基板制备方法 Download PDFInfo
- Publication number
- CN108183088A CN108183088A CN201711446152.4A CN201711446152A CN108183088A CN 108183088 A CN108183088 A CN 108183088A CN 201711446152 A CN201711446152 A CN 201711446152A CN 108183088 A CN108183088 A CN 108183088A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- light
- photoresist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 99
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 76
- 230000031700 light absorption Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000008033 biological extinction Effects 0.000 claims description 8
- 230000002745 absorbent Effects 0.000 claims description 7
- 239000002250 absorbent Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 238000012538 light obscuration Methods 0.000 claims description 3
- 238000003079 width control Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种膜层套孔制备方法，制备膜层套孔时，在涂布光阻层之前将基础孔填入衬底材料，以避免在涂布光阻层时，光阻材料沉积在基础孔内导致该区域光阻厚度较大，从而可减小光阻层厚度，进而提高套孔线宽控制精准性。
Description
技术领域
本发明涉及显示面板制造领域，尤其涉及一种膜层套孔及阵列基板制备方法。
背景技术
在LTPS TFT(低温多晶硅薄膜晶体管)工艺流程中，常使用套孔工艺方法，即薄膜晶体管制备完成后，在薄膜晶体管表面制备平坦化层，平坦化层之后的层别均在平坦化层开孔的基础上制作套孔。
在制作套孔时，需要在平坦化层之上的层别表面涂布光阻层，光阻层将填满平坦化层开孔，制作套孔时，光阻曝光区域位于平坦化层开孔上方，则所述平坦化层开孔内的光阻高度与所述平坦化层之上的层别表面的光阻层高度之和较大，光阻层厚度越大，曝光线宽控制精度越低，将会导致套孔线宽出现不均一现象，进而影响阵列基板的品质。
综上所述，现有技术中在制作膜层套孔时，曝光区域的光阻层厚度较大，会影响曝光线宽控制精度，不能实现套孔线宽均一性的需求。
发明内容
本发明提供一种膜层套孔制备方法，能够减小制作膜层套孔时曝光区域的光阻层厚度，以解决现有技术在制作膜层套孔时，曝光区域的光阻层厚度较大，会影响曝光线宽控制精度，不能实现套孔线宽均一性的需求。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种膜层套孔制备方法，所述方法包括以下步骤：
S10，提供一基板；
S20，在所述基板表面制备第一膜层，并在所述第一膜层上形成第一通孔；
S30，在所述第一膜层表面和所述第一通孔内制备第二膜层；
S40，在所述第二膜层表面形成第二通孔，所述第二通孔位于所述第一通孔内，且连接所述基板；
其中，所述S40包括：
S401，在所述第一通孔内设置吸光层；
S402，在所述第二膜层表面和所述吸光层表面制备光阻层；
S403，在所述光阻层表面定义光阻图案，所述光阻图案对应位于所述吸光层上方；
S404，利用所述光阻图案对所述吸光层和所述第二膜层进行蚀刻，得到所述第二通孔；
S405，去除所述光阻层和所述吸光层。
根据本发明一优选实施例，所述吸光层的上表面与所述第一通孔外的所述第二膜层表面平齐，或者所述吸光层的上表面高度超过所述第一通孔外的所述第二膜层表面。
根据本发明一优选实施例，所述光阻层的厚度小于所述吸光层的厚度。
根据本发明一优选实施例，所述光阻层的厚度为1.5um～2.5um。
根据本发明一优选实施例，所述吸光层采用具有高蚀刻率的吸光材料制备。
根据本发明一优选实施例，所述吸光材料为深紫外光吸光氧化物。
根据本发明一优选实施例，所述S403包括：使用光罩在所述光阻层上进行曝光处理，然后对所述光阻层进行显影处理，得到所述光阻图案。
依据上述发明目的，提出一种阵列基板制备方法，所述方法包括：
S10，提供一基板，并在所述基板表面制备薄膜晶体管；
S20，在所述薄膜晶体管表面制备平坦化层，并在所述平坦化层表面开设第一通孔；
S30，在所述平坦化层表面制备透明金属层；
S40，在所述透明金属层表面与所述第一通孔内制备钝化层；
S50，在所述钝化层表面形成第二通孔，所述第二通孔位于所述第一通孔内，且连接所述薄膜晶体管；
其中，所述S50包括：
S501，在所述第一通孔内设置吸光层；
S502，在所述钝化层表面和所述吸光层表面制备光阻层；
S503，在所述光阻层表面定义光阻图案，所述光阻图案对应位于所述吸光层上方；
S504，利用所述光阻图案对所述吸光层和所述钝化层进行蚀刻，得到所述第二通孔；
S505，去除所述光阻层和所述吸光层。
根据本发明一优选实施例，所述吸光层的上表面与所述第一通孔外的所述钝化层表面平齐，或者所述吸光层的上表面高度超过所述第一通孔外的所述钝化层表面。
根据本发明一优选实施例，所述吸光层采用具有高蚀刻率的吸光材料制备。
本发明的有益效果为：制备膜层套孔时，在涂布光阻层之前将基础孔填入衬底材料，以避免在涂布光阻层时，光阻材料沉积在基础孔内导致该区域光阻厚度较大，从而可减小光阻层厚度，进而提高套孔线宽控制精准性，实现套孔线宽均一性；以解决现有技术在制作膜层套孔时，曝光区域的光阻层厚度较大，会影响曝光线宽控制精度，不能实现套孔线宽均一性的需求。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明膜层套孔制备方法流程图。
图2a至2e为本发明膜层套孔制备方法流程结构示意图。
图3为本发明阵列基板制备方法流程图。
图4a至4e为本发明阵列基板制备方法流程结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的膜层套孔制作工艺，曝光区域的光阻层厚度较大，会影响曝光线宽控制精度，不能实现套孔线宽均一性的需求的技术问题，本实施例能够解决该缺陷。
如图1所示，本发明提供一种膜层套孔制备方法，所述方法包括以下步骤：
S10，提供一基板。
S20，采用溅射工艺、等离子增强化学气相沉积法(PECVD)或涂布工艺在所述基板表面制备第一膜层，并采用蚀刻工艺在所述第一膜层上形成第一通孔；例如，当所述第一膜层为金属层，所述金属层由钼、铌、铝或钨等材料构成，可采用溅射工艺制备；又如，当所述第一膜层为半导体层，所述半导体层由氧化硅、氮化硅、氮氧化硅等材质构成，可采用等离子增强化学气相沉积法(PECVD)或化学气相沉积法制备；又如，当所述第一膜层为树脂层，则采用涂布工艺制备。
S30，在所述第一膜层表面和所述第一通孔内制备第二膜层，根据所述第二膜层的材质选择对应的制备方式。
S40，在所述第二膜层表面形成第二通孔，所述第二通孔位于所述第一通孔内，且连接所述基板；所述第一通孔与所述第二通孔内填充有金属材料，所述第二膜层表面制备有金属层，所述金属层连接所述第一通孔与所述第二通孔内的金属材料，从而与位于所述基板表面的金属层连通。
在所述S10中，所述基板仅作为所述第一膜层的衬底，所述基板可以为功能膜层；例如，所述基板为薄膜晶体管的间绝缘层，则所述第一膜层为制备于所述间绝缘层表面的平坦化层。
在所述S20中，所述第一通孔贯穿所述第一膜层，与所述基板连接。
在所述S30中，所述第二膜层的厚度小于所述第一膜层的厚度，所述第二膜层形成在所述第一膜层、所述第一通孔内壁以及所述第一通孔对应的所述基板表面。
在所述S40中，所述第二通孔制备于所述第一通孔内，所述第二通孔形成于所述第二膜层连接所述基板的区域。
具体的，所述S40包括：
S401，在所述第一通孔内设置吸光层。
S402，在所述第二膜层表面和所述吸光层表面制备光阻层。
S403，在所述光阻层表面定义光阻图案，所述光阻图案对应位于所述吸光层上方。
所述S403包括：使用光罩在所述光阻层上进行曝光处理，然后对所述光阻层进行显影处理，得到所述光阻图案。
S404，利用所述光阻图案对所述吸光层和所述第二膜层进行蚀刻，得到所述第二通孔。
S405，去除所述光阻层和所述吸光层。
上述方案中，利用掩膜版，在所述第一通孔内沉积一定高度的吸光材料，进而在所述第一通孔内形成吸光层；当对所述光阻层进行曝光时，光照会穿过所述光阻层并到达所述光阻层曝光区域下方的膜层表面，受该膜层材质影响，光照可能在该膜层表面形成反光而造成对所述光阻层的重复曝光，进而影响对所述光阻层的曝光精度；在所述光阻层曝光区域的下方设置吸光层，光照穿过所述光阻层后被所述吸光层吸收，所述吸光层可避免光照穿过所述光阻层后反光，进而造成所述光阻层被二次曝光，影响光阻图案的线宽。
所述吸光层的填充高度不低于所述第一通孔外的所述第二膜层的高度，例如，所述吸光层的上表面与第一通孔外的所述第二膜层的上表面平齐，或者所述吸光层的上表面高度超过所述第一通孔外的所述第二膜层表面，使得所述光阻层对应于所述吸光层的区域的厚度与其他区域的厚度均匀，从而尽可能的减小所述光阻层对应于所述吸光层的区域的厚度，以及提高曝光对焦平均值，进一步提高曝光线宽控制精度。
优选的，所述吸光层的吸光材料采用蚀刻速率较光阻快的DUO(DUV LightAbsorbing Oxide，深紫外光吸光氧化物)材料，其可以在后续光阻层的剥离工艺中随光阻层一起去除。
当形成所述光阻图案之后，利用所述光阻图案对所述吸光层及所述第二膜层进行蚀刻，以形成所述第二通孔；最后去除所述光阻层和所述吸光层；完成膜层套孔的制备。
优选的，所述光阻层的厚度小于所述吸光层的厚度。通过增加吸光层厚度，来减小光阻层厚度
优选的，所述光阻层的厚度为1.5um～2.5um。
本发明提供的套孔制备流程包括：
如图2a所示，包括基板101，所述基板101表面制备有第一膜层102，所述第一膜层102上形成有第一通孔103，所述第一膜层102表面和所述第一通孔103内制备有第二膜层104。
如图2b所示，所述第一通孔103内设置有吸光层105，所述第二膜层104表面和所述吸光层105表面制备有光阻层106。
如图2c所示，利用掩膜版107，在所述光阻层106表面定义光阻图案108。
如图2d所示，利用所述光阻图案108对所述吸光层105及所述第二膜层104进行蚀刻。
如图2e所示，去除所述吸光层105及所述光阻层106，得到第二通孔109。
如图3所示，本发明还提出一种阵列基板制备方法，所述方法包括：
S10，提供一基板，并在所述基板表面制备薄膜晶体管。
S20，在所述薄膜晶体管表面制备平坦化层，并在所述平坦化层表面开设第一通孔。
S30，在所述平坦化层表面制备透明金属层。
S40，在所述透明金属层表面与所述第一通孔内制备钝化层。
S50，在所述钝化层表面形成第二通孔，所述第二通孔位于所述第一通孔内，且连接所述薄膜晶体管。
其中，所述S50包括：
S501，在所述第一通孔内设置吸光层。
S502，在所述钝化层表面和所述吸光层表面制备光阻层。
S503，在所述光阻层表面定义光阻图案，所述光阻图案对应位于所述吸光层上方。
S504，利用所述光阻图案对所述吸光层和所述钝化层进行蚀刻，得到所述第二通孔。
S505，去除所述光阻层和所述吸光层。
本发明提供的阵列基板制备流程包括：
如图4a所示，包括基板201，所述基板201表面制备有薄膜晶体管层202，所述薄膜晶体管层202表面制备有平坦化层203，所述平坦化层203表面开设有第一通孔204，所述第一通孔204之外的所述平坦化层203表面制备有透明金属层205，所述透明金属层205表面与所述第一通孔204内制备有钝化层206。
如图4b所示，所述第一通孔204内设置有吸光层207，所述钝化层206表面和所述吸光层207表面制备有光阻层208。
如图4c所示，利用掩膜版209，在所述光阻层208表面定义光阻图案210。
如图4d所示，利用所述光阻图案210对所述吸光层207及所述第一通孔204内的所述钝化层206进行蚀刻。
如图4e所示，去除所述吸光层207及所述光阻层208，得到第二通孔211。
本优选实施例阵列基板的制备方法的制备原理跟上述优选实施例的膜层套孔的制备方法的制备原理一致，具体可参考上述优选实施例的膜层套孔的制备方法的制备原理，此处不再做赘述。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种膜层套孔制备方法，其特征在于，所述方法包括以下步骤：
S10，提供一基板；
S20，在所述基板表面制备第一膜层，并在所述第一膜层上形成第一通孔；
S30，在所述第一膜层表面和所述第一通孔内制备第二膜层；
S40，在所述第二膜层表面形成第二通孔，所述第二通孔位于所述第一通孔内，且连接所述基板；
其中，所述S40包括：
S401，在所述第一通孔内设置吸光层；
S402，在所述第二膜层表面和所述吸光层表面制备光阻层；
S403，在所述光阻层表面定义光阻图案，所述光阻图案对应位于所述吸光层上方；
S404，利用所述光阻图案对所述吸光层和所述第二膜层进行蚀刻，得到所述第二通孔；
S405，去除所述光阻层和所述吸光层。
2.根据权利要求1所述的方法，其特征在于，所述吸光层的上表面与所述第一通孔外的所述第二膜层表面平齐，或者所述吸光层的上表面高度超过所述第一通孔外的所述第二膜层表面。
3.根据权利要求2所述的方法，其特征在于，所述光阻层的厚度小于所述吸光层的厚度。
4.根据权利要求3所述的方法，其特征在于，所述光阻层的厚度为1.5um～2.5um。
5.根据权利要求2所述的方法，其特征在于，所述吸光层采用具有高蚀刻率的吸光材料制备。
6.根据权利要求5所述的方法，其特征在于，所述吸光材料为深紫外光吸光氧化物。
7.根据权利要求1所述的方法，其特征在于，所述S403包括：使用光罩在所述光阻层上进行曝光处理，然后对所述光阻层进行显影处理，得到所述光阻图案。
8.一种阵列基板制备方法，其特征在于，所述方法包括：
S10，提供一基板，并在所述基板表面制备薄膜晶体管；
S20，在所述薄膜晶体管表面制备平坦化层，并在所述平坦化层表面开设第一通孔；
S30，在所述平坦化层表面制备透明金属层；
S40，在所述透明金属层表面与所述第一通孔内制备钝化层；
S50，在所述钝化层表面形成第二通孔，所述第二通孔位于所述第一通孔内，且连接所述薄膜晶体管；
其中，所述S50包括：
S501，在所述第一通孔内设置吸光层；
S502，在所述钝化层表面和所述吸光层表面制备光阻层；
S503，在所述光阻层表面定义光阻图案，所述光阻图案对应位于所述吸光层上方；
S504，利用所述光阻图案对所述吸光层和所述钝化层进行蚀刻，得到所述第二通孔；
S505，去除所述光阻层和所述吸光层。
9.根据权利要求8所述的方法，其特征在于，所述吸光层的上表面与所述第一通孔外的所述钝化层表面平齐，或者所述吸光层的上表面高度超过所述第一通孔外的所述钝化层表面。
10.根据权利要求8所述的方法，其特征在于，所述吸光层采用具有高蚀刻率的吸光材料制备。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711446152.4A CN108183088B (zh) | 2017-12-27 | 2017-12-27 | 一种膜层套孔及阵列基板制备方法 |
| PCT/CN2018/124050 WO2019129104A1 (zh) | 2017-12-27 | 2018-12-26 | 一种膜层套孔及阵列基板制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711446152.4A CN108183088B (zh) | 2017-12-27 | 2017-12-27 | 一种膜层套孔及阵列基板制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108183088A true CN108183088A (zh) | 2018-06-19 |
| CN108183088B CN108183088B (zh) | 2020-06-12 |
Family
ID=62547790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711446152.4A Active CN108183088B (zh) | 2017-12-27 | 2017-12-27 | 一种膜层套孔及阵列基板制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108183088B (zh) |
| WO (1) | WO2019129104A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019129104A1 (zh) * | 2017-12-27 | 2019-07-04 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
| CN112968143A (zh) * | 2021-02-26 | 2021-06-15 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1490867A (zh) * | 2002-08-21 | 2004-04-21 | �����ɷ� | 半导体器件及其制造方法 |
| KR20070073441A (ko) * | 2006-01-05 | 2007-07-10 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드콘택 형성 방법 |
| CN103081123A (zh) * | 2010-09-10 | 2013-05-01 | Lg伊诺特有限公司 | 用于太阳能发电的装置及其制造方法 |
| CN104538348A (zh) * | 2015-01-19 | 2015-04-22 | 京东方科技集团股份有限公司 | 过孔和显示基板的制作方法 |
| US20150179492A1 (en) * | 2009-12-10 | 2015-06-25 | Tokyo Electron Limited | Electrostatic chuck apparatus |
| CN104867942A (zh) * | 2015-04-29 | 2015-08-26 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN107357104A (zh) * | 2017-07-26 | 2017-11-17 | 武汉华星光电半导体显示技术有限公司 | Ltps阵列基板及液晶显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122374A (ja) * | 2013-12-20 | 2015-07-02 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| CN108183088B (zh) * | 2017-12-27 | 2020-06-12 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
-
2017
- 2017-12-27 CN CN201711446152.4A patent/CN108183088B/zh active Active
-
2018
- 2018-12-26 WO PCT/CN2018/124050 patent/WO2019129104A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1490867A (zh) * | 2002-08-21 | 2004-04-21 | �����ɷ� | 半导体器件及其制造方法 |
| KR20070073441A (ko) * | 2006-01-05 | 2007-07-10 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드콘택 형성 방법 |
| US20150179492A1 (en) * | 2009-12-10 | 2015-06-25 | Tokyo Electron Limited | Electrostatic chuck apparatus |
| CN103081123A (zh) * | 2010-09-10 | 2013-05-01 | Lg伊诺特有限公司 | 用于太阳能发电的装置及其制造方法 |
| CN104538348A (zh) * | 2015-01-19 | 2015-04-22 | 京东方科技集团股份有限公司 | 过孔和显示基板的制作方法 |
| CN104867942A (zh) * | 2015-04-29 | 2015-08-26 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN107357104A (zh) * | 2017-07-26 | 2017-11-17 | 武汉华星光电半导体显示技术有限公司 | Ltps阵列基板及液晶显示面板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019129104A1 (zh) * | 2017-12-27 | 2019-07-04 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
| CN112968143A (zh) * | 2021-02-26 | 2021-06-15 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108183088B (zh) | 2020-06-12 |
| WO2019129104A1 (zh) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105511221B (zh) | 膜层及其制备方法、基板、显示装置 | |
| EP4012780A1 (en) | Light-emitting display backplane, display device and manufacturing method of pixel define layer | |
| US10192894B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display panel | |
| US20160011457A1 (en) | Fabrication method of substrate | |
| CN108183088A (zh) | 一种膜层套孔及阵列基板制备方法 | |
| CN102707568B (zh) | 多台阶器件结构底层表面的光刻方法 | |
| CN108565358A (zh) | 一种阳极刻蚀的方法及显示屏 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| JP6947925B2 (ja) | Ｔｆｔアレイ基板の製造方法及びディスプレイ装置の製造方法 | |
| JP2011027878A (ja) | 多階調フォトマスク、多階調フォトマスクの製造方法、及びパターン転写方法 | |
| CN102096308B (zh) | 掩模版图、掩模版制造方法和掩模版图校正方法 | |
| US9442378B2 (en) | Touch panel and manufacturing method thereof | |
| CN105633014B (zh) | 具有套设在基层第一过孔上的第二过孔的层结构制备方法 | |
| CN110231725B (zh) | 一种微影玻璃薄化的方法及其控制系统 | |
| JPH0766280A (ja) | 半導体装置の製造方法 | |
| TWI750418B (zh) | 顯示器及其製造方法 | |
| US20140103480A1 (en) | Mask, TFT Glass Substrate and the Manufacturing Method Thereof | |
| CN102866544B (zh) | 透明电极制作方法、掩膜板以及设备 | |
| CN111427188B (zh) | 彩色滤光基板及制作方法 | |
| KR20150029997A (ko) | 하프톤 마스크 및 이를 이용한 표시장치의 제조방법 | |
| CN110908245B (zh) | 一种图案化的方法、玻璃基板的制造方法及显示面板 | |
| JP2002333702A (ja) | プラズマエッチング方法及びフォトマスクの製造方法 | |
| US10756122B2 (en) | Production method of an array substrate of a display device using TFT as a pixel control unit | |
| JP2010128439A (ja) | 階調マスクおよび階調マスクの製造方法 | |
| JPH03116946A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |