CN1490867A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1490867A
CN1490867A CNA031543669A CN03154366A CN1490867A CN 1490867 A CN1490867 A CN 1490867A CN A031543669 A CNA031543669 A CN A031543669A CN 03154366 A CN03154366 A CN 03154366A CN 1490867 A CN1490867 A CN 1490867A
Authority
CN
China
Prior art keywords
film
hard mask
photoresist layer
ditch
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031543669A
Other languages
English (en)
Other versions
CN1276500C (zh
Inventor
有田幸司
田上政由
宫本秀信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1490867A publication Critical patent/CN1490867A/zh
Application granted granted Critical
Publication of CN1276500C publication Critical patent/CN1276500C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。在基板上至少以第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模的顺序成膜；并且，在第二硬掩模中形成沟图形的半导体基板上，形成至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的吸光性牺牲膜，使其整个表面平坦；形成开口图形的正面宽度比沟图形的正面宽度小的光致抗蚀层；将光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少吸光性牺牲膜、第一硬掩模和第二层间膜。利用这种半导体器件及其制造方法，可得到双镶嵌布线结构的良好加工形状。

Description

半导体器件及其制造方法
所属技术领域
本发明涉及形成双镶嵌(dual damascene)布线结构的半导体器件及其制造方法，尤其涉及得到良好加工形状的半导体器件及其制造方法。
现有技术
作为形成半导体集成电路器件的多层布线的方法，埋入布线(镶嵌(damascene))技术是有效的。其中，在绝缘膜中形成连接上层布线的布线沟、上述上层布线和下层布线(或基板)的通孔(或连接孔)后，通过埋入与上述布线沟和通孔相同的金属膜而一体形成布线和通路的双镶嵌技术，由于其制造工序的简化和快速，具有可显著降低制造成本的优点。
以下展示了一例用现有布线层间膜上形成的2层硬掩模形成Cu双镶嵌布线的方法(双硬掩模法)。
首先，在Cu下层布线层101上顺次形成间隔膜102、通路层间膜103、抗蚀刻(etch stop)膜104、布线层间膜105、第一硬掩模106、第二硬掩模107的半导体基板上形成第一防反射膜108(有机BARC)，在其上形成开口图形的正面宽度与布线宽度相当的第一光致抗蚀层109(参考图5(A))。接着，将第一光致抗蚀层109作为蚀刻掩模，通过干蚀刻第一防反射膜108和第二硬掩模107直至第一硬掩模106露出，形成期望的沟图形121(与布线宽度相当的沟)，除去第一光致抗蚀层109和第一防反射膜108(参考图5(B))。接着，在基板上形成第二防反射膜113(有机BARC)(参考图5(C))，在其上形成开口图形的正面宽度与通路直径相当的第二光致抗蚀层111(参考图5(D))。接着，将第二光致抗蚀层111作为蚀刻掩模，通过选择性地连续干蚀刻第一硬掩模106和布线层间膜105直至抗蚀膜104露出，形成期望的沟图形122(与通路直径相当的沟)(参考图5(E))，之后，除去第二光致抗蚀层111和第二防反射膜113(参考图5(F))。接着，将第二硬掩模107作为蚀刻掩模，选择性地或同时干蚀刻第一硬掩模106或抗蚀膜104，接着选择性地或同时干蚀刻布线层间膜105或通路层间膜103直至抗蚀膜104或间隔膜102露出，通过选择性地或同时干蚀刻而形成布线沟123和通孔124(参考图5(G))。
接着，通过深蚀刻(etch back)法蚀刻露出的间隔膜102直至Cu下层布线层101露出，洗净露出一部分Cu下层布线层101的基板后，在基板上形成(形成晶种膜，金属栅膜后)Cu镀膜，直至埋入通孔和布线沟中，之后，通过进行CMP(Chemical Mechanical Polishing，化学机械研磨)使Cu镀膜和金属栅膜平坦(未示出)。从而，形成和Cu下层布线层电连接的Cu双镶嵌布线。
但是，通过现有的双硬掩模法得到双镶嵌布线结构的良好加工形状很困难。理由如下。
第一个理由：如果第二硬掩模107是通常的膜厚，那么在形成沟图形122(与通路直径相当的沟)后将第二硬掩模107作为蚀刻掩模进行干蚀刻时，第二硬掩模107由于所谓的渐缩而正面宽度变宽，出现布线形状变差(不稳定)这样的问题(参考图6(B))。
第二个理由：为了解决上述第一个理由中说明的问题，可以将第二硬掩模107膜厚化，使其膜厚比通常膜厚厚，但在这种情况下，在厚膜化第二硬掩模107时，形成大的台阶，结果，以通常膜厚形成第二防反射膜113(有机BARC)时，在第二硬掩模107中形成的沟侧壁附近的第二防反射膜113的膜厚和远离侧壁的第二防反射膜113的膜厚相差很大(参考图7(A))。结果，若在第二光致抗蚀层111中同时形成在侧壁附近形成的开口图形111a和远离侧壁形成的开口图形111b，则不易得到DOF(焦点深度)边缘，有图形分辨率下降的问题(参考图7(B))。
第三个理由：为了解决上述第二个理由中说明的问题，可以考虑通过在第二硬掩模107中形成的沟内埋入第二防反射膜113来平整第二防反射膜113的表面(参考图8(A))，但这时，DOF边缘容易得到，第二光致抗蚀层111和第二防反射膜113的选择比不充分，和上述第二个理由说明的情况相比，防反射膜的膜厚变厚，因此，进行蚀刻时，存在第二光致抗蚀层111的正面宽度变宽，第二光致抗蚀层111的膜厚不足的问题(参考图8(B))。
第四个理由：为了除去第二防反射膜必须使用等离子体剥离，但在等离子体剥离时，布线层间膜中形成的沟的侧壁面由于接受边缘而尺寸多少变大，存在通过之后进行的蚀刻形成的通孔不能得到期望的通路直径的问题。
第五个理由：布线层间膜是有机绝缘膜时，由于蚀刻的时候第二光致抗蚀层和有机绝缘膜的选择比不充分，因此，难以得到良好的沟图形。
第六个理由：随着布线图形的细微化，上述第一至第五个理由所展示的问题更加明显，得到良好的加工形状变得更加困难。
发明内容
本发明的第一目的是提供一种得到双镶嵌布线结构的良好加工形状的半导体器件及其制造方法。
本发明的第二目的是提供一种在布线层间膜的侧壁面不带边缘的半导体器件及其制造方法。
本发明的第三目的是提供一种即使布线图形细微化仍能得到良好的加工形状的半导体器件及其制造方法。
本发明的第一方案是一种形成双镶嵌布线结构的半导体器件制造方法，其特征在于包括：在基板上至少按第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模的顺序成膜，并且，在形成上述第二硬掩模中露出上述第一硬掩模的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的吸光性牺牲膜埋入上述沟图形中来成膜使其表面变平坦的工序；在上述沟图形的区域上，在上述吸光性牺牲膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比上述沟图形的正面宽度小；将上述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少上述吸光性牺牲膜、上述第一硬掩模和上述第二层间膜的工序。根据这种构成，从光致抗蚀层的开口部分露出的吸光性牺牲膜表面是平坦的，并且，由于可得到恰当的光致抗蚀层和吸光性牺牲膜的选择比，因此蚀刻的时候，光致抗蚀层的开口部分的正面宽度稳定，使得双镶嵌布线结构具有良好加工形状。
本发明的第二方案是一种形成双镶嵌布线结构的半导体器件制造方法，其特征在于包括：在基板上至少按第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模的顺序成膜，并且，在形成上述第二硬掩模中露出上述第一硬掩模的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的牺牲膜埋入上述沟图形中来成膜使其表面变平坦的工序；在上述牺牲膜上形成防反射膜的工序；在所述牺牲膜上形成防反射膜的工序；在上述沟图形的区域上，在上述防反射膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比上述沟图形的正面宽度小；将上述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少上述防反射膜、上述牺牲膜、上述第一硬掩模和上述第二层间膜的工序。根据这种构成，从光致抗蚀层的开口部分露出的防反射膜表面是平坦的，并且，由于可使防反射膜薄至一定膜厚，因此蚀刻的时候，光致抗蚀层的开口部分的正面宽度的后退得到抑制，得到双镶嵌布线结构的良好加工形状。
本发明的第三方案是一种形成双镶嵌布线结构的半导体器件制造方法，其特征在于包括：在基板上至少按间隔膜、第一层间膜、抗蚀膜、第二层间膜、硬掩模的顺序成膜，并且，在形成上述硬掩模和上述第二层间膜中露出上述抗蚀膜的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的吸光性牺牲膜埋入上述沟图形中来成膜使其表面变平坦的工序；在上述沟图形的区域上，在上述吸光性牺牲膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比上述沟图形的正面宽度小；将上述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少上述吸光性牺牲膜、上述抗蚀膜和上述第一层间膜的工序。根据这种构成，从光致抗蚀层的开口部分露出的吸光性牺牲膜表面是平坦的，并且，由于光致抗蚀层和吸光性牺牲膜的选择比很充分，因此蚀刻的时候，光致抗蚀层的开口部分的正面宽度的后退得到抑制，可形成深沟。
本发明的第四方案是一种形成双镶嵌布线结构的半导体器件制造方法，其特征在于包括：在基板上至少按间隔膜、第一层间膜、抗蚀膜、第二层间膜、硬掩模的顺序成膜，并且，在形成上述硬掩模和上述第二层间膜中露出上述抗蚀膜的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的牺牲膜埋入上述沟图形中来成膜使其表面变平坦的工序；在上述牺牲膜上形成防反射膜的工序；在上述沟图形的区域上，在上述防反射膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比上述沟图形的正面宽度小；将上述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少上述防反射膜、上述牺牲膜、上述抗蚀膜和上述第一层间膜的工序。根据这种构成，从光致抗蚀层的开口部分露出的防反射膜表面是平坦的，并且，由于可使防反射膜薄至一定膜厚，因此蚀刻的时候，光致抗蚀层的开口部分的正面宽度的后退得到抑制，可形成深沟。
可得到作为在本发明第一至第四方案的半导体器件制造方法的中间工序中制造的中间制品的半导体器件(例如，形成牺牲膜或吸光性牺牲膜、形成光致抗蚀层的中间制品)。
附图说明
图1是示意性地表示根据本发明一个实施例(实施例1)的半导体器件制造方法各个工序的基板的部分截面图；
图2是示意性地表示根据本发明实施例3的半导体器件制造方法各个工序的基板的部分截面图；
图3是示意性地表示根据本发明实施例4的半导体器件制造方法各个工序的基板的部分截面图；
图4是示意性地表示根据本发明实施例5的半导体器件制造方法各个工序的基板的部分截面图；
图5是示意性地表示根据现有例1的半导体器件制造方法各个工序的基板的部分截面图；
图6是示意性地表示根据参考例1的半导体器件制造方法各个工序的基板的部分截面图；
图7是示意性地表示根据参考例2的半导体器件制造方法各个工序的基板的部分截面图；
图8是示意性地表示根据参考例3的半导体器件制造方法各个工序的基板的部分截面图。
发明实施例
参考附图说明本发明的一个实施例。图1是示意性地表示根据本发明一个实施例(实施例1)的半导体器件制造方法各个工序的基板的部分截面图。
在形成双镶嵌布线结构的半导体器件的制造方法中，包括：在基板(具有Cu下层布线层1的基板)上至少按间隔膜2、第一层间膜3、抗蚀膜4、第二层间膜5、第一硬掩模6、第二硬掩模7的顺序成膜，并且，在形成上述第二硬掩模7中露出上述第一硬掩模6的沟图形21的半导体基板上，进行以下工序：将至少和光致抗蚀层11的蚀刻速率彼此不同且用剥离液可除去的吸光性牺牲膜10埋入上述沟图形21中来成膜使其整个表面变平坦的工序(参考图1(C))；在上述沟图形21的区域上，在上述吸光性牺牲膜10上形成光致抗蚀层11的工序，所述光致抗蚀层11的开口图形的正面宽度比上述沟图形21的正面宽度小；将上述光致抗蚀层11作为蚀刻掩模，选择性地连续蚀刻至少上述吸光性牺牲膜10、上述第一硬掩模6和上述第二层间膜5的工序(参考图1(E))。从而，可得到恰当的光致抗蚀层11和吸光性牺牲膜10的选择比，并且，可在第二光致抗蚀层11中形成的开口图形的正面宽度大小稳定的状态下进行蚀刻，无论第一层间膜3是有机膜还是无机膜，都能得到良好的加工形状。
这里，间隔膜2是形成通孔时阻止蚀刻的硬掩模，例如，可用SiO2、SiN、SiC、SiON、SiCN等。间隔膜2可用和抗蚀膜4相同的材料。
第一层间膜(通路层间膜3)是形成通孔(通路图形)的层间绝缘膜，例如，可用氧化硅膜、Low-k膜等。作为Low-k膜，可用SiOF、SiOB、BN、SiOC、多孔质硅膜等无机类绝缘膜，含甲基的SiO2、HSQ(hydrogensilsesquioxane，氢倍半硅氧烷)、聚酰亚胺类膜、聚对亚苯基二甲基类膜、聚四氟乙烯类膜、其他的共聚膜、掺杂氟元素的非晶碳膜等有机类绝缘膜等。作为无机类绝缘膜，可以是将在侧链中具有氢基或烷基的硅氧烷为主要成分的聚合物，或者，以倍半硅氧烷(シルセスキォキサン)类化合物为主要成分的聚合物，作为有机类绝缘膜，可以是以芳香族化合物为主要成分的聚合物。
抗蚀膜4在布线层间膜5中形成布线沟(布线图形)时阻止蚀刻，同时，在通路层间膜3中形成通孔(通路图形)时是作为蚀刻掩模的硬掩模，例如可用SiC、SiN、SiON、SiCN等。抗蚀膜4可用和第一硬掩模6相同的材料。
第二层间膜(布线层间膜5)是形成布线沟(布线图形)的层间绝缘膜，例如可用和通路层间膜3同样的SiO2、Low-k膜等。布线层间膜5在与通路层间膜3同时蚀刻时，最好与通路层间膜3的材料是共同的。
第一硬掩模6是在第二硬掩模7中形成沟图形时阻止蚀刻的硬掩模，例如，可用SiCN、SiC、SiN、SiON等。另外，由于第一硬掩模6在蚀刻时利用选择比，所以使用不同于第二硬掩模7的材料。第一硬掩模6使用和抗蚀膜4相同的材料。
第二硬掩模7是用作布线层间膜5的图形形成(布线图形或通路图形)的蚀刻掩模的硬掩模，例如可用SiCN、SiC、SiN、SiON等。另外，由于第二硬掩模7在蚀刻时利用选择比，因此使用不同于第一硬掩模6的材料。
防反射膜8例如可用有机BARC(bottom anti-reflective coat，底部防反射涂层)，涂敷形成防反射膜用的组合物(旋涂)，可以200℃预烘干90秒后成膜。对于形成防反射膜用的组合物，可以使用东京应用化学工业公司制造的形成防反射膜用的组合物(参考特开2001-92122号公报)或克拉里安特(クラリァント)公司制造的形成防反射膜用的组合物(参考国际公开号WO 00/01752)，它们都含有例如聚合物材料、吸光剂(吸光部位)、氧催化剂、有机溶剂、水。若使用有机BARC，则来自衬底的反射变少，因此，能更细微地曝光光致抗蚀层。
对于光致抗蚀层9、11，用通常的形成方法形成，例如涂敷(旋涂)光致抗蚀层组合物，用热板以95℃预烘干90秒，调整为膜厚400nm的光致抗蚀层膜，之后，用ArF激元激光扫描器(尼康公司制造NSR-S302A)以最合适的曝光量并且聚焦对形成光致抗蚀层膜(化学放大正片型光致抗蚀层)的基板进行曝光，之后以105℃二次加热90秒，用显影液2.38重量％的四甲基氢氧化铵的水溶液进行60秒的显影。在光致抗蚀层组合物中，可用例如包含通常的基础树脂、酸发生剂、碱性化合物、溶剂化学放大正片型光致抗蚀层组合物。
MSQ类吸光牺牲膜10例如可以通过以下方式成膜，即，涂敷(旋涂)形成MSQ类吸光牺牲膜用的组合物，以150～250℃预烘干90秒。形成MSQ类吸光牺牲膜用的组合物以MSQ(methylsilsesquioxane，甲基倍半硅氧烷)为主要成分，并含有染料。染料选择可使来自衬底的反射变少的光致抗蚀层细微曝光的物质。MSQ类吸光牺牲膜10选择与光致抗蚀层11、第一硬掩模6、布线层间膜5和抗蚀膜4分别具有适当选择比的物质。MSQ类吸光牺牲膜10可用含有非常低浓度的稀氟酸或氟化氨的有机剥离液去除。在除去MSQ类吸光牺牲膜10时，辅助地进行O2、N2O或H2O等离子体抛光加工。
另外，这里的半导体基板是在基板上至少按第一层间膜3、抗蚀膜4、第二层间膜5、第一硬掩模6、第二硬掩模7的顺序成膜的，但也可以加入其他膜，硬掩模可以是3层以上。将光致抗蚀层11作为蚀刻掩模进行蚀刻时，不仅蚀刻至抗蚀膜4露出，而且可以更深地蚀刻。
实施例
利用附图说明本发明的实施例1。图1是示意性地表示根据本发明实施例1的半导体器件制造方法的各个工序的基板的部分截面图。
首先，通过CVD(Chemical Vapor Deposition，化学汽相淀积)法或涂敷法，在形成露出表面的Cu下层布线1的基板表面上，从基板侧顺序地形成间隔膜2(SiCN；膜厚50nm)、通路层间膜3(SiOC；膜厚350～400nm)、抗蚀膜4(SiC；膜厚50nm)、布线层间膜5(SiOC；膜厚300nm)、第一硬掩模6(SiO2；膜厚500nm)、第二硬掩模7(SiN；膜厚1500nm)(步骤A1；参考图1(A))。
接着，在第二硬掩模7上形成防反射膜8(有机BARC；膜厚50nm)，在其上形成有与布线宽度相当的正面宽度的开口图形的第一光致抗蚀层9(膜厚400nm)(参考图1(A))，将第一光致抗蚀层9作为蚀刻掩模干蚀刻(等离子体蚀刻)防反射膜8和第二硬掩模7，直至第一硬掩模6露出，将第二硬掩模7形成为期望的沟图形21(与布线宽度相当的沟)，之后，对第一光致抗蚀层9和防反射膜8进行O2等离子体抛光加工，之后，用有机剥离液除去(步骤A2；参考图1(B))。
接着，通过在第二硬掩模7中形成的沟图形21中埋入MSQ类吸光牺牲膜10(从第二硬掩模7表面开始膜厚300nm)而形成膜，使表面变平坦(参考图1(C))，之后，在成膜的MSQ类吸光牺牲膜10表面形成有通路直径相当的正面宽度的开口图形的第二光致抗蚀层11(膜厚400nm)(步骤A3；参考图1(D))。
接着，将第二光致抗蚀层11作为蚀刻掩模，通过选择性地连续干蚀刻MSQ类吸光牺牲膜10、第一硬掩模6和布线层间膜5直至抗蚀膜4露出，形成预备的通路图形22(按0.13μm标准(ル一ル)是φ0.2μm)(参考图1(E))，之后，用有机剥离液(例如NH4F类)除去(湿剥离)第二光致抗蚀层11和MSQ类吸光牺牲膜10(步骤A4；参考图1(F))。
这里，该工序(从图1(D)到(E)之间的工序)中的蚀刻是一边顺序调整CxFy、CxHyFz、Ar、N2、O2等蚀刻气体一边进行的，以便能选择性地蚀刻各层(10、6、5)。
接着，将第二硬掩模7作为蚀刻掩模，同时干蚀刻第一硬掩模6和抗蚀膜4，然后通过同时干蚀刻布线层间膜5和通路层间膜3直至抗蚀膜4和间隔膜2露出，形成布线沟23和通孔24(按0.13μm标准为φ0.2μm)(步骤A5；参考图1(G))。
接着，利用深蚀刻法来蚀刻露出的间隔膜2，直至Cu下层布线层1露出，洗净露出了一部分Cu下层布线层1的基板后，在基板上(形成晶种膜、金属栅膜后)成膜直至Cu镀膜埋入通孔和布线沟中，之后，通过进行CMP(Chemical Mechanical Polishing，化学机械研磨)使Cu镀膜和第二硬掩模7平坦化(研磨第一硬掩模6直至几乎没有)(未示出)。由此，形成和下部Cu布线层电连接的双镶嵌布线。
接着，说明本发明的实施例2。实施例2和实施例1所述的半导体器件的制造方法几乎相同，不同点在于在通路层间膜3和布线层间膜5中具有有机聚合物(参考图1)。MSQ吸光牺牲膜10和有机聚合物的选择比合适，因此即使在实施例1的步骤A4中进行蚀刻(参考图1(E))，由于良好地保持了MSQ吸光牺牲膜10的尺寸，因此能蚀刻与布线层间膜5有关的有机聚合物，可得到良好的加工形状。另外，这里的蚀刻也是一边顺序调整CxFy、CxHyFz、Ar、N2、O2等蚀刻气体一边进行的，以便能选择性地蚀刻各层(10、6、5)。
接着，利用附图说明本发明的实施例3。图2是示意性地表示根据本发明实施例3的半导体器件制造方法的各个工序的基板的部分截面图。
首先，通过CVD法或涂敷法，在形成露出表面的Cu下层布线1的基板表面上，从基板侧顺序地形成间隔膜2(SiCN；膜厚50nm)、通路层间膜3(SiOC；膜厚350～400nm)、抗蚀膜4(SiC；膜厚50nm)、布线层间膜5(SiOC；膜厚300nm)、第一硬掩模6(SiO2；膜厚500nm)、第二硬掩模7(SiN；膜厚1500nm)(参考图2(A))。
接着，在第二硬掩模7上形成防反射膜8(有机BARC；膜厚50nm)，在其上形成有与布线宽度相当的正面宽度的开口图形的第一光致抗蚀层9(膜厚400nm)(参考图2(A))，将第一光致抗蚀层9作为蚀刻掩模干蚀刻(等离子体蚀刻)第一防反射膜8和第二硬掩模7，直至第一硬掩模6露出，将第二硬掩模7形成为期望的沟图形21(与布线宽度相当的沟)，之后，对第一光致抗蚀层9和防反射膜8进行O2等离子体抛光加工，之后，用有机剥离液除去(步骤A2；参考图2(B))。
接着，通过在第二硬掩模7中形成的沟图形21中埋入SOG牺牲膜12(从第二硬掩模7表面开始膜厚300nm)而形成膜，使表面变平坦(参考图2(C))。之后，在SOG牺牲膜12的表面形成第二防反射膜13(有机BARC；膜厚50nm)，形成具有通路直径相当的正面宽度的开口图形的第二光致抗蚀层11(膜厚400nm)(参考图2(D))。
这里，SOG(玻璃上旋涂)牺牲膜12是旋涂将硅类聚合物(例如，侧链中具有氢基或烷基的硅氧烷为主要成分的聚合物，或者，以倍半硅氧烷类化合物为主要成分的聚合物)溶入有机溶剂(碱等)后的组合物，在旋涂之后，以100～200℃预烘干60秒后而成膜。得到SOG牺牲膜12与光致抗蚀层的选择比。可用含有非常低浓度的稀氟酸或氟化氨的有机剥离液去除。
接着，将第二光致抗蚀层11作为蚀刻掩模，通过选择性地连续干蚀刻SOG牺牲膜12、第一硬掩模6和布线层间膜5直至抗蚀膜4露出，形成预备的通路图形22(按0.13μm标准是φ0.2μm)(参考图2(E))，之后，用有机剥离液除去第二光致抗蚀层11、第二防反射膜13和SOG牺牲膜12(参考图2(F))。
这里，该工序(从图2(D)到(E)之间的工序)中的蚀刻是一边顺序调整CxFy、CxHyFz、Ar、N2、O2等蚀刻气体一边进行的，以便能选择性地蚀刻各层(12、6、5)。
接着，将第二硬掩模7作为蚀刻掩模，同时干蚀刻第一硬掩模6和抗蚀膜4，然后通过同时干蚀刻布线层间膜5和通路层间膜3直至抗蚀膜4和间隔膜2露出，形成布线沟23和通孔24(按0.13μm标准是φ0.2μm)(参考图2(G))。
接着，通过深蚀刻法蚀刻露出的间隔膜2，直至Cu下层布线层1露出，洗净露出了一部分Cu下层布线层1的基板后，在基板上(形成晶种膜、金属栅膜后)成膜，直至Cu镀膜埋入通孔和布线沟中，之后，通过进行CMP(Chemical Mechanical Polishing，化学机械研磨)使Cu镀膜和第一硬掩模6平坦化(研磨第一硬掩模6直至几乎没有)(未示出)。由此，形成和下部Cu布线层电连接的双镶嵌布线。
接着，利用附图说明本发明的实施例4。图3是示意性地表示根据本发明实施例3的半导体器件制造方法的各个工序的基板的部分截面图。
首先，通过CVD法或涂敷法，在形成露出表面的Cu下层布线1的基板表面上，从基板侧顺序地形成间隔膜2(SiCN；膜厚50nm)、通路层间膜3(SiOC；膜厚350～400nm)、抗蚀膜4(SiC；膜厚50nm)、布线层间膜5(SiOC；膜厚300nm)、硬掩模6(SiO2；膜厚500nm)(参考图2(A))。
接着，在硬掩模6上形成第一防反射膜8(有机BARC；膜厚50nm)，在其上形成有与布线宽度相当的正面宽度的开口图形的第一光致抗蚀层9(膜厚400nm)(参考图3(A))，将第一光致抗蚀层9作为蚀刻掩模，选择性地连续干蚀刻第一防反射膜8、硬掩模6和布线层间膜5，直至抗蚀膜4露出，从而形成布线图形23(参考图3(B))，之后，用有机剥离液除去第一光致抗蚀层9和第一防反射膜8(参考图3(C))。
通过在布线图形23中埋入MSQ吸光牺牲膜10(从硬掩模6表面开始膜厚300nm)而形成膜，使表面变平坦(参考图3(D))，之后，在MSQ吸光牺牲膜10的表面上，形成有通路直径相当的正面宽度的开口图形的第二光致抗蚀层11(膜厚400nm)(参考图3(E))。
接着，将第二光致抗蚀层11作为蚀刻掩模，通过选择性地连续干蚀刻MSQ类吸光牺牲膜10、蚀刻掩模4和通路层间膜3直至间隔膜2露出，形成通孔24(按0.13μm标准是φ0.2μm左右)(参考图3(F))，之后，用有机剥离液(例如NH4F类)除去第二光致抗蚀层11和MSQ吸光牺牲膜10(参考图3(G))。
这里，该工序(从图3(E)到(F)之间的工序)中的蚀刻是一边顺序调整CxFy、CxHyFz、Ar、N2、O2等蚀刻气体一边进行的，以便能选择性地蚀刻各层(10、4、3)。
接着，通过深蚀刻法蚀刻露出的间隔膜2直至Cu下层布线层1露出，洗净露出了一部分Cu下层布线层1的基板后，在基板上(形成晶种膜、金属栅膜后)成膜直至Cu镀膜埋入通孔和布线沟中，之后，通过进行CMP(Chemical Mechanical Polishing，化学机械研磨)使Cu镀膜平坦化(研磨硬掩模6直至几乎没有)(未示出)。由此，形成和下部Cu布线层电连接的双镶嵌布线。
接着，利用附图说明本发明的实施例5。图4是示意性地表示根据本发明实施例5的半导体器件制造方法的各个工序的基板的部分截面图。
首先，通过CVD法或涂敷法，在形成露出表面的Cu下层布线1的基板表面上，从基板侧顺序地形成间隔膜2(SiCN；膜厚50nm)、通路层间膜3(SiOC；膜厚350～400nm)、抗蚀膜4(SiC；膜厚50nm)、布线层间膜5(SiOC；膜厚300nm)、硬掩模6(SiO2；膜厚500nm)(参考图4(A))。
接着，在硬掩模6上形成第一防反射膜8(有机BARC；膜厚50nm)，在其上形成有与布线宽度相当的正面宽度的开口图形的第一光致抗蚀层9(膜厚400nm)(参考图4(A))，将第一光致抗蚀层9作为蚀刻掩模，选择性地连续干蚀刻第一防反射膜8、硬掩模6和布线层间膜5，直至抗蚀膜4露出，从而形成布线图形23(参考图4(B))，之后，用有机剥离液除去第一光致抗蚀层9和第一防反射膜8(参考图4(C))。
接着，通过在布线图形23中埋入SOG牺牲膜12(从硬掩模6表面开始膜厚500nm)而形成膜，使表面变平坦(参考图4(D))，之后，在SOG牺牲膜12表面形成第二防反射膜13(有机BARC；膜厚50nm)，在其上形成有通路直径相当的正面宽度的开口图形的第二光致抗蚀层11(膜厚400nm)(参考图4(E))。
接着，将第二光致抗蚀层11作为蚀刻掩模，通过选择性地连续干蚀刻第二防反射膜13、SOG牺牲膜12、蚀刻掩模4和通路层间膜3直至间隔膜2露出，形成通孔24(按0.13μm标准是φ0.2μm左右)(参考图4(F))，之后，用有机剥离液除去第二光致抗蚀层11、第二防反射膜13和SOG牺牲膜12(参考图4(G))。
这里，该工序(从图4(E)到(F)之间的工序)中的蚀刻是一边顺序调整CxFy、CxHyFz、Ar、N2、O2等蚀刻气体一边进行的，以便能选择性地蚀刻各层(12、4、3)。
接着，通过深蚀刻法蚀刻露出的间隔膜2直至Cu下层布线层1露出，洗净露出了一部分Cu下层布线层1的基板后，在基板上(形成晶种膜、金属栅膜后)成膜直至Cu镀膜埋入通孔和布线沟中，之后，通过进行CMP(Chemical Mechanical Polishing，化学机械研磨)使Cu镀膜平坦化(研磨硬掩模6直至几乎没有)(未示出)。由此，形成和下部Cu布线层电连接的双镶嵌布线。
发明效果
根据本发明，可得到双镶嵌布线结构的良好加工形状。
根据本发明，即使在靠近布线沟的侧壁处形成通孔，也能得到良好的加工形状。
根据本发明，布线层间膜、通路层间膜无论是有机膜还是无机膜都能加工。
根据本发明，即使布线图形细微化，也能得到良好的加工形状。
根据本发明，用MSQ类吸光牺牲膜时，可不对布线层间膜造成破坏的情况下进行双镶嵌布线加工。其理由是：MSQ类吸光牺牲膜可以用含有非常低浓度的稀氟酸或氟化氨的有机剥离液很容易地去除，因此，在通孔图形蚀刻后，可选择性地除去布线层间膜，不对布线层间膜造成破坏。
而且，根据本发明，用MSQ类吸光牺牲膜时，能充分地得到和光致抗蚀层的选择比，因此，可埋入厚膜的硬掩模中所形成的深沟中，能形成尺寸精度高的光致抗蚀层。

Claims (19)

1.一种半导体器件制造方法，特征在于包括：
在基板上至少按第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模的顺序成膜，并且，在形成所述第二硬掩模中露出所述第一硬掩模的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的吸光性牺牲膜埋入所述沟图形中来成膜使其整个表面变平坦的工序；
在所述沟图形的区域上，在所述吸光性牺牲膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比所述沟图形的正面宽度小；
将所述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少所述吸光性牺牲膜、所述第一硬掩模和所述第二层间膜的工序。
2.一种半导体器件制造方法，特征在于包括：
在基板上至少按第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模的顺序成膜，并且，在形成所述第二硬掩模中露出所述第一硬掩模的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的牺牲膜埋入所述沟图形中来成膜使其整个表面变平坦的工序；
在所述牺牲膜上形成防反射膜的工序；
在所述沟图形的区域上，在所述防反射膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比所述沟图形的正面宽度小；
将所述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少所述防反射膜、所述牺牲膜、所述第一硬掩模和所述第二层间膜的工序。
3.一种半导体器件制造方法，特征在于包括：
在基板上至少按间隔膜、第一层间膜、抗蚀膜、第二层间膜、硬掩模的顺序成膜，并且，在形成所述硬掩模和所述第二层间膜中露出所述抗蚀膜的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的吸光性牺牲膜埋入所述沟图形中来成膜使其表面变平坦的工序；
在所述沟图形的区域上，在所述吸光性牺牲膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比所述沟图形的正面宽度小；
将所述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少所述吸光性牺牲膜、所述抗蚀膜和所述第一层间膜的工序。
4.一种半导体器件制造方法，特征在于包括：
在基板上至少按间隔膜、第一层间膜、抗蚀膜、第二层间膜、硬掩模的顺序成膜，并且，在形成所述硬掩模和所述第二层间膜中露出所述抗蚀膜的沟图形的半导体基板上，通过将至少和光致抗蚀层的蚀刻速率彼此不同且用剥离液可除去的牺牲膜埋入所述沟图形中来成膜使其表面变平坦的工序；
在所述牺牲膜上形成防反射膜的工序；
在所述沟图形的区域上，在所述防反射膜上形成光致抗蚀层的工序，所述光致抗蚀层的开口图形的正面宽度比所述沟图形的正面宽度小；
将所述光致抗蚀层作为蚀刻掩模，选择性地连续蚀刻至少所述防反射膜、所述牺牲膜、所述抗蚀膜和所述第一层间膜的工序。
5.根据权利要求1或3所述的半导体器件制造方法，其特征在于，包括：所述蚀刻之后，用所述剥离液从所述半导体基板上除去所述光致抗蚀层和所述吸光性牺牲膜的工序。
6.根据权利要求2或4所述的半导体器件制造方法，其特征在于，包括：所述蚀刻之后，用所述剥离液从所述半导体基板上除去所述光致抗蚀层、所述防反射膜和所述牺牲膜的工序。
7.根据权利要求5所述的半导体器件制造方法，其特征在于，包括这样的工序：从所述半导体基板上除去所述光致抗蚀层和所述吸光性牺牲膜的单元或所述光致抗蚀层、所述防反射膜和所述牺牲膜的单元后，将所述第一硬掩模作为蚀刻掩模，形成布线沟图形和通路图形。
8.根据权利要求6所述的半导体器件制造方法，其特征在于，包括这样的工序：从所述半导体基板上除去所述光致抗蚀层和所述吸光性牺牲膜的单元或所述光致抗蚀层、所述防反射膜和所述牺牲膜的单元后，将所述第一硬掩模作为蚀刻掩模，形成布线沟图形和通路图形。
9.根据权利要求1或3所述的半导体器件制造方法，其特征在于，在所述吸光性牺牲膜中，以MSQ为主要成分，用含有染料的MSQ类吸光牺牲膜。
10.根据权利要求2或4所述的半导体器件制造方法，其特征在于，对于所述牺牲膜，用SOG膜。
11.根据权利要求10所述的半导体器件制造方法，其特征在于，在所述SOG膜中，使用以侧链中具有氢基或烷基的硅氧烷为主要成分的聚合物，或者，以倍半硅氧烷类化合物为主要成分的聚合物。
12.根据权利要求1-4中任一项所述的半导体器件制造方法，其特征在于，在所述第一层间膜中用无机类绝缘物或有机类绝缘物，在所述第二层间膜中用无机类绝缘物或有机类绝缘物。
13.根据权利要求12所述的半导体器件制造方法，其特征在于，在所述无机类绝缘物中，使用以侧链中具有氢基或烷基的硅氧烷为主要成分的聚合物，或者，以倍半硅氧烷类化合物为主要成分的聚合物。
14.根据权利要求12所述的半导体器件制造方法，其特征在于，在所述有机类绝缘物中使用以芳香族化合物为主要成分的聚合物。
15.根据权利要求1-4中任一项所述的半导体器件制造方法，其特征在于，在所述第一层间膜和所述第二层间膜中使用共同的材料。
16.一种半导体器件，作为中间制品，所述中间制品是：在基板上至少顺序地层叠第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模，并且具有所述第一硬掩模从所述第二硬掩模中露出的沟图形，其特征在于，具备：
吸光性牺牲膜，埋入所述沟图形中来成膜使整个表面变平坦，同时，至少和光致抗蚀层的蚀刻速率彼此不同，并且用剥离液可除去；
光致抗蚀层，形成在所述吸光性牺牲膜上，同时，在所述沟图形的区域上具有开口图形，其正面宽度比所述沟图形的正面宽度小。
17.一种半导体器件，作为中间制品，所述中间制品是：在基板上至少顺序地层叠第一层间膜、抗蚀膜、第二层间膜、第一硬掩模、第二硬掩模，并且具有所述第一硬掩模从所述第二硬掩模中露出的沟图形，其特征在于，具备：
牺牲膜，埋入所述沟图形中来成膜使整个表面变平坦，同时，至少和光致抗蚀层的蚀刻速率彼此不同，并且用剥离液可除去；
在所述牺牲膜上成膜的防反射膜；
光致抗蚀层，形成在所述防反射膜上，同时，在所述沟图形的区域上具有开口图形，其正面宽度比所述沟图形的正面宽度小。
18.一种半导体器件，作为中间制品，所述中间制品是：在基板上至少顺序地层叠间隔膜、第一层间膜、抗蚀膜、第二层间膜、硬掩模，并且具有所述抗蚀膜从所述硬掩模和所述第二层间膜中露出的沟图形，其特征在于，具备：
吸光性牺牲膜，埋入所述沟图形中来成膜使其表面变平坦，同时，至少和光致抗蚀层的蚀刻速率彼此不同，并且用剥离液可除去；
光致抗蚀层，形成在所述吸光性牺牲膜上，同时，在所述沟图形的区域上具有开口图形，其正面宽度比所述沟图形的正面宽度小。
19.一种半导体器件，作为中间制品，所述中间制品是：在基板上至少顺序地层叠间隔膜、第一层间膜、抗蚀膜、第二层间膜、硬掩模，并且具有所述抗蚀膜从所述硬掩模和所述第二层间膜中露出的沟图形，其特征在于，具备：
牺牲膜，埋入所述沟图形中来成膜使整个表面变平坦，同时，至少和光致抗蚀层的蚀刻速率彼此不同，并且用剥离液可除去；
在所述牺牲膜上成膜的防反射膜；
光致抗蚀层，形成在所述防反射膜上，同时，在所述沟图形的区域上具有开口图形，其正面宽度比所述沟图形的正面宽度小。
CN03154366.9A 2002-08-21 2003-08-21 半导体器件及其制造方法 Expired - Fee Related CN1276500C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002240803A JP2004079901A (ja) 2002-08-21 2002-08-21 半導体装置及びその製造方法
JP240803/2002 2002-08-21

Publications (2)

Publication Number Publication Date
CN1490867A true CN1490867A (zh) 2004-04-21
CN1276500C CN1276500C (zh) 2006-09-20

Family

ID=31884528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03154366.9A Expired - Fee Related CN1276500C (zh) 2002-08-21 2003-08-21 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US6927495B2 (zh)
JP (1) JP2004079901A (zh)
CN (1) CN1276500C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423228C (zh) * 2005-09-16 2008-10-01 联华电子股份有限公司 双重金属镶嵌结构及其制造方法
US7608546B2 (en) 2006-12-27 2009-10-27 Hynix Semiconductor Inc. Method for fabricating a semiconductor device
CN101202244B (zh) * 2006-12-15 2010-06-09 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成过程中光刻胶图形的去除方法
CN104701143A (zh) * 2013-12-10 2015-06-10 台湾积体电路制造股份有限公司 用于鲁棒金属化剖面的双层硬掩模
CN108183088A (zh) * 2017-12-27 2018-06-19 武汉华星光电技术有限公司 一种膜层套孔及阵列基板制备方法
CN109698115A (zh) * 2017-10-23 2019-04-30 东京毅力科创株式会社 半导体装置的制造方法
CN110121766A (zh) * 2017-08-24 2019-08-13 长江存储科技有限责任公司 在混合键合半导体器件中形成引线的方法
CN110942978A (zh) * 2018-09-25 2020-03-31 东京毅力科创株式会社 半导体装置的制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487948B1 (ko) * 2003-03-06 2005-05-06 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US7202177B2 (en) * 2003-10-08 2007-04-10 Lam Research Corporation Nitrous oxide stripping process for organosilicate glass
KR100519250B1 (ko) * 2003-12-04 2005-10-06 삼성전자주식회사 반도체 소자의 금속배선용 패턴 형성방법
US7803705B2 (en) * 2004-01-13 2010-09-28 Tokyo Electron Limited Manufacturing method of semiconductor device and film deposition system
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
US7867779B2 (en) 2005-02-03 2011-01-11 Air Products And Chemicals, Inc. System and method comprising same for measurement and/or analysis of particles in gas stream
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
JP2006278539A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置
JP2006351862A (ja) * 2005-06-16 2006-12-28 Toshiba Corp 半導体装置の製造方法
KR100673196B1 (ko) * 2005-07-14 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
KR101174775B1 (ko) * 2005-08-29 2012-08-20 엘지디스플레이 주식회사 인쇄판의 제조방법
US7435673B2 (en) 2005-09-28 2008-10-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having metal interconnect structures therein
US7358182B2 (en) * 2005-12-22 2008-04-15 International Business Machines Corporation Method of forming an interconnect structure
US7553770B2 (en) * 2007-06-06 2009-06-30 Micron Technology, Inc. Reverse masking profile improvements in high aspect ratio etch
US7884019B2 (en) * 2007-06-07 2011-02-08 Texas Instruments Incorporated Poison-free and low ULK damage integration scheme for damascene interconnects
JP2009081420A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 半導体装置の製造方法
US8058177B2 (en) * 2008-07-31 2011-11-15 Intel Corporation Winged vias to increase overlay margin
US8124321B2 (en) * 2008-08-04 2012-02-28 Texas Instruments Incorporated Etching method for use in deep-ultraviolet lithography
US8053377B2 (en) * 2009-10-01 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Low stress photo-sensitive resin with sponge-like structure and devices manufactured employing same
KR20130007059A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 반도체 장치의 제조 방법
JP5957840B2 (ja) 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
CN103676491B (zh) * 2012-09-20 2016-12-28 中国科学院微电子研究所 降低电子束光刻时光刻胶粗糙度的方法
CN106067497B (zh) * 2015-04-22 2019-09-17 新世纪光电股份有限公司 发光元件及其制造方法
US9659874B2 (en) * 2015-10-14 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming deep trench and deep trench isolation structure
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888632A (en) * 1988-01-04 1989-12-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
TW457403B (en) 1998-07-03 2001-10-01 Clariant Int Ltd Composition for forming a radiation absorbing coating containing blocked isocyanate compound and anti-reflective coating formed therefrom
JP4248098B2 (ja) 1999-09-20 2009-04-02 東京応化工業株式会社 反射防止膜形成用組成物及びレジストパターンの形成方法
JP2002064140A (ja) 2000-08-22 2002-02-28 Nec Corp 半導体装置およびその製造方法
US6583047B2 (en) 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP2002222860A (ja) 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423228C (zh) * 2005-09-16 2008-10-01 联华电子股份有限公司 双重金属镶嵌结构及其制造方法
CN101202244B (zh) * 2006-12-15 2010-06-09 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成过程中光刻胶图形的去除方法
US7608546B2 (en) 2006-12-27 2009-10-27 Hynix Semiconductor Inc. Method for fabricating a semiconductor device
CN101211754B (zh) * 2006-12-27 2012-03-21 海力士半导体有限公司 制造半导体器件的方法
CN104701143A (zh) * 2013-12-10 2015-06-10 台湾积体电路制造股份有限公司 用于鲁棒金属化剖面的双层硬掩模
CN104701143B (zh) * 2013-12-10 2020-05-08 台湾积体电路制造股份有限公司 用于鲁棒金属化剖面的双层硬掩模
CN110121766B (zh) * 2017-08-24 2020-03-27 长江存储科技有限责任公司 在混合键合半导体器件中形成引线的方法
CN110121766A (zh) * 2017-08-24 2019-08-13 长江存储科技有限责任公司 在混合键合半导体器件中形成引线的方法
CN109698115A (zh) * 2017-10-23 2019-04-30 东京毅力科创株式会社 半导体装置的制造方法
CN109698115B (zh) * 2017-10-23 2023-11-03 东京毅力科创株式会社 半导体装置的制造方法
WO2019129104A1 (zh) * 2017-12-27 2019-07-04 武汉华星光电技术有限公司 一种膜层套孔及阵列基板制备方法
CN108183088A (zh) * 2017-12-27 2018-06-19 武汉华星光电技术有限公司 一种膜层套孔及阵列基板制备方法
CN110942978A (zh) * 2018-09-25 2020-03-31 东京毅力科创株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
US20050245075A1 (en) 2005-11-03
JP2004079901A (ja) 2004-03-11
US6927495B2 (en) 2005-08-09
US20040036076A1 (en) 2004-02-26
US7341937B2 (en) 2008-03-11
CN1276500C (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
CN1276500C (zh) 半导体器件及其制造方法
US7323407B2 (en) Method of fabricating dual damascene interconnections of microelectronic device using diffusion barrier layer against base material
KR100745986B1 (ko) 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US6319821B1 (en) Dual damascene approach for small geometry dimension
CN1199258C (zh) 在有机硅酸盐玻璃中腐蚀双金属镶嵌结构的方法
JP5060129B2 (ja) ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法
CN1543672A (zh) 将氨用于刻蚀有机低k电介质
US20060128156A1 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
CN1828845A (zh) 镶嵌结构与其形成方法
CN1619415A (zh) 用于旋涂抗反射涂层/硬掩膜材料的含硅组合物
KR102159209B1 (ko) 3층 제거를 위한 화학적 조성물
JP2008535280A (ja) Ａｒｃ材料のｃｄ低減のためのエッチングプロセス
JP2006128543A (ja) 電子デバイスの製造方法
US20190051596A1 (en) Method of increasing embedded 3d metal-insulator-metal (mim) capacitor capacitance density for wafer level packaging
CN1469452A (zh) 在金属间介电层构成图形的方法
US20060094204A1 (en) Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby
CN1258097A (zh) 形成双镶嵌布线的方法
TW594860B (en) Method for manufacturing semiconductor device
CN101051622A (zh) 形成无蚀刻停止层的双镶嵌结构的方法
KR100586165B1 (ko) 바닥 반사 방지 코팅 방법
CN1238892C (zh) 双重镶嵌结构的制造方法
CN1495879A (zh) 微电子器件的双镶嵌互连的制造方法
CN1661799A (zh) 半导体器件
JP4487489B2 (ja) 埋込材およびこの埋込材を用いた半導体集積回路の製造方法
US7642184B2 (en) Method for dual damascene process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060920

Termination date: 20140821

EXPY Termination of patent right or utility model