CN109698115B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109698115B
CN109698115B CN201811234403.7A CN201811234403A CN109698115B CN 109698115 B CN109698115 B CN 109698115B CN 201811234403 A CN201811234403 A CN 201811234403A CN 109698115 B CN109698115 B CN 109698115B
Authority
CN
China
Prior art keywords
film
sacrificial film
substrate
polyurea
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811234403.7A
Other languages
English (en)
Other versions
CN109698115A (zh
Inventor
山口达也
新纳礼二
野泽秀二
藤川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109698115A publication Critical patent/CN109698115A/zh
Application granted granted Critical
Publication of CN109698115B publication Critical patent/CN109698115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G71/00—Macromolecular compounds obtained by reactions forming a ureide or urethane link, otherwise, than from isocyanate radicals in the main chain of the macromolecule
    • C08G71/02—Polyureas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体装置的制造方法，在使用牺牲膜来制造半导体装置时，可以容易地调节牺牲膜的形状、膜量，且有助于工序的简化。将聚合用的原料供给至基板的表面，形成由具有脲键的聚合物(聚脲膜8)构成的牺牲膜。作为成膜方法的一个例子，可以使用异氰酸酯和胺并通过共聚来生成，例如，在真空气氛下将两种原料以气体状态交替供给至基板。通过对牺牲膜进行加热，一部分发生解聚而形成单体，并通过冷却来进行聚合。因此，可以改变牺牲膜的截面形状，可以使高度差基板上的牺牲膜的高度差部分平坦化，或者由凹部内形成有空隙的状态变成嵌入有聚脲的状态。而且可以通过解聚来调节(降低)牺牲膜的膜厚。

Description

半导体装置的制造方法
技术领域
本发明涉及使用牺牲膜来制造半导体装置的技术。
背景技术
在半导体装置的制造工序中，有时使用被称为牺牲膜的膜。牺牲膜是在制造工序时被使用、而在中途被去除的不包括在作为产品的半导体装置中的膜。作为牺牲膜，有：用于与抗蚀剂掩模对应而在该掩模的下层侧形成中间掩模的有机膜、在双镶嵌中为了分离沟槽和通孔而用作中间膜的有机膜等。
此外，作为牺牲膜，如专利文献1中所记载，还已知有预先嵌入基板上的多孔质的低介电常数膜的孔部，对低介电常数膜进行蚀刻等处理后，对基板进行加热，并供给溶剂，进而供给微波而去除的PMMA(丙烯酸类树脂)等。
由于半导体器件的微细化、立体化、复杂化，因此逐渐需要对经成膜的牺牲膜进行加工。例如，当对表面具有高度差(凹部、凸部等)的基板形成牺牲膜时，取决于高度差的程度、牺牲膜的厚度，存在转印在牺牲膜表面的高度差残留的情况。在这种情况下，由于对例如层叠在牺牲膜之上的抗蚀剂进行曝光时存在产生光学误差的情况等，因此，需要使牺牲膜的表面平滑化。因此将有机膜的膜厚设定为下层侧的形状的影响消失的程度的厚度，但在使用原料气进行成膜的情况下，由于为了增加厚度而在成膜时需要很长时间，因此成为吞吐量降低的主要原因。另外，使用树脂作为有机膜而通过加热进行所谓的回流焊时，树脂会因加热而劣化。
当为了通过树脂的熔解来进行形状调节而想要使用例如聚酰胺、聚酰亚胺等耐热性树脂时，可以通过热来进行形状调节，而且还可获得耐热性，但由于具有熔点的聚合物的结晶性低，无法得到耐化学药品性，因此，不能说是有利的材料。
而且，在将PMMA嵌入多孔质的低介电常数膜的孔部的方法中，通过使用原料气体在低介电常数膜的表面进行成膜，PMMA也进入孔部，但嵌入并不充分，因此，通过对PMMA进行加热熔融，可以进行充分的嵌入。然而，在这种情况下，也存在因对基板进行加热而导致PMMA劣化的课题。
进而在形成牺牲膜后调节膜量(膜表面的高度位置)的情况下，需要通过等离子体等进行蚀刻，还存在工序数增加的问题。
因而，在今后的半导体制造装置的制造工序中，可以说目前的牺牲膜缺乏便利性。
现有技术文献
专利文献
专利文献1：美国专利第9,414,445(第2栏第23行～29行、第13栏第51行～53行、权利要求3)
发明内容
发明要解决的问题
本发明是在这样的情况下完成的，其目的在于，提供一种在使用牺牲膜来制造半导体装置时，可以容易地调节牺牲膜的形状、膜量，且能够有助于工序的简化的技术。
用于解决问题的方案
本发明的特征在于，在对基板进行处理来制造半导体装置的方法中，包括如下工序：
将聚合用的原料供给至基板的表面，形成由具有脲键的聚合物构成的牺牲膜的工序；
接下来，通过对前述牺牲膜进行加热，同时进行改变该牺牲膜的截面形状的步骤以及调节该牺牲膜的膜厚的步骤的工序；
然后，对前述基板的表面进行处理的工序；和，
接着，去除前述牺牲膜的工序。
发明的效果
本发明使用具有脲键的聚合物作为牺牲膜。该聚合物通过加热而发生解聚和聚合的可逆平衡反应，因温度升高而解聚占主导地位，即单体状态占主导地位，膜显现出流动性。因此通过在形成牺牲膜后进行加热，可以同时进行改变牺牲膜的截面形状的步骤以及调节该牺牲膜的膜厚的步骤，因此，可以容易地调节牺牲膜的形状、膜量，且能够有助于半导体装置的制造工序的简化。
附图说明
图1是表示本发明的第1实施方式的半导体装置的制造方法的工序的概要的说明图。
图2是表示本发明的第1实施方式的半导体装置的制造方法的工序的其它例子的概要的说明图。
图3是表示本发明的第2实施方式的半导体装置的制造方法的工序的概要的说明图。
图4是表示本发明的第3实施方式的半导体装置的制造方法的工序的概要的说明图。
图5是表示通过利用共聚的反应来生成具有脲键的聚合物的情形的说明图。
图6是表示异氰酸酯的一个例子的分子结构的分子结构图。
图7是表示具有脲键的聚合物成为低聚物的反应的说明图。
图8是表示使用仲胺来生成具有脲键的聚合物的情形的说明图。
图9是表示使具有脲键的单体交联而生成具有脲键的聚合物的情形的说明图。
图10是表示用于使异氰酸酯和胺分别在蒸气状态下进行反应而生成具有脲键的聚合物的装置的截面图。
图11是示意性地表示在各加热温度下聚脲膜的一部分解聚、接着进行冷却时的膜的状态的说明图。
图12是表示用于对成膜有聚脲膜的基板进行加热的加热装置的截面图。
图13是表示本发明的第1实施方式的半导体装置的制造方法的工序的具体例的说明图。
图14是表示本发明的第1实施方式的半导体装置的制造方法的工序的具体例的说明图。
图15是表示本发明的第1实施方式的半导体装置的制造方法的工序的具体例的说明图。
图16是表示本发明的第3实施方式的半导体装置的制造方法的工序的具体例的说明图。
图17是表示本发明的第3实施方式的半导体装置的制造方法的工序的具体例的说明图。
图18是表示本发明的第3实施方式的半导体装置的制造方法的工序的具体例的说明图。
图19是表示对高度差基板依次进行聚脲膜的成膜、加热时的基板的截面的扫描型显微镜照片。
图20是表示在低介电常数膜上成膜聚脲膜时的基板的表面部的原子浓度的分布的曲线图。
图21是表示在低介电常数膜上成膜聚脲膜、接着进行加热时的基板的表面部的原子浓度的分布的曲线图。
图22是表示对具备孔的基板依次进行聚脲膜的成膜、加热时的基板的截面的扫描型显微镜照片。
附图标记说明
11 下层侧的层间绝缘膜
12 铜布线
13 蚀刻终止膜
20 低介电常数膜
21 孔部
22 硬掩模
201 通孔
202 沟槽
51 处理容器
54 加热灯
61 铜布线
62 SiC膜
63 层间绝缘膜
64 SiO2膜
65 孔
70 真空容器
71a、72a 原料供给源
71b、72b 气化器
73 喷淋头
8 聚脲膜
81～83 基板
81a 凸部
82a 凹部
83a 凹部
具体实施方式
[发明的实施方式的概要]
对于作为本发明的实施方式的第1～第3实施方式，首先说明概要，接下来对具体例进行说明。
＜第1实施方式＞
第1实施方式是对表面形成有高度差的高度差基板、例如进行了规定的成膜处理、蚀刻的硅晶片形成牺牲膜的方法，将其一个例子示于图1。图1的例子中，在表面形成有凸部81a的基板81(图1(a))上成膜作为聚合物的聚脲膜8(图1(b))。
对于聚脲膜，例如，如图5所示，可以使用异氰酸酯和胺通过共聚来生成。R例如为烷基(直链状烷基或环状烷基)或芳基，n为2以上的整数。
作为异氰酸酯，例如，可以使用脂环式化合物、脂肪族化合物、芳香族化合物等。作为脂环式化合物，例如，如图6(a)所示，可以使用1,3-双(异氰酸根合甲基)环己烷(H6XDI)。另外，作为脂肪族化合物，例如，如图6(b)所示，可以使用六亚甲基二异氰酸酯。
作为胺，例如，可以使用1,3-双(氨基甲基)环己烷(H6XDA)。
将用于使原料单体以气体进行反应而形成聚脲膜(气相沉积聚合)的CVD装置示于图10。70是区划真空气氛的真空容器。71a、72a分别为以液体收容作为原料单体的异氰酸酯及胺的原料供给源，异氰酸酯的液体及胺的液体通过经由供给管71b、72b的气化器71c、72c被气化，各蒸气被导入作为气体排出部的喷淋头73。喷淋头73以下表面上形成有许多排出孔、使异氰酸酯的蒸气及胺的蒸气由各自的排出孔排出至处理气氛的方式来构成。作为基板的、表面经加工的硅晶片W被载置于具备加热机构的载置台74上。
对于在基板81上形成聚脲膜8的方法，可以采用对基板81交替供给异氰酸酯的蒸气和胺的蒸气的方法。在这种情况下，可以是如下方法：停止异氰酸酯的蒸气的供给，并在对真空容器70内进行抽真空后供给胺的蒸气，接着停止胺的蒸气的供给，并在对真空容器70内进行抽真空后供给异氰酸酯的蒸气。或者也可以是如下方法：在停止一方的蒸气的供给后，接着供给另一方的蒸气，并在停止另一方的蒸气的供给后，接着供给一方的蒸气。另外也可以是将异氰酸酯的蒸气和胺的蒸气同时供给至基板81的方法。
在使用异氰酸酯的蒸气及胺的蒸气的方法中，基板81在例如从室温至比聚脲膜解聚的温度稍低的温度的温度范围、例如20～200℃的温度范围内可促进聚合反应。
进而如图7(a)～图7(d)所示，可以使用一官能性分子作为原料单体。
此外如图8(a)、图8(b)所示，也可以使用异氰酸酯和仲胺，这种情况下生成的聚合物所含的键也是脲键。
而且，也可以使具备脲键的原料单体聚合来得到聚脲膜。图9示出这样的例子，通过对原料单体照射光、例如紫外线而供给光能，从而发生聚合而生成聚脲膜。
返回图1，由于在基板81上形成有凸部81a，因此，在聚脲膜8的表面残留有作为转印有凸部81a的高度差部分的凸部81b。因此通过将基板81加热至例如300℃，如图1(c)所示，将聚脲膜8的一部分解聚而使该膜8具有流动性，由此使聚脲膜8平坦化。另外，由于通过加热聚脲膜8的一部分变成单体而气化，因此，通过调节加热时间来去除聚脲膜8的一部分而使膜厚降低。即，聚脲膜8在通过加热进行作为截面形状的调节步骤的平坦化的同时，进行作为将聚脲膜8的膜厚调节至适于后续的工艺的膜厚的步骤的膜量调节(膜厚调节)。通过使聚脲膜8的表面平坦化，例如，可以抑制对其后层叠在聚脲膜8上的抗蚀剂曝光时发生光学误差。
对于聚脲膜而言，聚合与解聚的可逆平衡反应成立，温度升高时解聚占主导地位。例如在300～350℃时，平衡偏向于分子解聚，因此通过解聚而生成的单体气化，随着时间推移膜发生气化，不久全部消失。
图11示意性地示出了在每个加热温度区域将聚脲膜加热规定时间后的状态，白色圆圈部分组表示聚合物，经涂抹的黑色圆圈部分表示单体。图11(a)～(c)例如分别对应于200～249℃、250～299℃、300～350℃的加热温度区域。如由图11可知，对于聚脲膜，当加热一定时间后观察时，加热温度越高，单体数变得越多。
当发生解聚时，由于所生成的单体随着时间推移而发生气化，而且生成的单体量也增加，因此不久聚脲膜消失，加热温度越高，直至消失的时间越短。另外，聚脲膜的一部分发生解聚时具有流动性，加热温度越高，直至产生流动性的时刻的加热时间越短。
因而，在将聚脲膜8加热至例如300℃时，通过解聚，单体从膜的表面气化而发生膜损耗，同时膜的内部中也生成单体。因此聚脲膜8流动化而变得平坦，同时可调节膜厚。
作为加热温度的一个例子，可举出300℃，可以根据在图1(b)的阶段所成膜的聚脲膜8的表面的凹凸程度和膜厚的调节量的平衡来设定加热温度及加热时间。
对基板81进行加热的处理例如如图12所示，可以通过将晶片W载置于处理容器51内的载置台52上，并利用灯室53内的红外线灯54对基板81进行加热来进行。在图12中，55为透射窗，56为供给氮气的供给管，57为排气管。处理气氛例如可以是一边供给作为非活性气体的氮气一边在真空气氛下进行(这种情况下排气管57连接抽真空机构，且处理容器51使用真空容器)，也可以在常压气氛下进行。
另外，作为加热机构，不限于红外线灯54，可以是设置于载置台52的加热器。
在如此完成作为牺牲膜的聚脲膜8的截面形状的调节(该例中为表面的高度差部分的平坦化)和膜厚调节后，进行使用牺牲膜的处理(图1(d))。作为处理的例子，可举出使用聚脲膜8作为蚀刻掩模的例子。在这种情况下，在聚脲膜8上层叠抗蚀剂膜，并使用抗蚀剂掩模对聚脲膜8进行蚀刻而形成蚀刻掩模。接着使用蚀刻掩模对基底的被蚀刻膜进行蚀刻，在如此完成使用牺牲膜的一系列处理后，然后去除聚脲膜8。
作为去除聚脲膜8的方法，例如，可以举出通过将基板81加热至例如350℃而使聚脲膜8解聚并使其气化的方法。另外，作为其它方法，可举出通过活化含氧气体、例如氧气而得到的等离子体将聚脲膜8灰化而去除的例子。
图2示出了在表面有高度差的高度差基板上形成牺牲膜的第1实施方式的其它例子。该例中，在表面形成有凹部82a的基板82(图2(a))上成膜作为聚合物的聚脲膜8(图2(b))。在聚脲膜8的表面，残留有作为转印有凹部82a的高度差部分的凹部82b。因此通过将基板82加热至例如300℃，如图2(c)所示，使聚脲膜8具有流动性，由此使聚脲膜8平坦化。另外，通过与前面的例子同样地调节加热时间而使聚脲膜8的膜厚变小。
根据第1实施方式，即使牺牲膜(聚脲膜8)的表面残留有下层侧的高度差的转印部分，也可以通过加热而使其平坦化，因此，能够降低牺牲膜成膜时的膜厚。在使用原料气在高度差基板上成膜有机膜时，对于高度差从有机膜的表面消失而达到平坦的膜厚，例如大约为高度差的3倍左右，而如果使用聚脲膜8进行平坦化，则可期待与以往的有机膜相比膜厚变成一半左右。
而且，即使通过加热来进行作为形状调节(截面的形状调节)的平坦化，聚脲膜8也不会劣化。进而，通过加热不仅可以进行牺牲膜的形状调节，而且还可以进行膜量调节，因此，不需要通过等离子体等的回蚀，可以规避工序的复杂化，有助于提高吞吐量。另外，由于聚脲膜8的耐化学药品性较高，因此，在这方面也是有利的。
＜第2实施方式＞
第2实施方式是在形成有窄且深的孔或槽等凹部的表面对成膜保护膜的牺牲膜的方法，将其一个例子示于图3。图3的例子中，通过例如第1实施方式记载的方法在表面形成有凹部83a的基板83(图3(a))上成膜作为聚合物的聚脲膜8(图3(b))。凹部83a的孔径或者槽宽度例如为100nm～10nm，纵横比例如为2以上。在形成有这样的凹部83a的基板83上成膜聚脲膜8时，在聚脲膜8完全嵌入凹部83a内之前，凹部83a的入口堵塞，结果在凹部83a内形成空隙(空穴或接缝)83b。另外，在聚脲膜8的表面的与凹部83a对应的位置产生凹陷。
如果凹部83a内形成有空隙83b，则存在聚脲膜8不能发挥作为保护膜的功能的情况。例如在凹部83a以外的部位形成硬掩模后进行干蚀刻，并在其后用化学溶液去除硬掩模(例如由钛等的金属化合物构成的掩模)的情况下，如果表面附近存在空穴等空隙，则担心化学溶液在到达空隙后扩散并渗透，保护膜的保护性能降低。
因此，通过对基板83进行加热而使聚脲膜8的一部分解聚，凹部83a内的空隙被聚脲填满(图3(c))。通过将聚脲膜8加热至例如280℃而使其一部分解聚，空隙83b被单体填满，通过进行冷却，单体进行聚合而嵌入空隙83b。另外，此时，聚脲膜8的膜厚也因解聚而变小，同时表面也被平坦化。即通过使聚脲膜8具有流动性，可进行膜厚调节、表面的平坦化、空隙的嵌入。
另外，通过提高加热温度，嵌入所需的时间变短，但聚合物从聚脲膜8的表面解聚而使膜损耗速度变快，变得难以进行膜厚的微调节，因此，可根据聚脲膜8成膜时的膜厚、及膜厚的调节量等来设定加热温度、加热时间。
通过如此使聚脲膜8内的空穴消失，耐化学药品性变高。另外，也可以在凹部83a内的空隙消失后，在与凹部83a内的嵌入工序时的温度相同的温度或不同的温度下，进行降低聚脲膜8的膜厚的膜量调节。在形成保护膜后进行的图3(d)所示的处理相当于包含例如蚀刻掩模的形成、干蚀刻及化学溶液清洗的一系列的工序，其后，如上所述操作去除聚脲膜8(图3(e))。
＜第3实施方式＞
第3实施方式是使多孔质的低介电常数膜内渗透聚脲膜而成膜作为保护膜的牺牲膜的方法，将其一个例子示于图4。图4的例子中，通过例如第1实施方式记载的方法在由成为层间绝缘膜的SiOC膜(含有碳及氧的硅氧化膜)构成的低介电常数膜20(图4(a))上成膜聚脲膜8(图4(b))。SiOC膜是例如将DEMS(二乙氧基甲基硅烷(Diethoxymethylsilane))等离子体化通过CVD法而成膜的。对于聚脲膜8的成膜而言，将例如异氰酸酯的气体和胺的气体交替供给至低介电常数膜20内时，气体渗透至低介电常数膜20内的孔部21，成为聚脲膜8被层叠在低介电常数膜20上，同时聚脲(以涂黑部分表示)进入孔部21内的状态。
此时聚脲向孔部21内的嵌入不充分，即仔细观察孔部21内残留有空隙，因此，通过对基板进行加热而使聚脲膜8的一部分解聚，并进行冷却，成为孔部21内被聚脲充分嵌入的状态(图4(c))。接着，在聚脲膜8中，通过加热使层叠在低介电常数膜20上的部分进行解聚后去除(图4(d))。在这种情况下，图4(b)～图4(d)的工序可以在相同的加热温度下连续进行，或者也可以在充分进行孔部21的嵌入后，改变加热温度，例如提高加热温度而将层叠在低介电常数膜20上的部分去除。
接着对包含低介电常数膜20的基板进行处理(图4(e))。作为该处理，可举出对低介电常数膜20进行蚀刻而形成通孔及沟槽，进而在这些凹部嵌入布线金属的工序。需要说明的是，关于形成布线的工序，在后述的具体例中进行详细说明。其后，对基板进行加热而将嵌入低介电常数膜20内的聚脲(聚脲膜8)通过解聚来去除(图4(f))。
在该例中，从聚脲进入孔部21内的状态(图4(b))至孔部21内被聚脲填满的状态(图4(c))的工序相当于调节牺牲膜的截面形状的步骤，将层叠在低介电常数膜20上的聚脲膜8去除的工序相当于调节牺牲膜的膜量的步骤。
根据第3实施方式，在对低介电常数膜20实施的蚀刻时及灰化时，低介电常数膜20内的孔部21被聚脲填埋，可保护该低介电常数膜20，因此，可抑制低介电常数膜20发生损伤、例如由等离子体带来的损伤。
另外，由于如后所述去除了低介电常数膜20上的聚脲膜8，因此，可以规避在将铜嵌入通孔及沟槽后的CMP工序期间的不良情况。具体而言，在有机膜残留在低介电常数膜20上的状态下进行CMP时，可看到沟槽中掩埋的铜的表面部比低介电常数膜20稍微突出的现象，可以规避该现象。需要说明的是，推测该不良情况是有机膜的成分对CMP带来的不良影响。
在第3实施方式中，在使用原料单体的蒸气的方法中，优选彼此的蒸气压相差较大、例如相差1位数以上。其原因在于，在彼此的蒸气压相近的组合中，例如，在使胺扩散至低介电常数膜的孔部时，其吸附在孔部的表面，与异氰酸酯的反应效率劣化。
作为异氰酸酯及胺的蒸气压差为1位数以上的组合，可以举出从异氰酸酯中去掉异氰酸酯官能团后的骨架分子与从胺中去掉胺官能团后的骨架分子相同的例子，即彼此具备相同骨架分子的异氰酸酯及胺。例如，键合有胺官能团的H6XDA的蒸气压比骨架分子与该H6XDA的骨架分子相同的、键合有异氰酸酯官能团的H6XDI的蒸气压高1位数以上。
[发明的实施方式的具体例]
对前文所述的第1实施方式及第3实施方式的具体例进行说明。
＜第1实施方式＞
图13～图15是表示应用图1及图2所示的第1实施方式的具体的制造工序的一个例子的图。该例相当于针对例如由SiOCH构成的层间绝缘膜61通过双镶嵌嵌入布线金属的一系列的处理工序的一部分。
图13(a)所示的基板是在下层侧的电路的铜布线61上依次层叠SiC(碳化硅)膜62及层间绝缘膜63的、以SiO2膜64为掩模在与通孔对应的位置形成有孔65的基板。
在该基板的表面成膜作为牺牲膜的聚脲膜8，并将聚脲膜8嵌入孔65中(图13(b))。在聚脲膜8的表面，残留有转印有作为凹部的孔65的高度差部分的部分，通过如上所述对基板进行加热而使聚脲膜8的表面平滑化。通过该加热，聚脲膜8的一部分解聚，单体从表面气化而消失，因此，如图13(c)所示，聚脲膜8的膜厚变小(可调节膜量)。
接着，如图14(a)所示，在聚脲膜8上，借助抗蚀剂掩模67通过SiO2膜66形成沟槽形成用的掩模，接着，如图14(b)所示，对聚脲膜8进行蚀刻直至比对应于沟槽的深度的位置稍深的位置。可以使用例如含有氧的等离子体、例如氧气的等离子体来进行聚脲膜8的蚀刻。
然后，将SiO2膜66及在对应于沟槽的凹部露出的SiO2膜65进行蚀刻而去除，进而，通过蚀刻去除在对应于沟槽的凹部露出的层间绝缘膜63直至对应于沟槽的底部的高度位置(图15(a))。其后，去除聚脲膜8(图15(b))，并将铜布线68嵌入沟槽及通孔(图15(c))。对于在嵌入铜布线前去除聚脲膜8的工序，通过如上所述通过加热的解聚或通过含有氧的等离子体的灰化来进行。
＜第3实施方式＞
图16～图18是表示应用图4所示的第3实施方式的具体的制造工序的一个例子的图。该例相当于通过双镶嵌将布线金属嵌入的一系列处理工序的一部分。11是下层侧的例如层间绝缘膜，12是嵌入层间绝缘膜11的作为布线材料的铜布线，13是蚀刻时具有终止功能的蚀刻终止膜。
在蚀刻终止膜13上，形成有作为层间绝缘膜的低介电常数膜20。在该例中，低介电常数膜20使用SiOC膜。低介电常数膜20为多孔质，且非常示意性地示出了低介电常数膜20内的孔部21。
首先，对于具有图16(a)所示的表面结构的基板，在如上所述成膜聚脲膜8时，在孔部21内生成聚脲，而且聚脲膜8层叠在低介电常数膜20的表面(图16(b))。如果作为低介电常数膜20整体来看，则可以说在孔部21组内形成了聚脲膜8。在该阶段，在孔部21内形成有间隙，且聚脲的嵌入为不充分的状态。需要说明的是，孔部21内的聚脲用斜线表示。
接着，通过如上所述对基板进行加热，孔部21内被聚脲填埋。此时，例如通过持续加热，低介电常数膜20的表面的聚脲膜8消失(图16(c))。
接下来，通过公知的方法形成在对应于沟槽的部位开口的、例如由TiN(氮化钛)膜构成的硬掩模22(图16(d))，进而，在硬掩模22上依次层叠成为蚀刻通孔时的掩模的由有机膜构成的掩模用膜23、防反射膜24(图17(a))。
通过公知的方法，使用这些掩模依次形成通孔201、沟槽202，并且将通孔201的底部的蚀刻终止膜13蚀刻而去除(图17(b))。使用等离子体来进行蚀刻，由于在低介电常数膜20的孔部21嵌入了作为保护膜的聚脲，因此，可抑制等离子体对低介电常数膜20的损伤。
其后，在通孔201及沟槽202的内面，成膜用于防止后述的作为导电通路的铜扩散至低介电常数膜20的阻挡层25、例如由Ti和TiON的层叠膜构成的阻挡层25(图17(c))。然后，将铜26嵌入通孔201及沟槽202中(图17(d))，通过CMP(Chemical MechanicalPolishing)去除多余的铜26、阻挡层25、硬掩模22而形成铜布线(图18(a))。然后，将基板加热至例如300℃以上，将填充低介电常数膜20的孔部21的嵌入物质即聚脲通过解聚来去除(图18(b))。
在以上的说明中，聚脲膜8的成膜方法也可以是如下方法：在这种情况下，通过例如旋涂法将例如作为异氰酸酯及胺中的一者的液体供给至基板而使其渗透至低介电常数膜，接着，同样通过旋涂法将作为异氰酸酯及胺中的另一者的液体供给至基板。
旋涂法是将抗蚀液等化学溶液涂布于基板的表面的通常使用的方法，是如下所述的涂布法：使基板吸附在例如真空吸盘上，在将化学溶液排出至基板的中心部的同时使真空吸盘以高速旋转，从而使化学溶液扩散。另外，也可以在邻近喷嘴的上游侧将作为液体的异氰酸酯及作为液体的胺混合，并使混合液从喷嘴排出至基板来进行旋涂。
另外，也可以将作为自聚合的原料的异氰酸酯(液体)供给至基板，接着将水分、例如水蒸气供给至该基板。这种情况下异氰酸酯可以以液体的形式供给至基板，也可以以雾的形式供给至基板。使异氰酸酯与水分反应时，异氰酸酯水解立即生成聚脲。
作为将异氰酸酯(液体)供给至基板的方法，可以利用例如上述的旋涂法。另外，作为使异氰酸酯与水分反应的方法，例如，通过使基板位于80℃的加热气氛且水蒸气气氛(相对湿度100％)，水蒸气与异氰酸酯进行反应。作为进行水蒸气处理的装置，例如，可以采用如下构成：在处理容器内的底部侧配置内置有加热器的基板的载置台，并在载置台的上方设置有将喷淋器上的水蒸气排出至整个基板的水蒸气排出部。
实施例
[评价试验1]
在表层具有形成有包含槽的凹部的硅层的基板上成膜聚脲膜。槽宽度为5000μm、槽的深度为300nm。对于聚脲膜，通过在真空气氛下将1,3-双(异氰酸根合甲基)环己烷(H6XDI)和1,3-双(氨基甲基)环己烷(H6XDA)交替以气体状态进行供给而以300nm的膜厚进行成膜。接着，在真空气氛下，一边将作为非活性气体的氮气供给至处理气氛，一边将基板在330℃下加热20秒。
图19(a)及图19(b)分别为加热前后的基板的侧面的SEM(扫描型电子显微镜)照片。如由该结果可知，通过对聚脲膜进行加热而使高度差部分平滑化，证明可进行截面形状的调节及膜量调节。
[评价试验2]
在表层具有形成有孔的硅层的基板上成膜聚脲膜。孔的口径、深度分别为80nm及2μm。对于聚脲膜，通过与评价试验1同样的方法进行成膜。接着，在真空气氛下，一边将氮气供给至处理气氛，一边将基板在260℃下加热5分钟。
图20示出了基板的截面的SEM照片，图20(a)及图20(b)分别示出了加热前后的状态。需要说明的是，对于照片的水平排列，分别地左端示出了整个孔，中央示出了孔的上部，右端示出了孔的底部。
在图20(a)的状态下，聚脲膜沿孔的内壁附着，未嵌入孔内，在孔内产生接缝。在图20(b)的状态下，孔内的接缝消失。因而，证明通过对聚脲膜进行加热，如上所述，聚脲膜发生解聚，接着进行冷却而使单体聚合，孔内被聚脲填满。
进而，在相同的气氛下将基板在300℃下加热5分钟。图20(c)是该加热处理后的基板的截面的SEM照片。根据SEM照片可知，基板表面的聚脲膜被去除(详细而言，孔的上部的聚脲膜也被去除)，在孔的底部残留有聚脲膜。因而，证明通过调节加热时间、加热温度，可以使聚脲膜嵌入孔内、进而调节基板的表面部的聚脲膜的膜厚。
[评价试验3]
对于具有由SiOC构成的多孔质的低介电常数膜的基板，将作为异氰酸酯的H6XDI和作为胺的H6XDA每3秒交替以气体状态进行供给，将该循环进行100次而成膜聚脲膜。对于该基板的表面部，通过XPS(X射线光电子能谱学(X-ray Photoelectron Spectroscopy))研究其组成，结果如图21所示。
如由图21可知，在接近基板的表面的部位，Si及O少、C多，而在远离表面的部位，C减少，且Si及O增加。
而且即使深度改变，它们的原子浓度也基本恒定。因而，可知在低介电常数膜上层叠有聚脲膜且在低介电常数膜的孔部内嵌入有聚脲。
进而，在与评价试验1相同的气氛下将基板在280℃下加热5分钟，对于基板的表面部，研究其组成，结果如图22所示。如由图22可知，由于从接近基板表面的部位至远离基板表面的部位，C、Si、O的原子浓度基本恒定，因此，聚脲膜中，层叠在低介电常数膜上的部分被去除。
而且，在图21及图22中，比较对应于低介电常数膜的区域的氮浓度(2)，图22的氮浓度比图21的氮浓度稍高。因而，可知图4(b)的状态是聚脲在低介电常数膜的孔部中的嵌入不充分，图4(d)的状态是聚脲充分嵌入低介电常数膜的孔部。

Claims (8)

1.一种半导体装置的制造方法，对基板进行处理来制造半导体装置，其特征在于，所述制造方法包括如下工序：
将聚合用的原料供给至基板的表面，形成由具有脲键的聚合物构成的牺牲膜的工序；
接下来，通过对所述牺牲膜进行加热至250℃~300℃，将所述牺牲膜的一部分解聚而使该牺牲膜具有流动性，同时进行改变该牺牲膜的截面形状的步骤以及调节该牺牲膜的膜厚的步骤的工序；
然后，对所述基板的表面进行处理的工序；和，
接着，去除所述牺牲膜的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，去除所述牺牲膜的工序是通过对所述牺牲膜进行加热而使所述聚合物解聚的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在形成有所述牺牲膜的基板的表面形成有高度差，
改变所述牺牲膜的截面形状的步骤是使所述牺牲膜的表面平滑化的步骤。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在形成有所述牺牲膜的基板的表面形成有凹部，
改变所述牺牲膜的截面形状的步骤是填埋所述凹部内所形成的空隙的工序，
调节所述牺牲膜的膜厚的步骤是在基板的表面被牺牲膜覆盖的状态下降低该牺牲膜表面的高度的步骤。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在形成有所述牺牲膜的基板的表面形成有多孔质的低介电常数膜，
形成所述牺牲膜的工序是将所述聚合物压入所述低介电常数膜内的孔部内的工序，
改变所述牺牲膜的截面形状的步骤是利用聚合物填埋通过形成所述牺牲膜的工序所形成的所述孔部内的间隙的步骤，
调节所述牺牲膜的膜厚的步骤是去除在所述低介电常数膜上成膜的所述牺牲膜的步骤。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，形成所述牺牲膜的工序是将异氰酸酯的蒸气和胺的蒸气供给至基板、并对基板进行加热而使异氰酸酯和胺进行聚合反应的工序。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，形成所述牺牲膜的工序是将异氰酸酯的液体和胺的液体供给至基板而使异氰酸酯和胺在该基板表面进行聚合反应的工序。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于，形成所述牺牲膜的工序是将异氰酸酯的液体或雾供给至基板、并对所述基板供给水分而使异氰酸酯水解后生成胺，并使异氰酸酯和胺进行聚合反应的工序。
CN201811234403.7A 2017-10-23 2018-10-23 半导体装置的制造方法 Active CN109698115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017204744A JP6926939B2 (ja) 2017-10-23 2017-10-23 半導体装置の製造方法
JP2017-204744 2017-10-23

Publications (2)

Publication Number Publication Date
CN109698115A CN109698115A (zh) 2019-04-30
CN109698115B true CN109698115B (zh) 2023-11-03

Family

ID=66171246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811234403.7A Active CN109698115B (zh) 2017-10-23 2018-10-23 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10790135B2 (zh)
JP (1) JP6926939B2 (zh)
KR (1) KR102435733B1 (zh)
CN (1) CN109698115B (zh)
TW (1) TWI775968B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2437348A1 (de) * 1974-08-02 1976-02-19 Siemens Ag Verfahren zur herstellung von reliefstrukturen
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JPH10289902A (ja) * 1997-04-11 1998-10-27 Ulvac Japan Ltd 成膜装置
JPH10289903A (ja) * 1997-04-11 1998-10-27 Ulvac Japan Ltd 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
CN1490867A (zh) * 2002-08-21 2004-04-21 �����ɷ� 半导体器件及其制造方法
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
JP2007220934A (ja) * 2006-02-17 2007-08-30 Sony Corp 半導体装置の製造方法
CN102301449A (zh) * 2009-01-29 2011-12-28 昭和电工株式会社 转印材料用固化性组合物和含有（甲基）丙烯酰基的脲化合物
CN103146305A (zh) * 2011-11-30 2013-06-12 信越化学工业株式会社 用于气相沉积的氟基表面处理剂和使用该表面处理剂通过气相沉积进行修饰得到的制品
JP2014029435A (ja) * 2012-07-31 2014-02-13 Nissan Chem Ind Ltd カルボニル基含有カルバゾールノボラックを含むリソグラフィー用レジスト下層膜形成組成物
CN105542164A (zh) * 2008-03-10 2016-05-04 日产化学工业株式会社 用于形成图像的下层膜组合物

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863934B2 (ja) * 1995-11-14 2006-12-27 株式会社アルバック 高分子薄膜の形成方法
US7923383B2 (en) * 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
US20030196680A1 (en) * 2002-04-19 2003-10-23 Dielectric Systems, Inc Process modules for transport polymerization of low epsilon thin films
US7144827B2 (en) * 2002-01-17 2006-12-05 Silecs Oy Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
JP2005092014A (ja) * 2003-09-19 2005-04-07 Jsr Corp 多層レジストプロセス用熱分解性下層膜形成組成物、下層膜、多層レジストおよびパターン形成方法
EP1812381B1 (en) * 2004-11-04 2011-02-16 Showa Denko K.K. Ethylenically unsaturated group-containing isocyanate compound and process for producing the same, and reactive monomer, reactive (meth)acrylate polymer and its use
KR20070111443A (ko) * 2005-03-18 2007-11-21 브레우어 사이언스 인코포레이션 폴리머 물질의 증착 및 이를 위한 전구체
JPWO2007015364A1 (ja) * 2005-08-03 2009-02-19 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
JP5000112B2 (ja) * 2005-09-09 2012-08-15 東京応化工業株式会社 ナノインプリントリソグラフィによるパターン形成方法
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
US8318966B2 (en) * 2006-06-23 2012-11-27 Praxair Technology, Inc. Organometallic compounds
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
US7598169B2 (en) * 2007-02-21 2009-10-06 International Business Machines Corporation Method to remove beol sacrificial materials and chemical residues by irradiation
JP4860525B2 (ja) * 2007-03-27 2012-01-25 富士フイルム株式会社 硬化性組成物及び平版印刷版原版
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
US20110244142A1 (en) * 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
WO2012060286A1 (ja) * 2010-11-02 2012-05-10 日産化学工業株式会社 膜形成用組成物
US8623447B2 (en) * 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
SG192144A1 (en) * 2011-01-31 2013-08-30 Bristol Myers Squibb Co C-17 and c-3 modified triterpenoids with hiv maturation inhibitory activity
US20130171819A1 (en) * 2011-12-28 2013-07-04 Toshiba America Electronic Components, Inc. Methods for integration of metal/dielectric interconnects
TW201337465A (zh) * 2012-01-18 2013-09-16 Dow Corning 富含矽之抗反射塗覆材料及其製造方法
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5894106B2 (ja) * 2012-06-18 2016-03-23 信越化学工業株式会社 レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
US8870345B2 (en) * 2012-07-16 2014-10-28 Xerox Corporation Method of making superoleophobic re-entrant resist structures
US8877658B2 (en) * 2012-10-17 2014-11-04 Globalfoundries Inc. Directed self-assembly of block copolymers using laser annealing
KR102155115B1 (ko) * 2012-12-14 2020-09-11 닛산 가가쿠 가부시키가이샤 카르보닐기함유 폴리하이드록시 방향환 노볼락수지를 포함하는 레지스트 하층막 형성조성물
KR20140087904A (ko) * 2012-12-31 2014-07-09 삼성전자주식회사 블록 코폴리머 층의 패턴 형성 방법
JP2016519039A (ja) * 2013-03-15 2016-06-30 エヌディーエスユー リサーチ ファウンデーション 直接注入による液状ヒドロロシラン組成物を用いたシリコン含有材料の合成方法
US9414445B2 (en) 2013-04-26 2016-08-09 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
CN109390214B (zh) * 2013-08-21 2023-03-07 应用材料公司 半导体薄膜制造中的变频微波(vfm)工艺及应用
US9177795B2 (en) * 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN105706222B (zh) * 2013-11-21 2018-11-23 株式会社尼康 布线图案的制造方法和晶体管的制造方法
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
TWI573808B (zh) * 2013-12-31 2017-03-11 陶氏全球科技責任有限公司 經引導之自組裝圖案形成方法及組成物
US9761443B2 (en) * 2014-01-31 2017-09-12 The Regents Of The University Of California Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
US9508549B2 (en) * 2014-12-26 2016-11-29 Dow Global Technologies Llc Methods of forming electronic devices including filling porous features with a polymer
JP6502885B2 (ja) * 2015-05-18 2019-04-17 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
US10115586B2 (en) * 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2437348A1 (de) * 1974-08-02 1976-02-19 Siemens Ag Verfahren zur herstellung von reliefstrukturen
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JPH10289902A (ja) * 1997-04-11 1998-10-27 Ulvac Japan Ltd 成膜装置
JPH10289903A (ja) * 1997-04-11 1998-10-27 Ulvac Japan Ltd 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
CN1490867A (zh) * 2002-08-21 2004-04-21 �����ɷ� 半导体器件及其制造方法
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
JP2007220934A (ja) * 2006-02-17 2007-08-30 Sony Corp 半導体装置の製造方法
CN105542164A (zh) * 2008-03-10 2016-05-04 日产化学工业株式会社 用于形成图像的下层膜组合物
CN102301449A (zh) * 2009-01-29 2011-12-28 昭和电工株式会社 转印材料用固化性组合物和含有（甲基）丙烯酰基的脲化合物
CN103146305A (zh) * 2011-11-30 2013-06-12 信越化学工业株式会社 用于气相沉积的氟基表面处理剂和使用该表面处理剂通过气相沉积进行修饰得到的制品
JP2014029435A (ja) * 2012-07-31 2014-02-13 Nissan Chem Ind Ltd カルボニル基含有カルバゾールノボラックを含むリソグラフィー用レジスト下層膜形成組成物

Also Published As

Publication number Publication date
JP6926939B2 (ja) 2021-08-25
US20190122883A1 (en) 2019-04-25
TWI775968B (zh) 2022-09-01
KR102435733B1 (ko) 2022-08-25
JP2019079888A (ja) 2019-05-23
US10790135B2 (en) 2020-09-29
CN109698115A (zh) 2019-04-30
KR20190045071A (ko) 2019-05-02
TW201923968A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
US11056349B2 (en) Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus
TWI696034B (zh) 半導體裝置之製造方法
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
US7064060B2 (en) Method for manufacturing semiconductor device
JP7045929B2 (ja) 半導体装置の製造方法および基板処理装置
JP2018170473A (ja) 半導体装置の製造方法
US11495490B2 (en) Semiconductor device manufacturing method
CN109698115B (zh) 半导体装置的制造方法
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant