JP2019079888A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019079888A JP2019079888A JP2017204744A JP2017204744A JP2019079888A JP 2019079888 A JP2019079888 A JP 2019079888A JP 2017204744 A JP2017204744 A JP 2017204744A JP 2017204744 A JP2017204744 A JP 2017204744A JP 2019079888 A JP2019079888 A JP 2019079888A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- sacrificial film
- polyurea
- isocyanate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 238000010438 heat treatment Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000012948 isocyanate Substances 0.000 claims abstract description 37
- 150000002513 isocyanates Chemical class 0.000 claims abstract description 37
- 150000001412 amines Chemical class 0.000 claims abstract description 27
- 229920000642 polymer Polymers 0.000 claims abstract description 20
- 239000002994 raw material Substances 0.000 claims abstract description 13
- 239000004202 carbamide Substances 0.000 claims abstract description 12
- 238000006116 polymerization reaction Methods 0.000 claims abstract description 11
- 239000007788 liquid Substances 0.000 claims description 14
- 239000011800 void material Substances 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 239000003595 mist Substances 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims 1
- 229920002396 Polyurea Polymers 0.000 abstract description 122
- 239000000178 monomer Substances 0.000 abstract description 21
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000001816 cooling Methods 0.000 abstract description 3
- 238000007334 copolymerization reaction Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 17
- 239000011148 porous material Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 5
- 239000004926 polymethyl methacrylate Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- QLBRROYTTDFLDX-UHFFFAOYSA-N [3-(aminomethyl)cyclohexyl]methanamine Chemical compound NCC1CCCC(CN)C1 QLBRROYTTDFLDX-UHFFFAOYSA-N 0.000 description 2
- 150000001334 alicyclic compounds Chemical class 0.000 description 2
- 150000007824 aliphatic compounds Chemical class 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 125000003277 amino group Chemical group 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- NBBQQQJUOYRZCA-UHFFFAOYSA-N diethoxymethylsilane Chemical compound CCOC([SiH3])OCC NBBQQQJUOYRZCA-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- IQPQWNKOIGAROB-UHFFFAOYSA-N isocyanate group Chemical group [N-]=C=O IQPQWNKOIGAROB-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 125000000467 secondary amino group Chemical class [H]N([*:1])[*:2] 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XSCLFFBWRKTMTE-UHFFFAOYSA-N 1,3-bis(isocyanatomethyl)cyclohexane Chemical compound O=C=NCC1CCCC(CN=C=O)C1 XSCLFFBWRKTMTE-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- 239000005057 Hexamethylene diisocyanate Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 125000006165 cyclic alkyl group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- RRAMGCGOFNQTLD-UHFFFAOYSA-N hexamethylene diisocyanate Chemical compound O=C=NCCCCCCN=C=O RRAMGCGOFNQTLD-UHFFFAOYSA-N 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
- C08G71/00—Macromolecular compounds obtained by reactions forming a ureide or urethane link, otherwise, than from isocyanate radicals in the main chain of the macromolecule
- C08G71/02—Polyureas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Toxicology (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Die Bonding (AREA)
Abstract
Description
更にまた犠牲膜としては、特許文献1に記載されているように、基板上の多孔質の低誘電率膜の孔部に事前に埋め込まれ、低誘電率膜に対してエッチングなどの処理を行った後、基板を加熱し、溶剤を供給し、更にマイクロ波を供給して除去されるPMMA(アクリル樹脂)なども知られている。
樹脂の融解による形状調整を行うために、例えばポリアミド、ポリイミドなどの耐熱性樹脂を用いようとすると、熱により形状調整行うことができると共に耐熱性も得られるが、融点をもつポリマーは結晶性が低く、耐薬品性が得られないことから、有利な材料であるとは言えない。
更に犠牲膜を形成した後、膜量(膜の表面の高さ位置)を調整する場合には、プラズマなどによるエッチングが必要であり、工程数が増えるという問題もある。
従って、今後の半導体製造装置の製造工程においては、現状の犠牲膜は利便性に欠けていると言える。
基板の表面に重合用の原料を供給して、尿素結合を有する重合体からなる犠牲膜を形成する工程と、
次に、前記犠牲膜を加熱することにより、当該犠牲膜の断面形状を変えるステップと共に当該犠牲膜の膜厚を調整するステップを行う工程と、
その後、前記基板の表面に対して処理を行う工程と、
次いで、前記犠牲膜を除去する工程と、を含むことを特徴とする。
本発明の実施形態である第1〜第3の実施形態について、先ず概要を説明し、続いて具体例について説明する。
<第1の実施形態>
第1の実施形態は、表面に段差が形成された段差基板、例えば所定の成膜処理、エッチングがされたシリコンウエハに対して犠牲膜を成膜する方法であり、その一例を図1に示す。図1の例では、表面に凸部81aが形成された基板81(図1(a))の上に重合体であるポリ尿素膜8を成膜する(図1(b))。
ポリ尿素膜は、例えば図5に示すようにイソシアネートとアミンとを用いて共重合により生成することができる。Rは例えばアルキル基(直鎖状アルキル基または環状アルキル基)またはアリール基であり、nは2以上の整数である。
イソシアネートとしては、例えば脂環式化合物、脂肪族化合物、芳香族化合物などを用いることができる。脂環式化合物としては、例えば図6(a)に示すように1,3−ビス(イソシアネートメチル)シクロヘキサン(H6XDI)を用いることができる。また脂肪族化合物としては、図6(b)に示すように、例えばヘキサメチレンジイソシアネートを用いることができる。
アミンとしては、例えば1,3−ビス(アミノメチル)シクロヘキサン(H6XDA)を用いることができる。
イソシアネートの蒸気及びアミンの蒸気を用いる手法においては、基板81は例えば室温からポリ尿素膜が解重合する温度よりもわずかに低い温度までの温度範囲、例えば20〜200℃の温度範囲で重合反応が促進される。
更にまた図8(a)、(b)に示すように、イソシアネートと二級アミンとを用いてもよく、この場合に生成される重合体に含まれる結合も尿素結合である。
そして尿素結合を備えた原料モノマーを重合させてポリ尿素膜を得るようにしてもよい。図9はこのような例を示し、原料モノマーに対して光、例えば紫外線を照射して光エネルギーを与えることにより重合が起こってポリ尿素膜が生成される。
図11は、加熱温度帯毎にポリ尿素膜を所定時間加熱した後の状態を模式的に示しており、白丸部位群は重合体、塗りつぶされた黒丸部位はモノマーを示している。図11(a)〜(c)は例えば夫々200〜249℃、250〜299℃、300〜350℃の加熱温度帯に対応する。図11から分かるようにポリ尿素膜は、加熱してから一定時間経過後について見ると、加熱温度が高くなるほどモノマーの数が多くなる。
従ってポリ尿素膜8を例えば300℃に加熱すると、解重合により膜の表面からモノマーが気化して膜減りが起こると共に、膜の内部においてもモノマーが生成される。このためポリ尿素膜8が流動化して平坦化されると共に、膜厚が調整される。
加熱温度の一例として300℃を挙げたが、図1(b)の段階で成膜されたポリ尿素膜8の表面の凹凸の程度と膜厚の調整量との兼ね合いで、加熱温度及び加熱時間を設定することができる。
また加熱機構としては赤外線ランプ54に限らず、載置台52に設けたヒータであってもよい。
ポリ尿素膜8の除去を行う手法としては、例えば基板81を例えば350℃に加熱することによりポリ尿素膜8を解重合させて気化させる手法を挙げることができる。また他の手法としては、ポリ尿素膜8を酸素を含むガス例えば酸素ガスを活性化して得たプラズマによりアッシングして除去する例が挙げられる。
そして加熱により形状調整(断面の形状調整)である平坦化を行ってもポリ尿素膜8は変質しない。更に加熱により犠牲膜の形状調整に加えて膜量調整も行うことができるので、プラズマなどによるエッチバックが不要であり、工程の複雑化を避けることができ、スループットの向上に寄与する。またポリ尿素膜8は耐薬品性が大きいことから、この点においても有利である。
第2の実施形態は、狭くて深いホールや溝などの凹部が形成されている表面に保護膜としての犠牲膜を成膜する方法であり、その一例を図3に示す。図3の例では、表面に凹部83aが形成された基板83(図3(a))の上に重合体であるポリ尿素膜8を例えば第1の実施形態にて記載した手法により成膜する(図3(b))。凹部83aは、ホール径あるいは溝幅が例えば100nm〜10nmであり、アスペクト比が例えば2以上である。このような凹部83aが形成された基板83にポリ尿素膜8を成膜すると、凹部83a内にポリ尿素膜8が完全に埋め込まれる前に凹部83aの入口が塞がり、結果として凹部83a内に空隙(ボイドあるいはシーム)83bが形成されてしまう。また凹部83aに対応する位置においてポリ尿素膜8の表面に窪みが発生してしまう。
また加熱温度を高くすることにより埋め込みに要する時間が短くなるが、ポリ尿素膜8の表面からポリマーが解重合して膜減り速度が大きくなり、膜厚の微調整が難しくなることから、ポリ尿素膜8の成膜時の膜厚、及び膜厚の調整量などに応じて加熱温度、加熱時間が設定される。
<第3の実施形態>
この例では、孔部21内にポリ尿素が入り込んでいる状態(図4(b))から孔部21内にポリ尿素が満たされた状態(図4(c))に至るまでの工程が犠牲膜の断面形状を調整するステップに相当し、低誘電率膜20上に積層されているポリ尿素膜8を除去する工程が犠牲膜の膜量を調整するステップに相当する。
また後述するように低誘電率膜20上のポリ尿素膜8が除去されていることから、ビアホール及びトレンチに銅を埋め込んだ後のCMP工程時における不具合を回避できる。具体的には、低誘電率膜20上に有機膜が残った状態でCMPを行うと、トレンチに埋められた銅の表面部が低誘電率膜20よりも若干突出する現象が見られるが、この現象が回避できる。なお、この不具合は有機膜の成分がCMPに悪影響を及ぼしていると推測される。
イソシアネート及びアミンの蒸気圧差が1桁以上である組み合わせとしては、イソシアネートからイソシアネート官能基を除いた骨格分子とアミンからアミン官能基を除いた骨格分子とが同一である例、即ち互いに同一骨格分子を備えたイソシアネート及びアミンを挙げることができる。例えばアミン官能基が結合したH6XDAの蒸気圧は、当該H6XDAの骨格分子と同一の骨格分子であって、イソシアネート官能基が結合したH6XDIの蒸気圧に比べて1桁以上高い。
既述の第1及び第3の実施形態の具体例について説明する。
<第1の実施形態>
図13〜図15は、図1及び図2に示した第1の実施形態を適用した具体的な製造工程の一例を示す図である。この例は、例えばSiOCHからなる層間絶縁膜61に対してデュアルダマシンにより配線金属を埋め込む一連の処理工程の一部に相当する。
図13(a)に示す基板は、下層側の回路の銅配線61の上にSiC(炭化シリコン)膜62及び層間絶縁膜63がこの順に積層され、SiO2膜64をマスクとしてビアホールに対応する位置にホール65が形成された基板である
しかる後に、SiO2膜66及びトレンチに対応する凹部に露出しているSiO2膜65をエッチングして除去し、更にトレンチに対応する凹部に露出している層間絶縁膜63を、トレンチの底部に対応する高さ位置までエッチングにより除去する(図15(a))。その後、ポリ尿素膜8を除去し(図15(b))、トレンチ及びビアホールに銅配線68を埋め込む(図15(c))。銅配線を埋め込む前にポリ尿素膜8を除去する工程は、既述のように加熱による解重合あるいは酸素を含むプラズマによるアッシングにより行われる。
図16〜図18は、図4に示した第3の実施形態を適用した具体的な製造工程の一例を示す図である。この例は、デュアルダマシンにより配線金属を埋め込む一連の処理工程の一部に相当する。11は下層側の例えば層間絶縁膜、12は層間絶縁膜11に埋め込まれた配線材料である銅配線、13はエッチング時のストッパーの機能を持つエッチングストッパー膜である。
エッチングストッパー膜13の上には、層間絶縁膜である低誘電率膜20が形成されている。低誘電率膜20は、この例ではSiOC膜が用いられる。低誘電率膜20は多孔質であり、低誘電率膜20内の孔部21を極めて模式的に示している。
次いで基板を既述のように加熱することにより孔部21内がポリ尿素で埋め尽くされる。このとき例えば加熱を継続することにより低誘電率膜20の表面のポリ尿素膜8が消失する(図16(c))。
これらのマスクを用いて公知の手法によりビアホール201、トレンチ202をこの順に形成すると共に、ビアホール201の底部のエッチングストッパー膜13をエッチングして除去する(図17(b))。エッチングはプラズマを用いて行われるが、低誘電率膜20の孔部21には、保護膜であるポリ尿素が埋め込まれていることから、低誘電率膜20に対するプラズマのダメージが抑えられる。
スピンコーティング法は、レジスト液などの薬液を基板の表面に塗布する、一般的に用いられている手法であり、基板を例えばバキュームチャックに吸着させ、基板の中心部に薬液を吐出すると共にバキュームチャックを高速で回転させて、薬液を展伸させる塗布法である。またノズルの直前の上流側で液体であるイソシアネート及び液体であるアミンを混合し、混合液をノズルから基板に吐出させてスピンコーティングを行ってもよい。
また自己重合の原料である、イソシアネート(液体)を基板に供給し、次いで当該基板に水分、例えば水蒸気を供給するようにしてもよい。この場合イソシアネートは、液体として基板に供給してもよいが、ミストとして供給してもよい。イソシアネートと水分とを反応させると、イソシアネートが加水分解して直ちにポリ尿素が生成される。
イソシアネート(液体)を基板に供給する手法としては例えば上述のスピンコーティング法を利用することができる。またイソシアネートと水分とを反応させる手法としては、例えば80℃の加熱雰囲気でありかつ水蒸気雰囲気(相対湿度100%)に基板を位置させることにより、水蒸気がイソシアネートと反応する。水蒸気処理を行う装置としては、例えば処理容器内の底部側に、ヒータを内蔵した基板の載置台を配置し、載置台の上方に基板全体にシャワー上に水蒸気を吐出する水蒸気吐出部を設けた構成を採用することができる。
溝からなる凹部が形成されたシリコン層を表層に有する基板にポリ尿素膜を成膜した。溝幅は5000μm、溝の深さは300nmである。ポリ尿素膜は、真空雰囲気にて1,3−ビス(イソシアネートメチル)シクロヘキサン(H6XDI)と1,3−ビス(アミノメチル)シクロヘキサン(H6XDA)とを交互に気体の状態で供給することにより300nmの膜厚に成膜した。次いで真空雰囲気下において不活性ガスである窒素ガスを処理雰囲気に供給しながら、基板を330℃で20秒間加熱した。
図19(a)及び(b)は、夫々加熱前後における基板の側面のSEM(走査型電子顕微鏡)写真である。この結果から分かるように、ポリ尿素膜を加熱することにより段差部分が平滑化され、断面形状の調整及び膜量調整を行えることが裏付けられている。
ホールが形成されたシリコン層を表層に有する基板にポリ尿素膜を成膜した。ホールの口径、深さは夫々80nm及び2μmである。ポリ尿素膜は評価試験1と同様の方法で成膜した。次いで真空雰囲気下において窒素ガスを処理雰囲気に供給しながら基板を260℃で5分間加熱した。)
図20は、基板の断面のSEM写真示しており、図20(a)及び(b)は、夫々加熱前後の状態を示している。なお、写真の横の並びについては、左端がホール全体、中央がホールの上部、右端がホールの底部を夫々示している。
図20(a)の状態では、ポリ尿素膜はホールの内壁に沿って付着しているが、ホール内を埋め込むには至らず、ホール内にシームが生成されている。図20(b)の状態では、ホール内のシームが消えている。従ってポリ尿素膜を加熱することにより、既述した通り、ポリ尿素膜が解重合し、次いで冷却されてモノマーが重合し、ホール内がポリ尿素で満たされることが裏付けられている。
更に基板を同様の雰囲気で300℃で5分間加熱した。図20(c)は、この加熱処理後の基板の断面のSEM写真である。SEM写真によれば、基板の表面のポリ尿素膜が除去され(詳しくはホールの上部のポリ尿素膜も除去され)、ホールの底部にポリ尿素膜が残っていることが分かる。従って加熱時間、加熱温度を調整することで、ホール内にポリ尿素膜が埋め込まれ、更に基板の表面部のポリ尿素膜の膜厚を調整できることが裏付けられている。
SiOCからなる多孔質の低誘電率膜を有する基板に対して、イソシアネートであるH6XDIとアミンであるH6XDAとを交互に気体の状態で3秒ずつ供給し、このサイクルを100サイクル行ってポリ尿素膜を成膜した。この基板の表面部についてXPS(X-ray Photoelectron Spectroscopyにより組成を調べたところ、図21に示す通りであった。
図21から分かるように基板の表面に近い部位においては、Si及びOが少なく、Cが多いが、表面から離れた部位においては、Cが減少し、またSi及びOが増加している。そして深さが変わっても、これらの原子濃度はほぼ一定である。従って低誘電率膜の上にポリ尿素膜が積層されかつ低誘電率膜の孔部内にポリ尿素が埋め込まれていることが分かる。
更に基板を評価試験1と同様の雰囲気で280℃で5分間加熱し、基板の表面部について組成を調べたところ、図22に示す通りであった。図22から分かるように基板の表面に近い部位から遠い部位に至るまでC、Si、Oの原子濃度がほぼ一定であることから、ポリ尿素膜のうち、低誘電率膜の上に積層されていた部分が除去されている。
そして図21及び図22において、低誘電率膜に対応する領域の窒素濃度(2)について比較すると、図22の窒素濃度が図21の窒素濃度よりも少し高い。従って図4(b)の状態では、低誘電率膜の孔部に対するポリ尿素の埋め込みは不十分であるが、図4(d)の状態では、低誘電率膜の孔部に対してポリ尿素が十分埋め込まれていることがわかる。
12 銅配線
13 エッチングストッパー膜
20 低誘電率膜
21 孔部
22 ハードマスク
201 ビアホール
202 トレンチ
51 処理容器
54 加熱ランプ
61 銅配線
62 SiC膜
63 層間絶縁膜
64 SiO2膜
65 ホール
70 真空容器
71a、72a 原料供給源
71b、72b 気化器
73 シャワーヘッド
8 ポリ尿素膜
81〜83 基板
81a 凸部
82a 凹部
83a 凹部
Claims (8)
- 基板に対して処理を行い、半導体装置を製造する方法において、
基板の表面に重合用の原料を供給して、尿素結合を有する重合体からなる犠牲膜を形成する工程と、
次に、前記犠牲膜を加熱することにより、当該犠牲膜の断面形状を変えるステップと共に当該犠牲膜の膜厚を調整するステップを行う工程と、
その後、前記基板の表面に対して処理を行う工程と、
次いで、前記犠牲膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記犠牲膜を除去する工程は、前記犠牲膜を加熱することにより前記重合体を解重合する工程であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記犠牲膜が形成される基板の表面には段差が形成され、
前記犠牲膜の断面形状を変えるステップは、前記犠牲膜の表面を平滑化するステップであることを特徴とする請求項1または2記載の半導体装置の製造方法。 - 前記犠牲膜が形成される基板の表面には凹部が形成され、
前記犠牲膜の断面形状を変えるステップは、前記凹部内に形成された空隙を埋め尽くす工程であり、
前記犠牲膜の膜厚を調整するステップは、基板の表面が犠牲膜により覆われた状態で当該犠牲膜の表面の高さを小さくするステップであることを特徴とする請求項1または2記載の半導体装置の製造方法。 - 前記犠牲膜が形成される基板の表面には多孔質の低誘電率膜が形成され、
前記犠牲膜を形成する工程は、前記重合体を前記低誘電率膜内の孔部内に押し込む工程であり、
前記犠牲膜の断面形状を変えるステップは、前記犠牲膜を形成する工程にて形成された、前記孔部内の隙間を重合体により埋め尽くすステップであり、
前記犠牲膜の膜厚を調整するステップは、前記低誘電率膜の上に成膜されている前記犠牲膜を除去するステップであることを特徴とする請求項1または2記載の半導体装置の製造方法。 - 前記犠牲膜を形成する工程は、イソシアネートの蒸気とアミンの蒸気とを基板に供給すると共に基板を加熱してイソシアネートとアミンとを重合反応させる工程であることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置の製造方法。
- 前記犠牲膜を形成する工程は、イソシアネートの液体とアミンの液体とを基板に供給してイソシアネートとアミンとを当該基板表面で重合反応させる工程であることを特徴とする1ないし5のいずれか一項に記載の半導体装置の製造方法。
- 前記犠牲膜を形成する工程は、イソシアネートの液体またはミストを基板に供給すると共に前記基板に水分を供給してイソシアネートを加水分解してアミンを生成し、イソシアネートとアミンとを重合反応させる工程であることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017204744A JP6926939B2 (ja) | 2017-10-23 | 2017-10-23 | 半導体装置の製造方法 |
TW107136632A TWI775968B (zh) | 2017-10-23 | 2018-10-18 | 半導體裝置之製造方法 |
KR1020180124818A KR102435733B1 (ko) | 2017-10-23 | 2018-10-19 | 반도체 장치의 제조 방법 |
US16/165,228 US10790135B2 (en) | 2017-10-23 | 2018-10-19 | Method of manufacturing semiconductor device |
CN201811234403.7A CN109698115B (zh) | 2017-10-23 | 2018-10-23 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017204744A JP6926939B2 (ja) | 2017-10-23 | 2017-10-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019079888A true JP2019079888A (ja) | 2019-05-23 |
JP6926939B2 JP6926939B2 (ja) | 2021-08-25 |
Family
ID=66171246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017204744A Active JP6926939B2 (ja) | 2017-10-23 | 2017-10-23 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10790135B2 (ja) |
JP (1) | JP6926939B2 (ja) |
KR (1) | KR102435733B1 (ja) |
CN (1) | CN109698115B (ja) |
TW (1) | TWI775968B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6809315B2 (ja) * | 2017-03-15 | 2021-01-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び真空処理装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09143681A (ja) * | 1995-11-14 | 1997-06-03 | Ulvac Japan Ltd | 高分子薄膜の形成方法 |
JP2013140980A (ja) * | 2011-12-28 | 2013-07-18 | Toshiba Corp | 半導体装置の製造の方法 |
JP2015111610A (ja) * | 2013-12-06 | 2015-06-18 | メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 | 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法 |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2437348B2 (de) * | 1974-08-02 | 1976-10-07 | Ausscheidung in: 24 62 105 | Verfahren zur herstellung von reliefstrukturen |
JPH07209864A (ja) * | 1994-01-20 | 1995-08-11 | Ulvac Japan Ltd | パターン形成方法およびパターン形成装置 |
JPH07258370A (ja) * | 1994-03-28 | 1995-10-09 | Ulvac Japan Ltd | ポリ尿素膜の製造方法 |
JP4076245B2 (ja) * | 1997-04-11 | 2008-04-16 | 株式会社アルバック | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 |
JPH10289902A (ja) * | 1997-04-11 | 1998-10-27 | Ulvac Japan Ltd | 成膜装置 |
US7923383B2 (en) * | 1998-05-21 | 2011-04-12 | Tokyo Electron Limited | Method and apparatus for treating a semi-conductor substrate |
US6495208B1 (en) * | 1999-09-09 | 2002-12-17 | Virginia Tech Intellectual Properties, Inc. | Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites |
US20030196680A1 (en) * | 2002-04-19 | 2003-10-23 | Dielectric Systems, Inc | Process modules for transport polymerization of low epsilon thin films |
US7425346B2 (en) * | 2001-02-26 | 2008-09-16 | Dielectric Systems, Inc. | Method for making hybrid dielectric film |
US7144827B2 (en) * | 2002-01-17 | 2006-12-05 | Silecs Oy | Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications |
JP2004079901A (ja) * | 2002-08-21 | 2004-03-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2005092014A (ja) * | 2003-09-19 | 2005-04-07 | Jsr Corp | 多層レジストプロセス用熱分解性下層膜形成組成物、下層膜、多層レジストおよびパターン形成方法 |
JP2005292528A (ja) * | 2004-04-01 | 2005-10-20 | Jsr Corp | レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法 |
EP1812381B1 (en) * | 2004-11-04 | 2011-02-16 | Showa Denko K.K. | Ethylenically unsaturated group-containing isocyanate compound and process for producing the same, and reactive monomer, reactive (meth)acrylate polymer and its use |
EP1859072A2 (en) * | 2005-03-18 | 2007-11-28 | Brewer Science, Inc. | Deposition of polymeric materials and precursors therefor |
WO2007015364A1 (ja) * | 2005-08-03 | 2007-02-08 | Konica Minolta Holdings, Inc. | 薄膜トランジスタの製造方法 |
JP5000112B2 (ja) * | 2005-09-09 | 2012-08-15 | 東京応化工業株式会社 | ナノインプリントリソグラフィによるパターン形成方法 |
JP4692319B2 (ja) * | 2006-02-17 | 2011-06-01 | ソニー株式会社 | 半導体装置の製造方法 |
JP2007329446A (ja) * | 2006-05-12 | 2007-12-20 | Seiko Epson Corp | 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 |
US8318966B2 (en) * | 2006-06-23 | 2012-11-27 | Praxair Technology, Inc. | Organometallic compounds |
JP2008103653A (ja) * | 2006-09-22 | 2008-05-01 | Tohoku Univ | 半導体装置及び半導体装置の製造方法 |
US7598169B2 (en) * | 2007-02-21 | 2009-10-06 | International Business Machines Corporation | Method to remove beol sacrificial materials and chemical residues by irradiation |
JP4860525B2 (ja) * | 2007-03-27 | 2012-01-25 | 富士フイルム株式会社 | 硬化性組成物及び平版印刷版原版 |
JP5445788B2 (ja) * | 2008-03-10 | 2014-03-19 | 日産化学工業株式会社 | 画像形成用下層膜組成物 |
EP2393106A4 (en) * | 2009-01-29 | 2012-10-03 | Showa Denko Kk | CURABLE COMPOSITION FOR TRANSFER MATERIAL AND UREA COMPOUND CONTAINING (METH) ACRYLOYL GROUP |
JP2011040561A (ja) * | 2009-08-11 | 2011-02-24 | Tokyo Electron Ltd | 半導体装置の製造方法。 |
US20110244142A1 (en) * | 2010-03-30 | 2011-10-06 | Applied Materials, Inc. | Nitrogen doped amorphous carbon hardmask |
KR101849397B1 (ko) * | 2010-11-02 | 2018-04-17 | 닛산 가가쿠 고교 가부시키 가이샤 | 막 형성용 조성물 |
US8623447B2 (en) * | 2010-12-01 | 2014-01-07 | Xerox Corporation | Method for coating dielectric composition for fabricating thin-film transistors |
CA2826113C (en) * | 2011-01-31 | 2018-09-04 | Bristol-Myers Squibb Company | C-17 and c-3 modified triterpenoids with hiv maturation inhibitory activity |
JP5857942B2 (ja) * | 2011-11-30 | 2016-02-10 | 信越化学工業株式会社 | 蒸着用フッ素系表面処理剤及び該表面処理剤で蒸着処理された物品 |
WO2013109684A1 (en) * | 2012-01-18 | 2013-07-25 | Dow Corning Corporation | Silicon-rich antireflective coating materials and method of making same |
JP5862459B2 (ja) * | 2012-05-28 | 2016-02-16 | 東京エレクトロン株式会社 | 成膜方法 |
JP5894106B2 (ja) * | 2012-06-18 | 2016-03-23 | 信越化学工業株式会社 | レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法 |
US8870345B2 (en) * | 2012-07-16 | 2014-10-28 | Xerox Corporation | Method of making superoleophobic re-entrant resist structures |
JP6004172B2 (ja) * | 2012-07-31 | 2016-10-05 | 日産化学工業株式会社 | カルボニル基含有カルバゾールノボラックを含むリソグラフィー用レジスト下層膜形成組成物 |
US8877658B2 (en) * | 2012-10-17 | 2014-11-04 | Globalfoundries Inc. | Directed self-assembly of block copolymers using laser annealing |
US11592747B2 (en) * | 2012-12-14 | 2023-02-28 | Nissan Chemical Industries, Ltd. | Resist underlayer film-forming composition comprising carbonyl-containing polyhydroxy aromatic ring novolac resin |
KR20140087904A (ko) * | 2012-12-31 | 2014-07-09 | 삼성전자주식회사 | 블록 코폴리머 층의 패턴 형성 방법 |
JP2016519039A (ja) * | 2013-03-15 | 2016-06-30 | エヌディーエスユー リサーチ ファウンデーション | 直接注入による液状ヒドロロシラン組成物を用いたシリコン含有材料の合成方法 |
US10172189B2 (en) | 2013-04-26 | 2019-01-01 | Applied Materials, Inc. | Method and apparatus for microwave treatment of dielectric films |
US20160141530A1 (en) * | 2013-06-11 | 2016-05-19 | Sharp Kabushiki Kaisha | Semiconductor element and semiconductor element manufacturing method |
US9548200B2 (en) * | 2013-08-21 | 2017-01-17 | Applied Materials, Inc. | Variable frequency microwave (VFM) processes and applications in semiconductor thin film fabrications |
US9177795B2 (en) * | 2013-09-27 | 2015-11-03 | Micron Technology, Inc. | Methods of forming nanostructures including metal oxides |
CN105706222B (zh) * | 2013-11-21 | 2018-11-23 | 株式会社尼康 | 布线图案的制造方法和晶体管的制造方法 |
TWI573808B (zh) * | 2013-12-31 | 2017-03-11 | 陶氏全球科技責任有限公司 | 經引導之自組裝圖案形成方法及組成物 |
US9761443B2 (en) * | 2014-01-31 | 2017-09-12 | The Regents Of The University Of California | Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same |
US9508549B2 (en) * | 2014-12-26 | 2016-11-29 | Dow Global Technologies Llc | Methods of forming electronic devices including filling porous features with a polymer |
JP6502885B2 (ja) * | 2015-05-18 | 2019-04-17 | 信越化学工業株式会社 | レジスト下層膜材料及びパターン形成方法 |
US10115586B2 (en) * | 2016-05-08 | 2018-10-30 | Tokyo Electron Limited | Method for depositing a planarization layer using polymerization chemical vapor deposition |
-
2017
- 2017-10-23 JP JP2017204744A patent/JP6926939B2/ja active Active
-
2018
- 2018-10-18 TW TW107136632A patent/TWI775968B/zh active
- 2018-10-19 KR KR1020180124818A patent/KR102435733B1/ko active IP Right Grant
- 2018-10-19 US US16/165,228 patent/US10790135B2/en active Active
- 2018-10-23 CN CN201811234403.7A patent/CN109698115B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09143681A (ja) * | 1995-11-14 | 1997-06-03 | Ulvac Japan Ltd | 高分子薄膜の形成方法 |
JP2013140980A (ja) * | 2011-12-28 | 2013-07-18 | Toshiba Corp | 半導体装置の製造の方法 |
JP2015111610A (ja) * | 2013-12-06 | 2015-06-18 | メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 | 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109698115A (zh) | 2019-04-30 |
JP6926939B2 (ja) | 2021-08-25 |
KR20190045071A (ko) | 2019-05-02 |
KR102435733B1 (ko) | 2022-08-25 |
TW201923968A (zh) | 2019-06-16 |
US20190122883A1 (en) | 2019-04-25 |
TWI775968B (zh) | 2022-09-01 |
US10790135B2 (en) | 2020-09-29 |
CN109698115B (zh) | 2023-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9293361B2 (en) | Materials and methods of forming controlled void | |
US11056349B2 (en) | Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus | |
JP6610812B2 (ja) | 半導体装置の製造方法、真空処理装置及び基板処理装置 | |
TWI696034B (zh) | 半導體裝置之製造方法 | |
US7855123B2 (en) | Method of integrating an air gap structure with a substrate | |
TWI779196B (zh) | 半導體裝置之製造方法及基板處理裝置 | |
US20050191847A1 (en) | Method for manufacturing semiconductor device | |
US11495490B2 (en) | Semiconductor device manufacturing method | |
KR102435733B1 (ko) | 반도체 장치의 제조 방법 | |
JP6696491B2 (ja) | 半導体装置の製造方法及び真空処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6926939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |