CN108364871A - 一种薄膜晶体管及其制备方法 - Google Patents

一种薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN108364871A
CN108364871A CN201810294275.9A CN201810294275A CN108364871A CN 108364871 A CN108364871 A CN 108364871A CN 201810294275 A CN201810294275 A CN 201810294275A CN 108364871 A CN108364871 A CN 108364871A
Authority
CN
China
Prior art keywords
grid
polysilicon layer
lightly doped
doped region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810294275.9A
Other languages
English (en)
Inventor
齐鹏博
陈叶凯
唐元江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201810294275.9A priority Critical patent/CN108364871A/zh
Publication of CN108364871A publication Critical patent/CN108364871A/zh
Priority to PCT/CN2018/121361 priority patent/WO2019184461A1/zh
Priority to US16/344,904 priority patent/US20210005756A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法，所述方法包括以下步骤：先提供一基板，在所述基板上依次制备缓冲层、多晶硅层、栅绝缘层以及栅极，其中，所述栅极绝缘的设置于所述多晶硅层的上方；然后对所述多晶硅层进行N‑离子掺杂，在对应所述栅极两侧的多晶硅中形成轻掺杂区；再在所述栅极以及所述栅绝缘层上制备一层光刻胶，经刻蚀后，在所述栅极两侧形成光刻胶图案；之后以所述光刻胶图案和所述栅极为掩模对所述多晶硅层进行N+离子掺杂，在对应所述光刻胶图案以及所述栅极两侧的所述轻掺杂区中形成重掺杂区。

Description

一种薄膜晶体管及其制备方法
技术领域
本发明涉及阵列基板制造领域，尤其涉及一种薄膜晶体管及 其制备方法。
背景技术
LTPS(低温多晶硅)技术具有载流子迁移率高的优势，适合 用来制作高分辨率显示屏。目前的LTPS技术中，制造MOS(金 属氧化物半导体)器件需要进行多次离子注入制程，如NCD、NP、 N-、PP等。
现LTPS技术中，先经过一次光刻过程定义出对应NP部(重 掺杂区部)的相应区域，在该区域注入N+对多晶硅层进行掺杂， 形成NP部，再制造栅极，经第二次光刻过程后注入N-对多晶硅 层进行掺杂，形成LDD部(lightly doped drain，轻掺杂区部)。此 方法对NP部和栅极的对准工艺要求高，一旦NP部和栅极对准出 现偏差，会导致LDD部宽度不对称，造成MOS器件出现热载流 子效应，导致最终点灯形成电性Mura(漏光)，如图1所示，多晶 硅层101两侧的第一轻掺杂区部102与第二轻掺杂区部103的宽 度不均一，从而影响显示效果。
因此，有必要提供一种薄膜晶体管的制备方法，以解决现有 技术所存在的问题。
发明内容
本发明提供一种薄膜晶体管及其制备方法，能够改善重掺杂 区部与栅极的对称性，避免栅极与重掺杂区部对称偏差而导致轻 掺杂区部宽度不均一，减少制程风险。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种薄膜晶体管的制备方法，所述方法包括以下 步骤：
步骤S1、提供一基板，在所述基板上依次制备缓冲层、多晶 硅层、栅绝缘层以及栅极，其中，所述栅极绝缘的设置于所述多 晶硅层的上方；
步骤S2、对所述多晶硅层进行N-离子掺杂，在对应所述栅极 的两侧的多晶硅中形成轻掺杂区；
步骤S3、在所述栅极以及所述栅绝缘层上制备一层光刻胶， 经刻蚀后，在所述栅极两侧形成光刻胶图案；
步骤S4、以所述光刻胶图案和所述栅极为掩模对所述多晶硅 层进行N+离子掺杂，在对应所述光刻胶图案以及所述栅极两侧的 所述轻掺杂区中形成重掺杂区。
根据本发明一优选实施例，位于所述栅极两侧的所述光刻胶 图案大小形状相同。
根据本发明一优选实施例，所述光刻胶的材料为原硅酸四乙 酯。
根据本发明一优选实施例，所述光刻胶进行蚀刻时，去除对 应所述栅极或所述多晶硅层的所述光刻胶。
根据本发明一优选实施例，所述栅极两侧的所述光刻胶图案 分别对应第一轻掺杂区及第二轻掺杂区，所述第一轻掺杂区远离 所述多晶硅层和所述栅极对应部分的一端形成第一重掺杂区，所 述第二轻掺杂区远离所述多晶硅层和所述栅极对应部分的一端形成第二重掺杂区。
根据本发明一优选实施例，所述步骤S4之后还包括以下步骤：
步骤S5、去除所述光刻胶图案；
步骤S6、在预设区域制备源极与漏极。
本发明还包括一种薄膜晶体管，所述薄膜晶体管包括：
多晶硅层；
轻掺杂区部，与所述多晶硅层同层设置，且设置于所述多晶 硅层的两端；
重掺杂区部，与所述多晶硅层同层设置，且设置于所述轻掺 杂区部远离所述多晶硅层的一侧；
栅极，绝缘的设置于所述多晶硅层的上方；
源极，电性设置于所述重掺杂区部的一端；
漏极，与所述源极相对设置且电性设置于所述重掺杂区部的 另一端；
其中，所述轻掺杂区部包括位于所述多晶硅层两侧的第一轻 掺杂区部与第二轻掺杂区部，且所述第一轻掺杂区部与所述第二 轻掺杂区部的宽度相等。
根据本发明一优选实施例，所述重掺杂区部包括位于所述第 一轻掺杂区部远离所述多晶硅层和所述栅极对应部分一侧的第一 重掺杂区部，以及位于所述第二轻掺杂区部远离所述多晶硅层和 所述栅极对应部分一侧的第二重掺杂区部，所述第一重掺杂区部与所述第二重掺杂区部的宽度相等。
根据本发明一优选实施例，所述第一重掺杂区部距所述多晶 硅层的距离与所述第二重掺杂区部距所述多晶硅层的距离相等。
根据本发明一优选实施例，所述轻掺杂区部是通过对所述多 晶硅层进行N-离子掺杂来形成的，所述重掺杂区部是通过对所述 多晶硅层进行N+离子掺杂来形成的。
本发明的有益效果为：相较于现有的薄膜晶体管的制备方法， 本发明的薄膜晶体管及其制备方法通过先制作栅极图案，再注入 N-在对应栅极两侧的多晶硅中形成轻掺杂区；之后在栅极上沉积 一层光刻胶(TEOS，原硅酸四乙酯膜)，然后蚀刻形成栅极两侧的 光刻胶图案；以光刻胶图案与栅极为掩模注入N+进行掺杂，在对 应所述光刻胶图案以及所述栅极两侧的所述轻掺杂区中形成重掺 杂区。本方案缩减了一道重掺杂区的光刻制程，节省成本(光刻 机为生产成本瓶颈机台)；同时也显著改善重掺杂区部与栅极的对 称性，减少制程风险。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将 对实施例或现有技术描述中所需要使用的附图作简单介绍，显而 易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领 域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。
图1为采用现有技术制备的薄膜晶体管结构示意图；
图2为本发明提供的薄膜晶体管的制备方法流程图；
图3a～3d为本发明提供的薄膜晶体管的制备流程示意图；
图4为本发明提供的薄膜晶体管结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可 用以实施的特定实施例。本发明所提到的方向用语，例如[上]、 [下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附 加图式的方向。因此，使用的方向用语是用以说明及理解本发明， 而非用以限制本发明。在图中，结构相似的单元是用以相同标号 表示。
本发明针对现有技术的薄膜晶体管的制备方法，存在重掺杂 区部与栅极的对称性容易发生偏差，从而导致多晶硅层两侧的轻 掺杂区部宽度不均一，进而影响显示效果的技术问题，本实施例 能够解决该缺陷。
如图2所示，为本发明提供的薄膜晶体管的制备方法流程图。 所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备缓冲层、多晶 硅层、栅绝缘层以及栅极，其中，所述栅极绝缘的设置于所述多 晶硅层的上方；
步骤S2、对所述多晶硅层进行N-离子掺杂，在对应所述栅极 的两侧的多晶硅中形成轻掺杂区；
步骤S3、在所述栅极以及所述栅绝缘层上制备一层光刻胶， 经刻蚀后，在所述栅极两侧形成光刻胶图案；
步骤S4、以所述光刻胶图案和所述栅极为掩模对所述多晶硅 层进行N+离子掺杂，在对应所述光刻胶图案以及所述栅极两侧的 所述轻掺杂区中形成重掺杂区。
具体地，参照图3a～3d所示，为本发明提供的薄膜晶体管的 制备流程示意图。
如图3a所示，先提供一基板301，在所述基板301上制备缓 冲层302；在所述缓冲层302上制备多晶硅层303；在所述多晶硅 层303上制备一层栅绝缘层304；以及在所述栅绝缘层304上对应 所述多晶硅层303制备栅极305；对所述多晶硅层303进行N-离 子掺杂，以在对应所述栅极305两侧的所述多晶硅层303中形成 轻掺杂区306。
如图3b所示，接着，在所述栅绝缘层304与所述栅极305表 面沉积一层光刻胶307。优选的，采用化学气相沉积法(CVD)进 行沉积。优选的，所述光刻胶307为一层原硅酸四乙酯膜(tetraethyl orthosilicate，TEOS)。对所述光刻胶307进行刻蚀，优选的，采 用干刻蚀法以各向异性进行蚀刻，去除对应所述栅极305或所述 多晶硅层对应上方的所述光刻胶307，在所述栅极305两侧分别形 成相应的光刻胶图案。所述光刻胶307的材料还可以为其他类型。
如图3c所示，所述光刻胶图案对应薄膜晶体管制程所需的轻 掺杂区，包括位于所述栅极305两侧大小形状相同的第一光刻胶 图案3071与第二光刻胶图案3072；所述轻掺杂区包括分别位于所 述多晶硅层303两侧的第一轻掺杂区3061与第二轻掺杂区3062。 其中，所述第一光刻胶图案3071所在位置对应所述第一轻掺杂区 3061，所述第二光刻胶图案3072所在位置对应所述第二轻掺杂区 3062。
如图3d所示，以所述第一光刻胶图案3071与所述第二光刻 胶图案3072以及所述栅极305为掩模对所述多晶硅层303进行 N+离子掺杂，在对应所述光刻胶图案以及所述栅极305两侧的所 述轻掺杂区中形成重掺杂区。所述重掺杂区包括第一重掺杂区308 与第二重掺杂区309。所述第一轻掺杂区3061远离所述多晶硅层 303和所述栅极305对应部分一端的所述轻掺杂区形成所述第一重 掺杂区308，所述第二轻掺杂区3062远离所述多晶硅层303和所 述栅极305对应部分一端的所述轻掺杂区形成所述第二重掺杂区 309。其中，所述第一轻掺杂区3061与所述第二轻掺杂区3062的 宽度相等，以及所述第一重掺杂区308与所述第二重掺杂区309 的宽度也相等。
所述薄膜晶体管的制备方法还包括以下步骤：
步骤S5、去除所述光刻胶图案；
步骤S6、在预设区域制备源极与漏极。
其中，所述光刻胶图案的去除方法与现有技术相同，以及所 述源极与所述漏极的制备方法也与现有技术相同，此处不再赘述。
本发明还提供一种薄膜晶体管，优选的采用上述制备方法制 备，如图4所示，先提供一基板401，在所述基板401上设置有缓 冲层402，所述缓冲层402表面设置有所述薄膜晶体管，所述薄膜 晶体管包括：多晶硅层403；栅极408，绝缘的设置于所述多晶硅 层403的上方；轻掺杂区部，与所述多晶硅层403同层设置，且 设置于所述多晶硅层403的两端；所述轻掺杂区部包括位于所述 多晶硅层403两侧的第一轻掺杂区部404与第二轻掺杂区部405；重掺杂区部，与所述多晶硅层403同层设置，且设置于所述轻掺 杂区部远离所述多晶硅层403的一侧；所述重掺杂区部包括位于 所述第一轻掺杂区部404远离所述多晶硅层403和所述栅极408 对应部分一侧的第一重掺杂区部406，以及位于所述第二轻掺杂区 部405远离所述多晶硅层403和所述栅极408对应部分一侧的第 二重掺杂区部407；源极409与所述第一重掺杂区部406电性设置； 漏极410与所述源极409相对设置且与所述第二重掺杂区部407 电性设置。
其中，所述第一轻掺杂区部404与所述第二轻掺杂区部405 的宽度相等；所述第一重掺杂区部406与所述第二重掺杂区部407 的宽度相等。所述第一重掺杂区部406距所述多晶硅层403的距 离与所述第二重掺杂区部407距所述多晶硅层403的距离相等。 所述轻掺杂区部是通过对所述多晶硅层403进行N-离子掺杂来形 成的，所述重掺杂区部是通过对所述多晶硅层403进行N+离子掺 杂来形成的。
相较于现有的薄膜晶体管的制备方法，本发明的薄膜晶体管 及其制备方法通过先制作栅极图案，再注入N-在对应栅极两侧的 多晶硅中形成轻掺杂区；之后在栅极上沉积一层光刻胶(TEOS， 原硅酸四乙酯膜)，然后蚀刻形成栅极两侧的光刻胶图案；以光刻 胶图案与栅极为掩模注入N+进行掺杂，在对应所述光刻胶图案以 及所述栅极两侧的所述轻掺杂区中形成重掺杂区。本方案缩减了 一道重掺杂区的光刻制程，节省成本(光刻机为生产成本瓶颈机 台)；同时也显著改善重掺杂区部与栅极的对称性，减少制程风险。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优 选实施例并非用以限制本发明，本领域的普通技术人员，在不脱 离本发明的精神和范围内，均可作各种更动与润饰，因此本发明 的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，所述方法包括以下步骤：
步骤S1、提供一基板，在所述基板上依次制备缓冲层、多晶硅层、栅绝缘层以及栅极，其中，所述栅极绝缘的设置于所述多晶硅层的上方；
步骤S2、对所述多晶硅层进行N-离子掺杂，在对应所述栅极两侧的多晶硅中形成轻掺杂区；
步骤S3、在所述栅极以及所述栅绝缘层上制备一层光刻胶，经刻蚀后，在所述栅极两侧形成光刻胶图案；
步骤S4、以所述光刻胶图案和所述栅极为掩模对所述多晶硅层进行N+离子掺杂，在对应所述光刻胶图案以及所述栅极两侧的所述轻掺杂区中形成重掺杂区。
2.根据权利要求1所述的制备方法，其特征在于，位于所述栅极两侧的所述光刻胶图案大小形状相同。
3.根据权利要求1所述的制备方法，其特征在于，所述光刻胶的材料为原硅酸四乙酯。
4.根据权利要求1所述的制备方法，其特征在于，所述光刻胶进行蚀刻时，去除对应所述栅极或所述多晶硅层的所述光刻胶。
5.根据权利要求1所述的制备方法，其特征在于，所述栅极两侧的所述光刻胶图案分别对应第一轻掺杂区及第二轻掺杂区，所述第一轻掺杂区远离所述多晶硅层和所述栅极对应部分的一端形成第一重掺杂区，所述第二轻掺杂区远离所述多晶硅层和所述栅极对应部分的一端形成第二重掺杂区。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤S4之后还包括以下步骤：
步骤S5、去除所述光刻胶图案；
步骤S6、在预设区域制备源极与漏极。
7.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
多晶硅层；
轻掺杂区部，与所述多晶硅层同层设置，且设置于所述多晶硅层的两端；
重掺杂区部，与所述多晶硅层同层设置，且设置于所述轻掺杂区部远离所述多晶硅层的一侧；
栅极，绝缘的设置于所述多晶硅层的上方；
源极，电性设置于所述重掺杂区部的一端；
漏极，与所述源极相对设置且电性设置于所述重掺杂区部的另一端；
其中，所述轻掺杂区部包括位于所述多晶硅层两侧的第一轻掺杂区部与第二轻掺杂区部，且所述第一轻掺杂区部与所述第二轻掺杂区部的宽度相等。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述重掺杂区部包括位于所述第一轻掺杂区部远离所述多晶硅层和所述栅极对应部分一侧的第一重掺杂区部，以及位于所述第二轻掺杂区部远离所述多晶硅层和所述栅极对应部分一侧的第二重掺杂区部，所述第一重掺杂区部与所述第二重掺杂区部的宽度相等。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述第一重掺杂区部距所述多晶硅层的距离与所述第二重掺杂区部距所述多晶硅层的距离相等。
10.根据权利要求7所述的薄膜晶体管，其特征在于，所述轻掺杂区部是通过对所述多晶硅层进行N-离子掺杂来形成的，所述重掺杂区部是通过对所述多晶硅层进行N+离子掺杂来形成的。
CN201810294275.9A 2018-03-30 2018-03-30 一种薄膜晶体管及其制备方法 Pending CN108364871A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810294275.9A CN108364871A (zh) 2018-03-30 2018-03-30 一种薄膜晶体管及其制备方法
PCT/CN2018/121361 WO2019184461A1 (zh) 2018-03-30 2018-12-15 一种薄膜晶体管及其制备方法
US16/344,904 US20210005756A1 (en) 2018-03-30 2018-12-15 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810294275.9A CN108364871A (zh) 2018-03-30 2018-03-30 一种薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN108364871A true CN108364871A (zh) 2018-08-03

Family

ID=63001984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810294275.9A Pending CN108364871A (zh) 2018-03-30 2018-03-30 一种薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20210005756A1 (zh)
CN (1) CN108364871A (zh)
WO (1) WO2019184461A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659235A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
WO2019184461A1 (zh) * 2018-03-30 2019-10-03 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031519A1 (en) * 2000-04-07 2001-10-18 Philips Corporation Electronic device manufacture
CN1479146A (zh) * 2002-08-28 2004-03-03 Lg.飞利浦Lcd有限公司 用于防止液晶显示器件中的断开的结构及其制造方法
CN101022094A (zh) * 2007-03-20 2007-08-22 友达光电股份有限公司 平面显示器的半导体结构及其制造方法
CN103996656A (zh) * 2014-04-30 2014-08-20 京东方科技集团股份有限公司 显示基板的制造方法和显示基板
CN105140276A (zh) * 2015-08-14 2015-12-09 京东方科技集团股份有限公司 薄膜晶体管制作方法及阵列基板制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364871A (zh) * 2018-03-30 2018-08-03 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031519A1 (en) * 2000-04-07 2001-10-18 Philips Corporation Electronic device manufacture
CN1479146A (zh) * 2002-08-28 2004-03-03 Lg.飞利浦Lcd有限公司 用于防止液晶显示器件中的断开的结构及其制造方法
CN101022094A (zh) * 2007-03-20 2007-08-22 友达光电股份有限公司 平面显示器的半导体结构及其制造方法
CN103996656A (zh) * 2014-04-30 2014-08-20 京东方科技集团股份有限公司 显示基板的制造方法和显示基板
CN105140276A (zh) * 2015-08-14 2015-12-09 京东方科技集团股份有限公司 薄膜晶体管制作方法及阵列基板制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019184461A1 (zh) * 2018-03-30 2019-10-03 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN109659235A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置

Also Published As

Publication number Publication date
WO2019184461A1 (zh) 2019-10-03
US20210005756A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
CN105304500B (zh) N型tft的制作方法
CN105161459B (zh) 低温多晶硅阵列基板及其制作方法
CN105118807B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
US10971530B2 (en) Manufacturing method for a TFT array substrate and TFT array substrate
CN108364871A (zh) 一种薄膜晶体管及其制备方法
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN106847702B (zh) 一种漏极轻偏移结构的制备方法
CN108598086B (zh) Tft阵列基板的制作方法及tft阵列基板
KR20010062351A (ko) 반도체 장치 및 그의 제조 방법
CN112599606A (zh) 薄膜晶体管及其制造方法、显示面板和显示装置
CN107275191B (zh) 一种薄膜晶体管及制备方法、阵列基板和显示面板
CN108538861A (zh) 阵列基板及其制造方法、显示面板
CN106783734B (zh) 一种低温多晶硅阵列基板及其制作方法
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法
CN107910378A (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN106298802B (zh) 一种ltps阵列基板及制造方法、显示面板
CN110379821A (zh) 一种阵列基板及其制造方法
CN105489499B (zh) Ltps薄膜晶体管制造方法
CN109659323A (zh) 一种显示面板及其制作方法
CN103311129A (zh) 薄膜晶体管阵列基板及其沟道形成方法
CN104035218A (zh) 一种阵列基板及数据线断线的修复方法
JP2004303791A (ja) 薄膜トランジスタ構造及びその製造方法
CN106935502A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180803