TWI478215B - 藉由固相擴散形成超淺摻雜區域之方法 - Google Patents

藉由固相擴散形成超淺摻雜區域之方法 Download PDF

Info

Publication number
TWI478215B
TWI478215B TW101111477A TW101111477A TWI478215B TW I478215 B TWI478215 B TW I478215B TW 101111477 A TW101111477 A TW 101111477A TW 101111477 A TW101111477 A TW 101111477A TW I478215 B TWI478215 B TW I478215B
Authority
TW
Taiwan
Prior art keywords
dopant
layer
substrate
ultra
patterned
Prior art date
Application number
TW101111477A
Other languages
English (en)
Other versions
TW201246299A (en
Inventor
Robert D Clark
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201246299A publication Critical patent/TW201246299A/zh
Application granted granted Critical
Publication of TWI478215B publication Critical patent/TWI478215B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

藉由固相擴散形成超淺摻雜區域之方法 【相關專利及申請案之參照】
本申請案係關於審查中之美國專利申請案第13/077,688號，其發明名稱為「METHOD FOR FORMING ULTRA-SHALLOW BORON DOPING REGIONS BY SOLID PHASE DIFFUSION」，且其申請日與本案相同。該申請案之全部內容係合併於此做為參考文獻。
一般而言，本發明關於半導體元件及其形成方法；具體而言，本發明關於超淺摻雜物區域之形成，其係藉由固相擴散從摻雜物層進入基板層中。
半導體工業的特徵為，具有在既定的半導體晶片上製造更大、更複雜的電路之趨勢。更大、更複雜的電路係藉由將電路內個別元件之尺寸縮小、以及使元件彼此排列更接近而達成。當例如金氧半導體(MOS)或雙載子電晶體等元件內之個別構件之尺寸縮小、且元件構件彼此更接近時，可獲得改善的電性。然而，必須注意在基板中摻雜區域的形成，以確保有害的電場環境不會生成。
當減少元件構件(例如在MOS元件中之電晶體閘極、及雙載子元件中之射極區域)之尺寸時，也必須減少在半導體基板中所形成之摻雜區域之接面深度。具有均勻摻雜輪廓及高表面濃度之淺接面之形成已經證明是非常困難的。常用的技術是，利用離子植入設備將摻雜物原子植入至基板中。利用離子植入，高能摻雜物原子以高速撞擊基板表面並且被驅入基板中。雖然此方法對於具有中等深度接面之摻雜區域之形成已經證明是有效的，但利用離子植入以形成超淺接面是非常困難的。在形成淺植入接面所需之低能量下，基板內之能量化的摻雜物原子之路徑及植入均勻度均是難以控制的。能量化的摻雜物原子之植入對基板中之 晶格造成損害，其是難以修復的。由晶格損害所造成之錯位可能輕易地刺穿淺接面，造成穿過接面之漏電流。此外，p型摻雜物(例如硼，其快速地在矽中擴散)之植入，在被引入至基板中之後，造成摻雜物原子之過度分散。於是，在基板之特定區域中(特別是在基板表面處)形成高局限濃度的p型摻雜物原子變得困難。
此外，電晶體及記憶體裝置之新元件結構正被實施，其使用摻雜的三維結構。此類元件之例子包括，但不限於，鰭式場效電晶體(FinFET)、三閘極場效電晶體、凹陷通道電晶體(RCAT)、及嵌入式動態隨機存取記憶體(EDRAM)溝槽。為了均勻地摻雜這些結構，希望擁有保形的(conformal)摻雜方法。離子植入製程實際上是直線對傳的(line of site)，因此需要特別的基板定向，以均勻地摻雜鰭式及溝槽式結構。此外，在高元件密度下，遮蔽效應使得利用離子植入技術進行鰭式結構的均勻摻雜變得非常困難、或甚至不可能。習知的電漿摻雜及原子層摻雜是已經展現三維半導體結構之保形摻雜之技術，但其每一者受限於在理想條件下可以使用之摻雜物密度及深度之範圍。本發明之實施例提出用於形成超淺摻雜區域之方法，其克服了數個上述的問題。
描述用於超淺硼摻雜物區域形成之複數實施例，其係藉由固相擴散從硼摻雜物層進入基板層之中。摻雜物區域可形成在平面基板中、在基板上之凸出特徵部中、或在基板中之凹陷特徵部中。
根據一實施例，提出在基板中形成超淺硼(B)摻雜物區域之方法。該方法包括利用原子層沉積(AID)沉積硼摻雜物層與基板直接接觸，該硼摻雜物層包含藉由硼胺前驅物或有機硼前驅物及反應物氣體之交替氣體暴露所形成之氧化物、氮化物或氮氧化物。該方法更包括圖案化該硼摻雜物層、及藉由熱處理使硼從經圖案化的硼摻雜物層擴散至基板中，以在基板中形成超淺硼摻雜物區域。
根據某些實施例，提出在基板之凸出特徵部或凹陷特徵部中形成超淺摻雜物區域之方法。
根據另一實施例，提出在基板中形成超淺摻雜物區域之方法。該方法包括，利用原子層沉積(ALD)沉積包含第一摻雜物之第一摻雜物層與基板直接接觸，及圖案化該第一摻雜物層。該方法更包括，利用ALD沉積包含第二摻雜物之第二摻雜物層與基板直接接觸、並且鄰接於經圖案化的第一摻雜物層，第一及第二摻雜物層包含氧化物、氮化物或氮氧化物，其中第一及第二摻雜物層包含n型摻雜物或p型摻雜物，附帶條件為第一或第二摻雜物層不包含相同的摻雜物，其中n型摻雜物及p型摻雜物係選自於：硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鉈(Tl)、氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi)。該方法更包括，藉由熱處理使第一摻雜物從第一摻雜物層擴散至基板中，以在基板中形成第一超淺摻雜物區域，及藉由熱處理使第二摻雜物從第二摻雜物層擴散至基板中，以在基板中形成第二超淺摻雜物區域。
根據又另一實施例，提出在基板中形成超淺摻雜物區域之方法。該方法包括：形成一經圖案化層在該基板上、一經圖案化的頂蓋層在該經圖案化層上、及一側壁間隔物，該側壁間隔物緊靠著該基板、該經圖案化的頂蓋層、及該經圖案化層；利用原子層沉積(ALD)沉積一第一摻雜物層鄰接於該側壁間隔物並且與該基板直接接觸，該第一摻雜物層包含一第一摻雜物；沉積一第一頂蓋層在該第一摻雜物層上；及平坦化該第一頂蓋層及該第一摻雜物層。該方法更包括：移除該經圖案化的頂蓋層及該經圖案化層；沉積一第二摻雜物層鄰接於該側壁間隔物並且與該基板直接接觸，該第二摻雜物層包含一第二摻雜物；及沉積一第二頂蓋層在該第二摻雜物層上，該第一及第二摻雜物層包括氧化物、氮化物或氮氧化物，其中該第一及第二摻雜物層包含n型摻雜物或p型摻雜物，附帶條件為該第一或第二摻雜物層不包含相同的摻雜物，及其中該n型摻雜物及該p型摻雜物係選自於硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鉈(Tl)、氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi)。該方法更包括：藉由熱處理使該第一摻雜物 從該第一摻雜物層擴散至該基板中，以在該基板中形成第一超淺摻雜物區域，及藉由熱處理使該第二摻雜物從該第二摻雜物層擴散至該基板中，以在該基板中形成第二超淺摻雜物區域。
在數個實施例中揭示在半導體元件中形成超淺摻雜物區域之方法，其係藉由固相擴散從摻雜物層進入基板層之中。摻雜物區域可包括，例如，平面電晶體、FinFET、或三閘極場效電晶體之超淺源極-汲極延伸。超淺摻雜物區域形成之其它應用可包括通道摻雜代替閘極製程流程、及用於FinFET、或極薄絕緣層上矽(ET-SOI)元件。具有極薄替代半導體通道之元件也可使用所揭示的方法加以摻雜，例如絕緣層上鍺元件(GeOI)或Ge FinFET及III-V族通道元件，例如GaAs、InGaAs、或InGaSb FinFET。此外，形成在非晶Si或多晶Si層中之元件，例如EDRAM元件，可使用所揭示的方法以調整Si摻雜程度。
熟悉此相關領域者將了解，各種實施例可在缺少一或多個特定細節、或使用其它替代物及/或額外方法、材料或構件之情況下加以實施。在其它例子中，熟知的結構、材料或操作並未詳細地顯示或描述，以避免模糊了本發明各種實施例之樣態。類似地，為解釋之目的，特定的數目、材料或組態被提出，以提供對於本發明之徹底了解。此外，應當了解，在圖式中所示之各種實施例係例示性的表示，不必然按照比例繪製。
在整個說明書中之「一實施例」表示，與該實施例有關的特定特徵、結構、材料或特性係包含在本發明之至少一實施例中，但不表示其出現在每一實施例中。因此，在整個說明書之各個地方出現之詞組「在一實施例中」，並不必然涉及本發明之相同實施例。
圖1A至1E顯示，根據本發明之實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。圖1A顯示基板100之概要橫剖面圖。基板100可以是任何尺寸，例如200 mm基板、300 mm基板、或甚至更大的基板。根據一實施例，基板100可包 含Si，例如結晶Si、多晶Si、或非晶Si。在一例子中，基板100可以是拉伸應變Si層。根據另一實施例，基板100可包含Ge或Six Ge1-x 化合物，其中x是Si的原子分率，1-x是Ge的原子分率，且0<x<1。例示性的Six Ge1-x 化合物包括Si0.1 Ge0.9 、Si0.2 Ge0.8 、Si0.3 Ge0.7 、Si0.4 Ge0.6 、Si0.5 Ge0.5 、Si0.6 Ge0.4 、Si0.7 Ge0.3 、Si0.8 Ge0.2 、及Si0.9 Ge0.1 。在一例子中，基板100可以是沉積在鬆弛Si0.5 Ge0.5 緩衝層上之拉伸應變Six Ge1-x (x>0.5)或壓縮應變Ge層。根據某些實施例，基板100可包括絕緣層上矽(SOI)。
圖1B顯示可利用原子層沉積(ALD)加以沉積並且與基板100直接接觸之摻雜物層102、及隨後可沉積在摻雜物層102上之頂蓋層104。在某些例子中，頂蓋層104可能在圖1B至1D之膜結構中被省略。摻雜物層102可包括氧化物層(例如SiO2 )、氮化物層(例如SiN)、或氮氧化物層(例如SiON)、或其兩者以上之組合。摻雜物層102可包括一或多個摻雜物，其來自元素週期表之：IIIA族的硼(B)、鋁(Al)、鎵(Ga)、銦(In)及鉈(Tl)；及VA族的氮(N)、磷(P)、砷(As)、銻(Sb)及鉍(Bi)。根據某些實施例，摻雜物層102可包括低摻雜物程度，例如在約0.5至約5原子百分率摻雜物。根據其它實施例，摻雜物層102可包括中摻雜物程度，例如在約5至約20原子百分率摻雜物。再根據其它實施例，摻雜物層可包括高摻雜物程度，例如大於20原子百分率摻雜物。在某些例子中，摻雜物層102之厚度可能是4奈米(nm)或更小，例如在1 nm至4 nm之間、在2 nm至4 nm之間、或在3 nm至4 nm之間。然而，可使用其它厚度。
根據其它實施例，摻雜物層102可包括氧化物層、氮化物層、或氮氧化物層形式之摻雜高介電常數介電材料，或由其所組成。在高介電常數介電材料中之摻雜物可選自於上述所列舉的摻雜物。高介電常數介電材料可包括一或多個金屬元素，選自於鹼土元素、稀土元素、元素週期表之IIIA族、IVA族、及IVB族元素。鹼土金屬元素包括鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)及鋇(Ba)。例示性的氧化物包括氧化鎂、氧化鈣、氧化鋇、及其組合。稀土金屬元素可選自於下列群組：鈧(Sc)、釔(Y)、鎦(Lu)、 鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、及鐿(Yb)。IVB族元素包括鈦(Ti)、鉿(Hf)、及鋯(Zr)。根據本發明之某些實施例，高介電常數介電材料可包括HfO2 、HfON、HfSiON、ZIO2 、ZrON、ZrSiON、TiO2 、TiON、Al2 O3 、La2 O3 、W2 O3 、CeO2 、Y2 O3 、或Ta2 O5 、或其兩者以上之組合。然而，其它介電材料被考慮且可以被使用。可使用在高介電常數介電材料之ALD中之前驅物氣體係描述在美國專利第7,772,073號之中，其全部內容係合併於此做為參考資料。
頂蓋層104可能是氧化物層、氮化物層、或氮氧化物層，並且可包括Si及/或上述之高介電常數介電材料之一或多者。頂蓋層104可利用，例如，化學氣相沉積(CVD)或ALD加以沉積。在某些例子中，頂蓋層104之厚度可能在1 nm至100 nm之間、在2 nm至50 nm之間、或在2 nm至20 nm之間。
根據本發明之實施例，圖1B所示之膜結構可被圖案化，以形成經圖案化的膜結構，其概要地顯示在圖1C中。例如，可使用習知的光微影圖案化及蝕刻方法，以形成經圖案化的摻雜物層106及經圖案化的頂蓋層108。
然後，圖1C中之經圖案化的膜結構可以被熱處理，以使摻雜物110(例如B、Al、Ga、In、Tl、N、P、As、Sb、或Bi)從經圖案化的摻雜物層106擴散至基板100中，並且在經圖案化的摻雜物層106之下形成超淺摻雜物區域112於基板100中(圖1D)。熱處理可包括在惰性氛圍(例如，氬(Ar)、或氮氣(N2 ))或在氧化氛圍(例如氧氣(O2 )或水(H2 O))下將基板100加熱至介於100℃及1000℃之間的溫度10秒至10分鐘。某些熱處理例子包括基板溫度在100℃至500℃之間、在200℃至500℃之間、在300℃至500℃之間、及在400℃至500℃之間。其它例子包括基板溫度在500℃及1000℃之間、在600℃至1000℃之間、在700℃至1000℃之間、在800℃至1000℃之間、及在900℃至1000℃之間。在某些例子中，熱處理可包括快速熱退火(RTA)、尖波退火、或雷射尖波退火。
在某些例子中，超淺摻雜物區域112之厚度可能在1 nm至10 nm之間、或在2 nm及5 nm之間。然而，熟悉此項技術者將輕易得知，在基板100中之超淺摻雜物區域112之下邊界可能不是遽變的，而是具有摻雜物濃度逐漸減少之特性。
在熱處理及超淺摻雜物區域112之形成後，可使用乾式蝕刻製程或溼式蝕刻製程以移除經圖案化的摻雜物層106及經圖案化的頂蓋層108。產生的結構係描繪在圖1E中。此外，在熱處理之後，可實施乾式或溼式清潔製程，以從基板100移除任何蝕刻殘留物。
根據本發明之另一實施例，在基板100上沉積摻雜物層102之後，摻雜物層102可被圖案化以形成經圖案化的摻雜物層106，之後，可將頂蓋層保形地沉積在經圖案化的摻雜物層106上。接著，可進一步處理該膜結構，如圖1D至1E所示，以形成超淺摻雜物區域112於基板100中。
圖6A顯示凸出特徵部601之概要橫剖面圖，本發明之實施例可被應用於此。例示性的凸出特徵部601係形成在基板600上。基板600及凸出特徵部601之材料可包括圖1A之基板100之上述材料之一或多者。在一例子中，基板600及凸出特徵部601可包含相同的材料(例如Si)或由相同的材料所組成。熟悉此項技術者將輕易得知，本發明之實施例可應用於基板上之其它簡單或複雜的凸出特徵部。
圖6B顯示沉積在圖6A之凸出特徵部601上之保形摻雜物層602之概要橫剖面圖。保形摻雜物層602之材料可包括圖1B之摻雜物層102之上述材料之一或多者。隨後，類似於圖1C至1E所述之膜結構，圖6B之膜結構可被處理，包括，例如，沉積頂蓋層(未顯示)在摻雜物層602上，圖案化摻雜物層602(未顯示)及頂蓋層(未顯示)如所需，熱處理經圖案化的摻雜物層(未顯示)以使摻雜物從經圖案化的摻雜物層(未顯示)擴散至基板600中及/或至凸出特徵部601中，及移除經圖案化的摻雜物層(未顯示)及經圖案化的頂蓋層(未顯示)。
圖7A顯示凹陷特徵部701之概要橫剖面圖，本發明之 實施例可被應用於此。例示性的凹陷特徵部701係形成在基板700中。基板700之材料可包括圖1A之基板100之上述材料之一或多者。在一例子中，基板700可包含Si或由Si所組成。熟悉此項技術者將輕易得知，本發明之實施例可應用於基板上之其它簡單或複雜的凹陷特徵部。
圖7B顯示沉積在圖7A之凹陷特徵部701中之保形摻雜物層702之概要橫剖面圖。保形摻雜物層702之材料可包括圖1B之摻雜物層102之上述材料之一或多者。隨後，類似於圖1C至1E所述之膜結構，圖7B之膜結構可被處理，包括，例如，沉積頂蓋層(未顯示)在摻雜物層702上，圖案化摻雜物層702(未顯示)及頂蓋層(未顯示)如所需，熱處理經圖案化的摻雜物層(未顯示)以使摻雜物從經圖案化的摻雜物層(未顯示)擴散至凹陷特徵部701之基板700中，及移除經圖案化的摻雜物層(未顯示)及經圖案化的頂蓋層(未顯示)。
圖2A至2E顯示，根據本發明之另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。在圖1A至1E所述之材料(例如，基板、摻雜物層、摻雜物、及頂蓋層組成)、處理條件(例如沉積方法及熱處理條件)、及層厚度之一或多者可輕易地被使用在圖2A至2E所圖示之實施例中。
圖2A顯示基板200之概要橫剖面圖。圖2B顯示在基板200上形成之經圖案化的遮罩層202，以在基板200上定義在經圖案化的遮罩層202中之摻雜物窗(井)203。經圖案化的遮罩層202可能是，例如，氮化物硬遮罩(例如SiN硬遮罩)，其可使用習知的光微影圖案化及蝕刻方法加以形成。
圖2C顯示由ALD所沉積之摻雜物層204，其在摻雜物窗203中與基板200直接接觸，並且在經圖案化的遮罩層202上，且頂蓋層206被沉積在摻雜物層204上。摻雜物層204可包含n型摻雜物或p型摻雜物。在某些實施例中，頂蓋層206可從圖2C至2D之膜結構中被省略。
然後，圖2C中之膜結構可以被熱處理，以使摻雜物208從摻雜物層204擴散至基板200中，並且在摻雜物窗203中之摻 雜物層204之下形成超淺摻雜物區域210於基板200中(圖2D)。在某些例子中，超淺摻雜物區域210之厚度可能在1 nm至10 nm之間、或在2 nm及5 nm之間。然而，熟悉此項技術者將輕易得知，在基板200中之超淺摻雜物區域210之下邊界可能不是遽變的，而是具有摻雜物濃度逐漸減少之特性。
在熱處理及超淺摻雜物區域210之形成後，可使用乾式蝕刻製程或溼式蝕刻製程以移除經圖案化的遮罩層202、摻雜物層204、及頂蓋層206(圖2E)。此外，在熱處理之後，可實施乾式或溼式清潔製程，以從基板200移除任何蝕刻殘留物。
圖3A至3D顯示，根據本發明之又另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。圖3A至3D所示之製程流程可，例如，包括在平面SOI、FinFET、或ET SOI中之通道摻雜。此外，該製程流程可被應用於形成自對準超淺源極/汲極延伸。在圖1A至1E所述之材料(例如，基板、摻雜物層、摻雜物、及頂蓋層組成)、處理條件(例如沉積方法及熱處理條件)、及層厚度之一或多者可輕易地被使用在圖3A至3D所圖示之實施例中。
圖3A顯示類似於圖1C之膜結構之概要橫剖面圖，並且包括與基板300直接接觸之經圖案化的第一摻雜物層302、及在該經圖案化的第一摻雜物層302上之經圖案化的頂蓋層304。經圖案化的第一摻雜物層302可包含n型摻雜物或p型摻雜物。
圖3B顯示第二摻雜物層306及第二頂蓋層308，第二摻雜物層306可保形地沉積在經圖案化的頂蓋層304上、並且鄰接於經圖案化的第一摻雜物層302直接在基板300上，第二頂蓋層308係沉積在第二摻雜物層306上。在某些例子中，第二頂蓋層308可從圖3B至3C之膜結構中被省略。第二摻雜物層306可包含n型摻雜物或p型摻雜物，附帶條件為第二摻雜物層306不包含與經圖案化的第一摻雜物層302相同的摻雜物，且經圖案化的第一摻雜物層302及第二摻雜物層306之中只有一者包含p型摻雜物，經圖案化的第一摻雜物層302及第二摻雜物層306之中只有一者包含n型摻雜物。
然後，圖3B中之膜結構可以被熱處理，以使第一摻雜物310從經圖案化的第一摻雜物層302擴散至基板300中，以在經圖案化的第一摻雜物層302之下形成第一超淺摻雜物區域312於基板300中。此外，熱處理使第二摻雜物314從第二摻雜物層306擴散至基板300中，以在第二摻雜物層306下之基板300中形成第二超淺摻雜物區域316(圖3C)。
在熱處理之後，可使用乾式蝕刻製程或溼式蝕刻製程以移除經圖案化的第一摻雜物層302、經圖案化的頂蓋層304、第二摻雜物層306、及第二頂蓋層308(圖3D)。此外，在熱處理之後，可實施清潔製程，以從基板300移除任何蝕刻殘留物。
圖4A至4F顯示，根據本發明之再另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。圖4A至4E所示之製程流程可，例如，被應用在用於形成具有自對準源極/汲極延伸之閘極最終虛擬電晶體之製程。在圖1A至1E所述之材料(例如，基板、摻雜物層、摻雜物、及頂蓋層組成)、處理條件(例如沉積方法及熱處理條件)、及層厚度之一或多者可輕易地被使用在圖4A至4F所圖示之實施例中。
圖4A顯示膜結構之概要橫剖面圖，該膜結構包括在基板400上之經圖案化的第一摻雜物層402、在經圖案化的第一摻雜物層402上之經圖案化的頂蓋層404、及在經圖案化的頂蓋層404上之經圖案化的虛擬閘極電極層406(例如，多晶矽)。經圖案化的第一摻雜物層402可包含n型摻雜物或p型摻雜物。在某些例子中，經圖案化的頂蓋層404可從圖4A至4E之膜結構中被省略。
圖4B概要地顯示緊靠著經圖案化的虛擬閘極電極層406、經圖案化的頂蓋層404、及經圖案化的第一摻雜物層402之第一側壁間隔物層408。第一側壁間隔物層408可包含氧化物(例如SiO2 )或氮化物(例如SiN)，並且可利用沉積保形層在圖4A之膜結構上及非等向性蝕刻該保形層而加以形成。
圖4C顯示第二摻雜物層410，其可保形地沉積在圖4B所示的膜結構上，包括鄰接於第一側壁間隔物層408與基板400直接接觸。此外，第二頂蓋層420係保形地沉積在第二摻雜物層 410上。第二摻雜物層410可包含n型摻雜物或p型摻雜物，附帶條件為第二摻雜物層410不包含與經圖案化的第一摻雜物層402相同的摻雜物，且經圖案化的第一摻雜物層402及第二摻雜物層410之中只有一者包含p型摻雜物，經圖案化的第一摻雜物層402及第二摻雜物層410之中只有一者包含n型摻雜物。在某些例子中，第二頂蓋層420可從圖4C至4D之膜結構中被省略。
然後，圖4C中之膜結構可以被熱處理，以使第一摻雜物412從經圖案化的第一摻雜物層402擴散至基板400中，並且在經圖案化的第一摻雜物層402下之基板400中形成第一超淺摻雜物區域414。此外，熱處理使第二摻雜物416從第二摻雜物層410擴散至基板400中，以在第二摻雜物層410下之基板400中形成第二超淺摻雜物區域418。
在熱處理之後，可使用乾式蝕刻製程或溼式蝕刻製程以移除第二摻雜物層410及第二頂蓋層420，以形成圖4E所概要顯示的膜結構。此外，在熱處理之後，可實施清潔製程，以從基板400移除任何蝕刻殘留物。
接著，可形成緊靠著第一側壁間隔物層408之第二側壁間隔物層422。其係概要地顯示在圖4F中。第二側壁間隔物層422可包含氧化物(例如SiO2 )或氮化物(例如SiN)，並且可利用沉積保形層在膜結構上及非等向性蝕刻該保形層而加以形成。
然後，可進一步處理圖4F所示之膜結構。此進一步處理可包括形成額外的源極/及極延伸或實施包括離子植入、襯墊沉積等之替代閘極製程流程。
圖5A至5E顯示，根據本發明之另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。圖5A至5E所示之製程流程可，例如，被應用在用於形成能帶間穿隧電晶體之由間隔物所界定的P-i-N接面之製程。在圖1A至1E所述之材料(例如，基板、摻雜物層、摻雜物、及頂蓋層組成)、處理條件(例如沉積方法及熱處理條件)、及層厚度之一或多者可輕易地被使用在圖5A至5E所圖示之實施例中。
圖5A顯示膜結構之概要橫剖面圖，該膜結構包括在基 板500上之經圖案化層502(例如氧化物、氮化物、或氮氧化物層)、在經圖案化層502上之經圖案化的頂蓋層504(例如，多晶矽)。圖5A更顯示緊靠著基板500、經圖案化的頂蓋層504、及經圖案化層502之側壁間隔物層506。側壁間隔物層506可包含氧化物(例如SiO2 )或氮化物(例如SiN)，並且可利用沉積保形層及非等向性蝕刻該保形層而加以形成。
圖5B顯示第一摻雜物層508及第一頂蓋層510之概要橫剖面圖，包含第一摻雜物之第一摻雜物層508由ALD所沉積、鄰接於側壁間隔物層506與基板500直接接觸，第一頂蓋層510(例如，氧化物層)係沉積在第一摻雜物層508上。產生的膜結構可被平坦化(例如，利用化學機械研磨，CMP)以形成圖5B所示的膜結構。
然後，可使用乾式蝕刻製程或溼式蝕刻製程以移除經圖案化層502及經圖案化的頂蓋層504。接著，可沉積包含第二摻雜物之第二摻雜物層512與基板500直接接觸，及沉積第二頂蓋層514(例如，氧化物層)在第二摻雜物層512上。產生的膜結構可被平坦化(例如，利用CMP)以形成圖5C所示之經平坦化的膜結構。第一摻雜物層508及第二摻雜物層512可包含n型摻雜物或p型摻雜物，附帶條件為第一摻雜物層508及第二摻雜物層512不包含相同的摻雜物，且第一摻雜物層508及第二摻雜物層512之中只有一者包含p型摻雜物，第一摻雜物層508及第二摻雜物層512之中只有一者包含n型摻雜物。
然後，圖5C中之膜結構可以被熱處理，以使第一摻雜物516從第一摻雜物層508擴散至基板500中，並且在第一摻雜物層508下之基板500中形成第一超淺摻雜物區域518。此外，熱處理使第二摻雜物520從第二摻雜物層512擴散至基板500中，以在第二摻雜物層512下之基板500中形成第二超淺摻雜物區域522(圖5D)。圖5E顯示在基板500中、由間隔物所界定的第一及第二超淺摻雜物區域518及522。
在此，將根據本發明之數個實施例描述用於在基板上沉積摻雜物層之範例方法。
根據一實施例，硼摻雜物層可包括硼氧化物、硼氮化物、或硼氮氧化物。根據其它實施例，硼摻雜物層可包括氧化物層、氮化物層或氮氧化物層之形式之硼摻雜高介電常數材料，或由其所組成。在一例子中，可藉由ALD以沉積硼氧化物摻雜層，其係藉由：a)提供一基板在用於實施ALD製程之處理腔室中，b)使基板暴露至氣相硼胺或有機硼前驅物，c)將處理腔室沖淨/抽真空，d)使基板暴露至包含H2 O、O2 、或O3 、或其組合之反應物氣體，e)將處理腔室沖淨/抽真空，及f)重複步驟b)至e)若干次數，直至硼氧化物摻雜物層具有所需的厚度。根據其它實施例，可以在步驟d)中使用包含NH3 之反應物氣體以沉積硼氮化物摻雜物層、或可以在步驟d)中使用包含1)H2 O、O2 、或O3 、及NH3 、或2)NO、NO2 、或N2 O、及選擇性的H2 O、O2 、O3 、及NH3 之一或多者之反應物氣體以沉積硼氮氧化物摻雜物層。
根據本發明之實施例，硼胺可包括Ln B(NR1 R2 )3 形式之硼化合物，其中L是中性的路易士鹼，n是0或1，R1 及R2 每一者可選自於烷基、芳基、氟烷基、氟芳基、烷氧烷基、及胺烷基(aminoalkyl)。硼胺之例子包括B(NMe2 )3 、(Me3 )B(NMe2 )3 及B[N(CF3 )2 ]3 。根據本發明之實施例，有機硼可包括Ln BR1 R2 R3 形式之硼化合物，其中L是中性的路易士鹼，n是0或1，R1 、R2 及R3 每一者可選自於烷基、芳基、氟烷基、氟芳基、烷氧烷基、及胺烷基。硼胺之例子包括BMe3 、(Me3 N)BMe3 、B(CF3 )3 及(Me3 N)B(C6 F3 )。
根據一實施例，砷摻雜物層可包括砷氧化物、砷氮化物、或砷氮氧化物。根據其它實施例，砷摻雜物層可包括氧化物層、氮化物層或氮氧化物層之形式之砷摻雜高介電常數材料，或由其所組成。在一例子中，可藉由ALD以沉積砷氧化物摻雜物層，其係藉由：a)提供一基板在用於實施ALD製程之處理腔室中，b)使基板暴露至氣相的含砷前驅物，c)將處理腔室沖淨/抽真空，d)使基板暴露至H2 O、O2 、或O3 、或其組合，e)將處理腔室沖淨/抽真空，及f)重複步驟b)至e)若干次數，直至砷氧化物摻雜物層具有所需的厚度。根據其它實施例，可以在步驟d)中使用NH3 以沉積砷氮化物摻雜物層、或在步驟d)中使用1)H2 O、O2 、或O3 、及NH3 、或2)NO、NO2 、或N2 O、及選擇性的H2 O、O2 、O3 、及NH3 之一或多者以沉積砷氮氧化物摻雜物層。根據本發明之某些實施例，氣相的含砷前驅物可包括砷鹵化物，例如AsCl3 、AsBr3 、或AsI3 。
根據一實施例，磷摻雜物層可包括磷氧化物、磷氮化物、或磷氮氧化物。根據其它實施例，磷摻雜物層可包括氧化物層、氮化物層或氮氧化物層之形式之磷摻雜高介電常數材料，或由其所組成。在一例子中，可藉由ALD以沉積磷氧化物摻雜物層，其係藉由：a)提供一基板在用於實施ALD製程之處理腔室中，b)使基板暴露至氣相的含磷前驅物，c)將處理腔室沖淨/抽真空，d)使基板暴露至包含H2 O、O2 、或O3 、或其組合之反應物氣體，e)將處理腔室沖淨/抽真空，及f)重複步驟b)至e)若干次數，直至磷氧化物摻雜物層具有所需的厚度。根據其它實施例，可以在步驟d)中使用包含NH3 之反應物氣體以沉積磷氮化物摻雜物層、或在步驟d)中使用包含1)H2 O、O2 、或O3 、及NH3 、或2)NO、NO2 、或N2 O、及選擇性的H2 O、O2 、O3 、及NH3 之一或多者之反應物氣體以沉積磷氮氧化物摻雜物層。根據本發明之某些實施例，氣相的含磷前驅物可包括[(CH3 )2 N]3 PO、P(CH3 )3 、PH3 、OP(C6 H3 )3 、OPCl3 、PCl3 、PBr3 、[(CH3 )2 N]3 P、P(C4 H9 )3 。
已經描述藉由來自摻雜物層之固相擴散進入基板、以形成超淺摻雜物區域之複數實施例。為了說明及描述之目的，本發明之實施例之上述說明已經被提出。不打算是詳盡的或將本發明限定於所揭露的精確形式。此發明說明及下述的申請專利範圍包括僅用於記述之目的、而不應被解釋為限制之用語。例如，本文(包括申請專利範圍)中所使用之用語「在...上」不需要「在基板上」之一膜是直接在該基板上並且直接與該基板接觸；可能有第二膜或其它結構在該膜與該基板之間。
熟悉此相關技藝者可了解，根據上述教示，許多修改及變化是可能的。對於圖式中所顯示之各種組成，熟悉此項技藝者將認識各種等效的結合及替代。因此，本發明之範圍不應被限定 於此發明說明，而應被隨附之申請專利範圍所界定。
100‧‧‧基板
102‧‧‧摻雜物層
104‧‧‧頂蓋層
106‧‧‧經圖案化的摻雜物層
108‧‧‧經圖案化的頂蓋層
110‧‧‧摻雜物
112‧‧‧超淺摻雜物區域
200‧‧‧基板
202‧‧‧遮罩層
203‧‧‧摻雜物窗(井)
204‧‧‧摻雜物層
206‧‧‧頂蓋層
208‧‧‧摻雜物
210‧‧‧超淺摻雜物區域
300‧‧‧基板
302‧‧‧第一摻雜物層
304‧‧‧頂蓋層
306‧‧‧第二摻雜物層
308‧‧‧第二頂蓋層
310‧‧‧第一摻雜物
312‧‧‧第一超淺摻雜物區域
314‧‧‧第二摻雜物
316‧‧‧第二超淺摻雜物區域
400‧‧‧基板
402‧‧‧第一摻雜物層
404‧‧‧頂蓋層
406‧‧‧虛擬閘極電極層
408‧‧‧第一側壁間隔物層
410‧‧‧第二摻雜物層
412‧‧‧第一摻雜物
414‧‧‧第一超淺摻雜物區域
416‧‧‧第二摻雜物
418‧‧‧第二超淺摻雜物區域
420‧‧‧第二頂蓋層
422‧‧‧第二側壁間隔物層
500‧‧‧基板
502‧‧‧經圖案化層
504‧‧‧經圖案化的頂蓋層
506‧‧‧側壁間隔物層
508‧‧‧第一摻雜物層
510‧‧‧第一頂蓋層
512‧‧‧第二摻雜物層
514‧‧‧第二頂蓋層
516‧‧‧第一摻雜物
518‧‧‧第一超淺摻雜物區域
520‧‧‧第二摻雜物
522‧‧‧第二超淺摻雜物區域
600‧‧‧基板
601‧‧‧凸出特徵部
602‧‧‧摻雜物層
700‧‧‧基板
701‧‧‧凹陷特徵部
702‧‧‧摻雜物層
在隨附的圖式中：
圖1A至1E顯示，根據本發明之實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。
圖2A至2E顯示，根據本發明之另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。
圖3A至3D顯示，根據本發明之又另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。
圖4A至4F顯示，根據本發明之再另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。
圖5A至5E顯示，根據本發明之另一實施例，在基板中形成超淺摻雜物區域之製程流程之概要橫剖面圖。
圖6A顯示凸出特徵部之概要橫剖面圖，本發明之實施例可被應用於此。
圖6B顯示沉積在圖6A之凸出特徵部上之保形摻雜物層之概要橫剖面圖。
圖7A顯示凹陷特徵部之概要橫剖面圖，本發明之實施例可被應用於此。
圖7B顯示沉積在圖7A之凹陷特徵部中之保形摻雜物層之概要橫剖面圖。
100‧‧‧基板
102‧‧‧摻雜物層
104‧‧‧頂蓋層
106‧‧‧經圖案化的摻雜物層
108‧‧‧經圖案化的頂蓋層
110‧‧‧摻雜物
112‧‧‧超淺摻雜物區域

Claims (20)

  1. 一種在基板中形成超淺摻雜物區域之方法，該方法包括：沉積一摻雜物層與該基板的一凹陷特徵部直接接觸，該摻雜物層包括氧化物、氮化物或氮氧化物，其中該摻雜物層包含一摻雜物，該摻雜物係選自於鋁(Al)、鎵(Ga)、銦(In )、鉈(Tl)、氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi)；圖案化該摻雜物層；及藉由熱處理使該摻雜物從該經圖案化的摻雜物層擴散至該基板的該凹陷特徵部中，在該基板中形成該超淺摻雜物區域。
  2. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，更包括：由該基板移除該經圖案化的摻雜物層。
  3. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，更包括：沉積一頂蓋層在該摻雜物層上或在該經圖案化的摻雜物層上。
  4. 如申請專利範圍第3項之在基板上形成超淺摻雜物區域之方法，更包括：由該基板移除該經圖案化的摻雜物層及該頂蓋層。
  5. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層包括利用原子層沉積(ALD)所沉積之氧化物，該原子層沉積所使用之反應物氣體包括H2 O、O2 、或O3 、或其兩者以上之組合。
  6. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層包括利用原子層沉積(ALD)所沉積之氮化物，該原子層沉積所使用之反應物氣體包括NH3 。
  7. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層包括利用原子層沉積(ALD)所沉積之氮氧化物，該原子層沉積所使用之反應物氣體包括a)H2 O、O2 、或O3 、及NH3 、或b)NO、NO2 、或N2 O、及選擇性的H2 O、O2 、O3 、及NH3 之一或多者。
  8. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該基板包括Si、Ge、In、Ga、As、Sb、GaAs、InGaAs、InGaSb、或Six Ge1-x ，其中0<x<1。
  9. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層之厚度係4nm或更小。
  10. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該基板包括一經圖案化的遮罩層，該經圖案化的遮罩層定義一摻雜物窗在該基板上，該摻雜物層係沉積在該摻雜物窗中與該基板直接接觸。
  11. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層為氧化物。
  12. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層為氮化物。
  13. 如申請專利範圍第1項之在基板上形成超淺摻雜物區域之方法，其中該摻雜物層為氮氧化物。
  14. 一種在基板中形成超淺摻雜物區域之方法，該方法包括：利用原子層沉積(ALD)沉積一第一摻雜物層與該基板直接接觸，該第一摻雜物層包含一第一摻雜物； 圖案化該第一摻雜物層；利用ALD沉積一第二摻雜物層鄰接於該經圖案化的第一摻雜物層並且與該基板直接接觸，該第二摻雜物層包含一第二摻雜物，該第一及第二摻雜物層包括氧化物、氮化物或氮氧化物，其中該第一及第二摻雜物層包含n型摻雜物或p型摻雜物，附帶條件為該第一或第二摻雜物層不包含相同的摻雜物，及其中該n型摻雜物及該p型摻雜物係選自於硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鉈(Tl)、氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi)；及藉由熱處理使該第一摻雜物從該第一摻雜物層擴散至該基板中，以在該基板中形成第一超淺摻雜物區域，及藉由熱處理使該第二摻雜物從該第二摻雜物層擴散至該基板中，以在該基板中形成第二超淺摻雜物區域。
  15. 如申請專利範圍第14項之在基板中形成超淺摻雜物區域之方法，更包括：由該基板移除該經圖案化的第一摻雜物層及該第二摻雜物層。
  16. 如申請專利範圍第14項之在基板中形成超淺摻雜物區域之方法，更包括：形成一頂蓋層在該經圖案化的第一摻雜物層上。
  17. 如申請專利範圍第14項之在基板中形成超淺摻雜物區域之方法，更包括：形成一經圖案化的頂蓋層在該經圖案化的第一摻雜物層上、一經圖案化的虛擬閘極電極層在該經圖案化的頂蓋層上、及一第一側壁間隔物，該第一側壁間隔物緊靠著該經圖案化的虛擬閘極電極層、該經圖案化的頂蓋層、及該經圖案化的第一摻雜物層。
  18. 如申請專利範圍第17項之在基板中形成超淺摻雜物區域之方 法，更包括：在該擴散之後，移除該第二摻雜物層及形成一第二側壁間隔物，該第二側壁間隔物緊靠著該第一側壁間隔物及該第二超淺摻雜物區域。
  19. 一種在基板中形成超淺摻雜物區域之方法，該方法包括：形成一經圖案化層在該基板上、一經圖案化的頂蓋層在該經圖案化層上、及一側壁間隔物，該側壁間隔物緊靠著該基板、該經圖案化的頂蓋層、及該經圖案化層，利用原子層沉積(ALD)沉積一第一摻雜物層鄰接於該側壁間隔物並且與該基板直接接觸，該第一摻雜物層包含一第一摻雜物；沉積一第一頂蓋層在該第一摻雜物層上；平坦化該第一頂蓋層及該第一摻雜物層；移除該經圖案化的頂蓋層及該經圖案化層；沉積一第二摻雜物層鄰接於該側壁間隔物並且與該基板直接接觸，該第二摻雜物層包含一第二摻雜物；沉積一第二頂蓋層在該第二摻雜物層上，該第一及第二摻雜物層包括氧化物、氮化物或氮氧化物，其中該第一及第二摻雜物層包含n型摻雜物或p型摻雜物，附帶條件為該第一或第二摻雜物層不包含相同的摻雜物，及其中該n型摻雜物及該p型摻雜物係選自於硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鉈(Tl)、氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi)；及藉由熱處理使該第一摻雜物從該第一摻雜物層擴散至該基板中，以在該基板中形成第一超淺摻雜物區域，及藉由熱處理使該第二摻雜物從該第二摻雜物層擴散至該基板中，以在該基板中形成第二超淺摻雜物區域。
  20. 如申請專利範圍第19項之在基板中形成超淺摻雜物區域之方法，更包括：平坦化該第二頂蓋層及該第二摻雜物層。
TW101111477A 2011-03-31 2012-03-30 藉由固相擴散形成超淺摻雜區域之方法 TWI478215B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/077,721 US8569158B2 (en) 2011-03-31 2011-03-31 Method for forming ultra-shallow doping regions by solid phase diffusion

Publications (2)

Publication Number Publication Date
TW201246299A TW201246299A (en) 2012-11-16
TWI478215B true TWI478215B (zh) 2015-03-21

Family

ID=46927787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111477A TWI478215B (zh) 2011-03-31 2012-03-30 藉由固相擴散形成超淺摻雜區域之方法

Country Status (2)

Country Link
US (2) US8569158B2 (zh)
TW (1) TWI478215B (zh)

Families Citing this family (233)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9218973B2 (en) 2012-06-15 2015-12-22 Applied Materials, Inc. Methods of doping substrates with ALD
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9105559B2 (en) * 2013-09-16 2015-08-11 International Business Machines Corporation Conformal doping for FinFET devices
CN104733285A (zh) * 2013-12-24 2015-06-24 中国科学院微电子研究所 在半导体衬底表面制备锌掺杂超浅结的方法
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) * 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9722081B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10032628B2 (en) * 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102057145B1 (ko) 2016-07-25 2019-12-18 보에 테크놀로지 그룹 컴퍼니 리미티드 다결정 실리콘 박막 트랜지스터 및 그 제조 방법, 및 디스플레이 장치
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10276691B2 (en) 2016-12-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Conformal transfer doping method for fin-like field effect transistor
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
TWI746673B (zh) * 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10522354B2 (en) * 2017-06-08 2019-12-31 Lam Research Corporation Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
KR102657269B1 (ko) 2018-02-14 2024-04-16 에이에스엠 아이피 홀딩 비.브이. 주기적 증착 공정에 의해 기판 상에 루테늄-함유 막을 증착하는 방법
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10937654B2 (en) * 2019-01-24 2021-03-02 Micron Technology, Inc. Methods of doping a silicon-containing material and methods of forming a semiconductor device
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
CN113841224A (zh) * 2019-03-22 2021-12-24 朗姆研究公司 提供掺杂硅的方法
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
WO2021163175A1 (en) * 2020-02-11 2021-08-19 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941585A (en) * 2008-02-08 2009-10-01 Applied Materials Inc Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5281552A (en) 1993-02-23 1994-01-25 At&T Bell Laboratories MOS fabrication process, including deposition of a boron-doped diffusion source layer
US5478776A (en) * 1993-12-27 1995-12-26 At&T Corp. Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate
US6228750B1 (en) * 1994-12-30 2001-05-08 Lucent Technologies Method of doping a semiconductor surface
DE19526184A1 (de) 1995-07-18 1997-04-03 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
US5994209A (en) 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6150243A (en) 1998-11-05 2000-11-21 Advanced Micro Devices, Inc. Shallow junction formation by out-diffusion from a doped dielectric layer through a salicide layer
US6238986B1 (en) 1998-11-06 2001-05-29 Advanced Micro Devices, Inc. Formation of junctions by diffusion from a doped film at silicidation
JP2001053017A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体装置の製造方法
US6586318B1 (en) * 1999-12-28 2003-07-01 Xerox Corporation Thin phosphorus nitride film as an N-type doping source used in laser doping technology
US6686630B2 (en) 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
US6812523B1 (en) 2001-09-21 2004-11-02 Wei-Kan Chu Semiconductor wafer with ultra thin doping level formed by defect engineering
US6849528B2 (en) 2001-12-12 2005-02-01 Texas Instruments Incorporated Fabrication of ultra shallow junctions from a solid source with fluorine implantation
US6677646B2 (en) 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
CN101055838B (zh) 2002-06-26 2011-12-14 山米奎普公司 一种制造一半导体器件的方法
US6858532B2 (en) 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
US6790733B1 (en) 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US6905941B2 (en) 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
KR100589062B1 (ko) * 2004-06-10 2006-06-12 삼성전자주식회사 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US7091069B2 (en) 2004-06-30 2006-08-15 International Business Machines Corporation Ultra thin body fully-depleted SOI MOSFETs
US7316970B2 (en) * 2004-07-14 2008-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high selectivity protection layer on semiconductor device
JP4860219B2 (ja) 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
US7727845B2 (en) 2005-10-24 2010-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra shallow junction formation by solid phase diffusion
KR100704380B1 (ko) 2005-12-06 2007-04-09 한국전자통신연구원 반도체 소자 제조 방법
US7368393B2 (en) 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
CN100590805C (zh) * 2007-06-22 2010-02-17 中芯国际集成电路制造(上海)有限公司 原子层沉积方法以及形成的半导体器件
CN100590803C (zh) * 2007-06-22 2010-02-17 中芯国际集成电路制造(上海)有限公司 原子层沉积方法以及形成的半导体器件
US7968440B2 (en) 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US7790535B2 (en) * 2008-09-16 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Depletion-free MOS using atomic-layer doping
WO2010033744A2 (en) * 2008-09-19 2010-03-25 Applied Materials, Inc. Methods of making an emitter having a desired dopant profile
KR101057188B1 (ko) 2008-11-11 2011-08-16 주식회사 하이닉스반도체 Ｐｍｏｓ 트랜지스터의 제조방법 및 이를 이용한 반도체 소자의 듀얼 게이트 형성방법
US8980719B2 (en) * 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US7993999B2 (en) 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8114761B2 (en) * 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8288292B2 (en) 2010-03-30 2012-10-16 Novellus Systems, Inc. Depositing conformal boron nitride film by CVD without plasma
US8580664B2 (en) * 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941585A (en) * 2008-02-08 2009-10-01 Applied Materials Inc Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition

Also Published As

Publication number Publication date
TW201246299A (en) 2012-11-16
US8569158B2 (en) 2013-10-29
US20120252196A1 (en) 2012-10-04
US20140179091A1 (en) 2014-06-26
US8877620B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
TWI478215B (zh) 藉由固相擴散形成超淺摻雜區域之方法
TWI533357B (zh) 藉由固相擴散形成超淺硼摻雜區域之方法
JP6085592B2 (ja) 固相拡散により極浅ドーピング領域を形成する方法
US9337285B2 (en) Contact structure of semiconductor device
KR101637718B1 (ko) 반도체 디바이스의 핀 구조체
KR101852673B1 (ko) 초박형 도핑 영역을 형성하기 위해서 붕소 도펀트의 고체 상 확산을 제어하는 방법
US9997631B2 (en) Methods for reducing contact resistance in semiconductors manufacturing process
US8940640B2 (en) Source/drain structure of semiconductor device
CN106328589A (zh) 在氧化物衬底上的FinFET沟道和相关方法
TWI382472B (zh) 利用原子層摻雜之超淺接面
CN105428361A (zh) Cmos器件及其制造方法
TW201731110A (zh) 鰭式場效電晶體
JP2004158487A (ja) 半導体装置の製造方法
US20150137247A1 (en) Semiconductor device and manufacturing method thereof
TW202321492A (zh) 藉由固態擴散的超淺摻質區域及歐姆接觸區域
US20230061683A1 (en) Method of Forming 3-Dimensional Spacer
CN117153866B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees