CN100590805C - 原子层沉积方法以及形成的半导体器件 - Google Patents

原子层沉积方法以及形成的半导体器件 Download PDF

Info

Publication number
CN100590805C
CN100590805C CN200710042463A CN200710042463A CN100590805C CN 100590805 C CN100590805 C CN 100590805C CN 200710042463 A CN200710042463 A CN 200710042463A CN 200710042463 A CN200710042463 A CN 200710042463A CN 100590805 C CN100590805 C CN 100590805C
Authority
CN
China
Prior art keywords
precursor gases
individual layer
atomic layer
layer deposition
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710042463A
Other languages
English (en)
Other versions
CN101330016A (zh
Inventor
季华
季明华
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710042463A priority Critical patent/CN100590805C/zh
Priority to US12/141,045 priority patent/US7709386B2/en
Publication of CN101330016A publication Critical patent/CN101330016A/zh
Application granted granted Critical
Publication of CN100590805C publication Critical patent/CN100590805C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种原子层沉积方法，包括：第一前体气体流向原子层沉积室内的半导体衬底，形成离散的第一单层；惰性吹扫气体流向在原子层沉积室内的半导体衬底；第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；惰性吹扫气体流向原子层沉积室；参考形成离散的化合物第一单层的工艺在半导体衬底上形成离散的第二化合物单层。所述方法在半导体衬底上形成离散的第一化合物单层和第二化合物单层。本发明还提供一种半导体器件，器件的捕获电荷层为包含采用原子沉积方法形成的离散的第一化合物单层和第二化合物单层的介电层。

Description

原子层沉积方法以及形成的半导体器件
技术领域
本发明涉及半导体制造技术领域，特别涉及一种原子层沉积方法以及形成的半导体器件。
背景技术
原子层沉积(Atomic Layer Deposition，ALD)，最初称为原子层外延(Atomic Layer Epitaxy，ALE)，也称为原子层化学气相沉积(Atomic LayerChemical Vapor Deposition，ALCVD)。
原子层沉积(ALD)涉及在通常保持负压(低于大气压的压力)的沉积室内沉积连续多个单层到半导体衬底上。一个代表性的方法如申请号为03818269的中国专利申请文件背景技术中所揭露的，包括：参考附图1所示，将第一汽化前体供应到沉积室中以使在沉积室中放置的半导体衬底100上有效形成第一单层110。然后，参考附图2所示，第一汽化前体的流过停止，惰性吹扫气体流过室中，以便从室中有效去除所有残留的没有粘附到半导体衬底100上的第一汽化前体。参考附图3所示，随后，不同于第一前体的第二汽化前体流向沉积室中以在第一单层110上或与第一单层110有效形成第二单层120，第二单层120可以与第一单层110反应；参考附图4所示，第二汽化前体的流过停止，惰性吹扫气体流过室中，以便从室中有效去除所有残留的没有粘附到第一单层110上的第二单层120。所述第一单层和第二单层的沉积工艺可以多次重复，直到在半导体衬底上形成所需厚度和组成的层。
但是，上述在半导体衬底上利用原子沉积工艺形成的由第一单层和第二单层形成的原子层是连续分布的，在现有的半导体制作工艺中，主要运用在线宽和深宽比很高的孔洞，沟槽中。
随着半导体器件制作工艺的进一步发展，器件的临界尺寸越来越小，而且对半导体器件的储存密度要求也越来越高，在具有介质层-捕获电荷层-介质层的三层堆叠结构的半导体器件的制作工艺中，采用离散的原子岛(纳米点)捕获电荷层取代现有技术中有一定厚度的捕获电荷层，可以减少半导体器件的横向漏电，降低形成的半导体器件捕获电荷层的厚度，并提高器件的存储能力。但是，现有技术中，形成离散的原子岛(纳米点)捕获电荷层的方法一般都采用化学气相沉积或者物理气相沉积的方法，形成的原子岛的尺寸在10nm至100nm，而且原子岛的尺寸分布均匀性差。
发明内容
有鉴于此，本发明解决的技术问题是提供一种原子层的沉积方法，以形成离散分布的第一化合物单层和第二化合物单层。
本发明还提供一种半导体器件，所述器件具有介质层-捕获电荷层-介质层的三层堆叠结构，其中的捕获电荷层含有的第一化合物单层和第二化合物单层是的离散分布的，且所述第一化合物单层和第二化合物单层都为原子尺寸，且尺寸分布均匀。。
一种原子层沉积方法，包括如下步骤：
在原子层沉积室内放置半导体衬底；
第一前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散分布的第一单层；
惰性吹扫气流向在原子层沉积室内的半导体衬底，去除没有形成第一单层的第一前体气体；
第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第一前体气体反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物；
第三前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散的第三单层，形成第三单层的第三前体气体的原子/分子与形成第一单层的第一前体气体的原子/分子离散分布；
惰性吹扫气体流向原子层沉积室，去除没有形成第三单层的第三前体气体；
第四前体气体流向原子层沉积室，与形成第三单层的第三前体气体反应，形成离散的第二化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第三前体气体反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物。
本发明还提供一种原子层沉积方法，包括如下步骤：
在原子层沉积室内放置半导体衬底；
第一前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散分布的第一单层；
惰性吹扫气流向在原子层沉积室内的半导体衬底，去除没有和半导体衬底形成第一单层的第一前体气体；
第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第一前体气体反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物；
第三前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散的第三单层，形成第三单层的第三前体气体的原子/分子与形成第一单层的第一前体气体的原子/分子离散分布；
惰性吹扫气体流向原子层沉积室，去除没有形成第三单层的第三前体气体；
第四前体气体流向原子层沉积室，与形成第三单层的第三前体气体反应，形成离散的第二化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第三前体气体反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物；
在半导体衬底上形成覆盖离散的第一化合物单层和第二化合物单层的介电层。
其中，所述介电层的形成工艺为原子层沉积方法，所述介电层的形成工艺为：
第五前体气体流向原子层沉积室，在半导体衬底以及第一化合物单层和第二化合物单层上形成第五单层，所述第五单层填满第一化合物单层、第二化合物单层以及第一化合物单层和第二化合物单层之间的空隙；
惰性吹扫气体流向原子层沉积室，去除没有形成第五单层的第五前体气体；
第六前体气体流向原子层沉积室，和形成第五单层的第五前体气体反应，形成介电层单原子层；
惰性吹扫气体流向原子层沉积室，去除没有形成介电层单原子层的第六前体气体以及第五前体气体和第六前体气体反应的副产物；
在介电层单原子层上进行一次以上介电层单原子层的沉积工艺，形成设定厚度的覆盖第一化合物单层和第二化合物单层的介电层。
本发明还提供一种半导体器件，包括半导体衬底，位于半导体衬底上的介质层-捕获电荷层-介质层的三层堆叠结构和位于介质层-捕获电荷层-介质层的三层堆叠结构上的栅极，以及半导体衬底内位于介质层-捕获电荷层-介质层的三层堆叠结构两侧的源极和漏极，所述捕获电荷层为含有采用原子沉积方法形成的离散的第一化合物单层和第二化合物单层的介电层，其中，所述形成第一化合物单层的第一化合物分子和形成第二化合物单层的第二化合物分子也离散分布。
与现有技术相比，上述方案具有以下优点：
1、上述方案一方面提供一种原子层的沉积方法，通过在半导体衬底上形成离散的第一单层从而最终形成离散的第一化合物单层，再在半导体衬底上形成离散的第三单层从而最终形成离散的第二化合物单层，所述第一化合物单层的原子/分子之间、第二化合物单层的原子/分子之间以及第一化合物单层和第二化合物单层的原子/分子之间都成离散的纳米点分布，实现了原子尺寸的一种以上化合物单层在半导体衬底上的离散分布。并且，由于采用原子沉积工艺，形成的离散分布的第一化合物单层和第二化合物单层的大小为准确的原子尺寸大小，原子尺寸大小均匀一致。
进一步，所述原子层沉积方法通过控制第一前体气体流向原子层沉积室内的工艺，例如减小第一前体气体流向半导体衬底的流量和流入时间，在半导体衬底上形成离散的第一单层，并且通过控制第一前体气体流向原子层沉积室内的流量和时间，控制形成的第一单层在半导体衬底上的分布密度。
并且，所述原子层沉积方法通过控制第三前体气体流向原子层沉积室内的工艺，在半导体衬底上形成离散的第三单层，通过减小第三前体气体流入原子沉积室的流量和时间，使形成第三单层的第三单体原子/分子与形成第一单层的第一前体原子/分子之间也是离散分布的，通过控制第三前体气体流向原子层沉积室内的流量和时间，控制形成的第三单层在半导体衬底上的分布密度以及第一单层和第三单层在半导体衬底上的分布密度。
2、上述方案还提供一种原子层沉积方法，将离散的第一化合物单层和第二化合物单层封闭在厚度可控制在原子尺寸的介电层中，可用于半导体器件的制作工艺中，例如用作半导体存储器件的捕获电荷层。
3、上述方案还提供一种半导体器件，所述半导体器件具有介质层-捕获电荷层-介质层的三层堆叠结构，所述捕获电荷层为含有采用原子沉积方法形成的离散的第一化合物单层和第二化合物单层的介电层，此处所述的形成第一化合物单层的原子/分子和形成第二化合物单层的原子/分子之间也离散分布，由于采用原子层沉积工艺，所述离散的第一化合物单层和第二化合物单层的尺寸为原子尺寸，大小可以控制，而且，通过控制第一前体气体以及第三前体气体流向原子层沉积室的流量和流入时间，所述离散的第一化合物单层和第二化合物单层在介电层中的分布密度可以控制。
所述半导体器件为线宽很小的器件，可以提高捕获电荷层中捕获电荷陷阱密度，捕获电荷能力。并且能够提高离散的第一化合物单层和第二化合物单层形成的离散的纳米岛之间的绝缘能力，从而减少器件横向漏电。
附图说明
图1至图4为现有技术的原子层沉积工艺的结构示意图；
图5至图12为本发明第一实施例原子层沉积工艺的结构示意图；
图13为本发明第一实施例原子层沉积工艺的工艺流程图；
图14至图19为本发明第二实施例原子层沉积工艺的结构示意图；
图20为本发明第二实施例原子层沉积工艺的工艺流程图；
图21为本发明第三实施例提供的半导体器件的结构示意图。
具体实施方式
本发明的目的在于提供一种原子层沉积方法，在半导体衬底上形成离散分布的第一化合物单层和第二化合物单层，所述第一化合物单层和第二化合物单层为原子尺寸岛，所述原子尺寸岛的原子大小和厚度都在原子量级，且数量可控。
本发明的目的还在于提供一种半导体器件，所述器件具有介质层-捕获电荷层-介质层的三层堆叠结构，其中的捕获电荷层含有采用原子层的沉积方法形成的离散分布的第一化合物单层和第二化合物单层的介电层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例1
本实施例提供一种原子层沉积方法，参考附图13所示的工艺流程图，包括如下步骤：
步骤S200，在原子层沉积室内放置半导体衬底；
步骤S201，第一前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散分布的第一单层；
步骤S202，惰性吹扫气体流向原子层沉积室，去除没有形成第一单层的第一前体气体；
步骤S203，第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；
步骤S204，惰性吹扫气体流向原子层沉积室，去除没有和第一前体气体反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物；
步骤S205，第三前体气体流向原子层沉积室，在半导体衬底上形成离散的第三单层，形成第三单层的第三前体原子/分子与形成第一单层的第一前体原子/分子离散分布；
步骤S206，惰性吹扫气体流向在原子层沉积室，去除没有形成第三单层的第三前体气体；
步骤S207，第四前体气体流向在原子层沉积室内的半导体衬底，与形成第三单层的第三前体气体反应，形成离散的第二化合物单层；
步骤S208，惰性吹扫气体流向原子层沉积室，去除没有和第三前体气体反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物。
首先，参考步骤S200，在原子层沉积室内放置半导体衬底200。所述的原子层沉积室可以为现有技术进行原子层沉积工艺的常规反应设备的沉积室，进行原子层沉积反应时，应该尽可能使通入沉积室内的反应气体在半导体衬底上能够均匀分布，因此，本实施例优选沉积设备的反应气体通入装置从沉积室的各个角度均匀进气，例如反应气体通入装置为淋浴头式，采用这种设备可以使半导体衬底上形成的离散岛分布较为均匀。
所述半导体衬底200可以是半导体领域技术人员熟知的各种半导体材料，包括单晶或者多晶结构的硅或硅锗(SiGe)，还可以是含有掺杂离子例如N型或者P型掺杂的硅或者硅锗，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。所述半导体衬底可以是空白的半导体材料衬底，也可以是已经形成各种半导体器件以及线路的半导体衬底。
参考步骤S201，第一前体气体流向原子层沉积室内的半导体衬底200，如图5所示，第一前体气体与半导体衬底之间发生物理或者化学吸附，在半导体衬底200上形成离散的第一单层210，由于第一前体气体原子之间的互相吸附作用，在与半导体衬底200直接接触的第一单层210上还吸附有第一单体的原子。
所述的第一前体气体210可以为现有技术中任何带成核体物质、并且与半导体衬底之间通过化学或者物理吸附，可以在半导体衬底上形成有效的第一单层的反应气体，可以是金属、半导体、或者配合有卤素或者有机配合物的金属、或者配合有卤素或者有机配合物的半导体中的一种或者几种的混合物，所述的金属材料例如Ta，Ti，W，Mo，Nb，Cu，Ni，Pt，Ru，Me，Ni，Al等，所述的半导体材料例如硅等，所述的配合有卤素或者有机配合物的半导体例如SiCl2H2、Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3等。
仅仅做为举例，本实施例给出几种具体的第一前体气体，以使本领域技术人员更好的理解并实施本发明。若最终形成的离散分布的第一化合物单层为Si3N4，则第一前体气体为带有Si原子成核体物质的反应气体，例如SiCl2H2、SiH4、Si2Cl6或者SiH2[NH(C4H9)]2等物质。
若最终形成的离散分布的第一化合物单层为SiO2，则第一前体气体为带有Si原子成核体物质的反应气体，例如Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3、Si2Cl6或者SiHN[(CH3)2]3等。
若最终形成的离散分布的第一化合物单层为HfO，则第一前体气体为带有Hf原子成核体物质的反应气体，例如Hf[N(CH3)(C2H5)]4、Hf[N(C2H5)2]4、Hf[OC(CH3)3]4或者HfCl4等。
若最终形成的离散分布的第一化合物单层为Al2O3，则第一前体气体为带有Al原子成核体物质的反应气体，例如Al(CH3)3等。
若最终形成的离散分布的第一化合物单层为WN，则第一前体气体为带有W原子成核体物质的反应气体，例如WE6等。
为使第一前体气体在半导体衬底上形成离散的第一单层，应该控制第一前体气体流向原子层沉积室内的具体工艺条件，对第一前体气体在半导体衬底上的离散分布起作用的是第一前体气体流向原子层沉积室内的气体流量、流入时间、流入温度、压力等。
其中，对实现离散分布起决定作用的工艺在于第一前体气体流入沉积室内的流量和流入时间，在本发明的实施例中，为了实现第一前体气体在半导体衬底上形成离散的第一单层，应该在现有技术形成密集的第一单层的工艺基础上，降低第一前体气体在原子层沉积室内的流量以及流入时间，在半导体衬底上吸附的第一前体气体形成密集分布之前，停止第一前体气体的流入，即可形成离散分布的第一单层。在本实施例更加优选的实施方式中，可以较大的降低第一前体气体在原子层沉积室内的流量，而适当的提高第一前体气体在原子层沉积室内的流入时间，以提高工艺的可控制性。
本实施例中，通过控制第一前体气体在原子层沉积室内的流量以及流入时间，可以控制形成第一单层的第一前体气体在半导体衬底上的分布密度。
在现有技术中，对于不同的第一前体气体，在半导体衬底上形成密集分布的第一单层的气体流量和时间都分别不同，因此，在本发明的实施例中，对于不同的第一前体气体，形成离散分布的第一单层所需的气体流量以及流入时间也是各不相同的。但是，在本发明实施例形成离散第一单层的工艺条件下，在现有技术形成密集第一单层的工艺基础下，通过降低流入的第一单体气体的流量和流入时间，都可以根据工艺设计的需要形成离散分布的第一单层，并且形成离散分布的第一单层的第一前体气体的分布密度是可控的。
为使本领域技术人员更好的实施本发明，本实施例给出一具体的实施方式，若最终形成的离散分布的第一化合物单层为Si3N4，采用现有技术中常规的原子层沉积设备，通入SiCl2H2气体作为第一前体气体，其中，SiCl2H2气体的流量为0.06至0.3slm，流入时间大于0小于10sec，较好的是大于0小于等于7秒。第一前体气体流入原子层沉积室内的压力为500至800Pa，原子层沉积室内的温度为450至600摄氏度，较好的为550摄氏度。
本实施例给出的另一具体的实施方式，若最终形成的离散分布的第一化合物单层为Al2O3，采用现有技术中常规的原子层沉积设备，通入氮气携带三甲基铝Al(CH3)3液体作为第一前体气体，其中，Al(CH3)3采用小加热容器加热，容器的容积为300克，容器的加热温度设定为25摄氏度，氮气为0.03至0.15slm，流入时间大于0小于10sec，较好的是大于0小于等于7秒。第一前体气体流入原子层沉积室内的压力为3至5Pa，原子层沉积室内的温度为250至450摄氏度，较好的为400摄氏度。
步骤S202，如附图6所示，惰性吹扫气体流向在原子层沉积室内的半导体衬底200，去除没有在半导体衬底200上形成第一单层210的第一前体气体。
本实施例中，所述的流向在原子层沉积室内的半导体衬底，仅仅指气体的流动方向是流向半导体衬底，并不一定表示气体直接与半导体衬底接触或者反应，因为在本实施例步骤S202之后的工艺中，半导体衬底上已经形成有其它单层或者介电层。
本步骤中，不仅可以去除原子层沉积室内没有吸附在半导体衬底200上的第一前体气体，还可以去除与半导体衬底直接接触的第一前体气体上吸附的第一前体气体，只留下与半导体衬底200直接接触的第一前体气体，在半导体衬底200上形成单层的第一前体原子/分子。所述的惰性气体例如He，Ne，Ar等气体。
惰性气体吹扫之后，所述的半导体衬底上形成呈单原子状态离散分布的、均匀或者不均匀分布的第一单层。
所述惰性吹扫气体流向半导体衬底的工艺条件为现有技术的任何常规工艺，为了本领域技术人员更好的实施本发明，本实施例给出一种具体的实施方式，在0.3Torr的压力下，将流量为5slm的N2吹扫原子层沉积室。
步骤S203，第二前体气体流向原子层沉积室，从原子层沉积室内第二前体气体流动的方向来看，应该是流向原子层沉积室内的半导体衬底，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层220，如附图7所示，第二前体气体流向在沉积室内的半导体衬底，与第一前体气体发生化学反应，形成离散的第一化合物单层220。同时，所述的第二前体气体由于原子间力的吸附作用，也可能位于半导体衬底200上，还可能发生第二前体气体原子之间的吸附作用。由于第二前体气体与第一前体气体发生化学反应，因此，原子层沉积室内会产生第一前体气体和第二前体气体反应的副产物。
所述的第二前体气体根据形成的离散的第一化合物单层的不同，以及第一前体气体的不同，可以是现有技术中能够和第一前体气体发生化学反应，形成化合物离散的第一化合物单层的任何常规物质。
作为一种具体实施方式，第二前体气体可以是包含N原子或者O原子或者金属原子的物质，用作还原剂或者氧化剂。所述的包含N原子或者O原子或者金属原子的物质例如是NH3或者O2。
仅仅做为举例，本实施例给出几种具体的第二前体气体，以使本领域技术人员更好的理解并实施本发明。若最终形成的离散分布的第一化合物单层为Si3N4，则第一前体气体为带有Si原子成核体物质的反应气体，第二前体气体为能够与第一前体气体形成的第一单层成核体反应形成化合物单层的气体，仅仅做为举例，第二前体气体可以是NH3、N2O、N2等气体。
若最终形成的离散分布的第一化合物单层为SiO2，则第一前体气体为带有Si原子成核体物质的反应气体，第二前体气体为能够与第一前体气体形成的第一单层成核体反应形成化合物单层的气体，仅仅做为举例，第二前体气体可以是NH3、N2O、O2等气体。
若最终形成的离散分布的第一化合物单层为HfO，则第一前体气体为带有Hf原子成核体物质的反应气体，第二前体气体为能够与第一前体气体形成的第一单层成核体反应形成化合物单层的气体，仅仅做为举例，第二前体气体可以是O3等气体。
若最终形成的离散分布的第一化合物单层为Al2O3，则第一前体气体为带有Al原子成核体物质的反应气体，第二前体气体为能够与第一前体气体形成的第一单层成核体反应形成化合物单层的气体，第二前体气体可以是H2O或者O3等气体。
若最终形成的离散分布的第一化合物单层为WN，则第一前体气体为带有W原子成核体物质的反应气体，仅仅做为举例，第二前体气体可以是NH3等气体。
第二前体气体流向沉积室的工艺为本领于技术人员熟知的现有技术，仅仅为了举例，在第一前体气体为SiCl2H2，最终形成的第一化合物单层为Si3N4时，采用现有技术中常规的原子层沉积设备，选定通入的第二前体气体为NH3时，第二前体气体的流量为2至5slm，流入时间大于0小于30sec，原子层沉积室内的压力为30至50Pa，原子层沉积室内的温度为450至600摄氏度，较好的为550摄氏度。
步骤S204，如附图8所示，惰性吹扫气体流向在原子层沉积室内的半导体衬底，去除没有和第一单层反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物。
所述的惰性气体例如He，Ne，Ar等气体。
所述惰性吹扫气体流向在原子层沉积室的工艺条件可以为现有技术的任何常规工艺，为了本领域技术人员更好的实施本发明，本实施例给出一种具体的实施方式，在0.3Torr的压力下，将流量为5slm的N2吹扫原子层沉积室。
步骤S205，第三前体气体流向原子层沉积室内的半导体衬底200，如附图9所示，第三前体气体与半导体衬底之间发生物理或者化学吸附，在半导体衬底200上形成离散的第三单层230，形成第三单层230的第三前体原子/分子与形成第一单层210的第一前体原子/分子离散分布。
由于第三前体气体原子之间的互相吸附作用，在与半导体衬底200直接接触的第一单层210上还吸附有第一前体气体的原子，而且，离散的第一化合物单层220上也吸附有第三前体气体原子。
所述的第三前体气体为现有技术中任何带成核体物质、并且与半导体衬底之间通过化学或者物理吸附，可以在半导体衬底上形成有效的第三单层的反应气体，可以是金属、半导体、或者配合有卤素或者有机配合物的金属、或者配合有卤素或者有机配合物的半导体中的一种或者几种的混合物。
所述的金属材料例如Ta，Ti，W，Mo，Nb，Cu，Ni，Pt，Ru，Me，Ni，Al等，所述的半导体材料例如硅等，所述的配合有卤素或者有机配合物的半导体例如SiCl2H2、Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3等。
仅仅做为举例，本实施例给出几种具体的第三前体气体，以使本领域技术人员更好的理解并实施本发明。
若最终形成的离散分布的第二化合物单层为Si3N4，则第三前体气体为带有Si原子成核体物质的反应气体，例如SiCl2H2、SiH4、Si2Cl6或者SiH2[NH(C4H9)]2等物质。
若最终形成的离散分布的第二化合物单层为SiO2，则第三前体气体为带有Si原子成核体物质的反应气体，例如Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3、Si2Cl6或者SiHN[(CH3)2]3等。
若最终形成的离散分布的第二化合物单层为HfO，则第三前体气体为带有Hf原子成核体物质的反应气体，例如Hf[N(CH3)(C2H5)]4、Hf[N(C2H5)2]4、Hf[OC(CH3)3]4或者HfCl4等。
若最终形成的离散分布的第二化合物单层为Al2O3，则第三前体气体为带有Al原子成核体物质的反应气体，例如Al(CH3)3等。
若最终形成的离散分布的第二化合物单层为WN，则第三前体气体为带有W原子成核体物质的反应气体，例如WF6等。
为使第三前体气体在半导体衬底上形成离散的第三单层，应该控制第三前体气体流向原子层沉积室内的具体工艺条件，对第三前体气体在半导体衬底上的离散分布起作用的是第三前体气体流向原子层沉积室内的气体流量、流入时间、流入温度、压力等。
其中，对实现离散分布起决定作用的工艺在于第三前体气体流入沉积室内的流量和流入时间，在本发明的实施例中，为了实现第三前体气体在半导体衬底上形成离散的第三单层，应该在现有技术形成密集的第三单层的工艺基础上，降低第三前体气体在原子层沉积室内的流量以及流入时间，在半导体衬底上吸附的第三前体气体形成密集分布之前，停止第三前体气体的流入，即可形成离散分布的第三单层。在本实施例更加优选的实施方式中，可以较大的降低第三前体气体在原子层沉积室内的流量，而适当的提高第三前体气体在原子层沉积室内的流入时间，以提高工艺的可控制性。
本实施例中，通过控制第三前体气体在原子层沉积室内的流量以及流入时间，可以控制形成第三单层的第三前体气体在半导体衬底上的分布密度。
在现有技术中，对于不同的第三前体气体，在半导体衬底上形成密集分布的第三单层的气体流量和时间都分别不同，因此，在本发明的实施例中，对于不同的第三前体气体，形成离散分布的第三单层所需的气体流量以及流入时间也是各不相同的。但是，在本发明实施例形成离散第三单层的工艺条件下，在现有技术形成密集第三单层的工艺基础下，通过降低流入的第三单体气体的流量和流入时间，都可以根据工艺设计的需要形成离散分布的第三单层，并且形成离散分布的第三单层的第三前体气体的分布密度是可控的。
为使本领域技术人员更好的实施本发明，本实施例给出一具体的实施方式，若最终形成的离散分布的第二化合物单层为Si3N4，采用现有技术中常规的原子层沉积设备，通入SiCl2H2气体作为第三前体气体，其中，SiCl2H2气体的流量为0.06至0.3slm，流入时间大于0小于10sec，较好的是大于0小于等于7秒。第三前体气体流入原子层沉积室内的压力为500至800Pa，原子层沉积室内的温度为450至600摄氏度，较好的为550摄氏度。
本实施例给出的另一具体的实施方式，若最终形成的离散分布的第二化合物单层为Al2O3，采用现有技术中常规的原子层沉积设备，通入氮气携带三甲基铝Al(CH3)3液体作为第三前体气体，其中，Al(CH3)3采用小加热容器加热，容器的容积为300克，加热温度设定为25摄氏度，氮气为0.03至0.15slm，流入时间大于0小于10sec，较好的是大于0小于等于7秒。第三前体气体流入原子层沉积室内的压力为3至5Pa，原子层沉积室内的温度为250至450摄氏度，较好的为400摄氏度。
步骤S206，惰性吹扫气体流向在原子层沉积室内的半导体衬底，如附图10所示，去除没有和半导体衬底形成第三单层的第三前体气体；
本步骤中，不仅可以去除原子层沉积室内没有吸附在半导体衬底200上的第三前体气体，还可以去除与半导体衬底直接接触的第三前体气体上吸附的第三前体气体以及离散的第一化合物单层220上吸附的第三前体气体原子，只留下与半导体衬底200直接接触的第三前体气体。所述的惰性气体例如He，Ne，Ar等气体。
惰性气体吹扫之后，所述的半导体衬底上形成呈单原子状态离散分布的、均匀或者不均匀分布的第三单层，由于半导体衬底上已经形成离散部分的第一化合物单层，因此，形成离散分布的第三单层之后，在半导体衬底上同时形成有离散的第一单层和离散分布的第一化合物单层，其中，形成第一单层的第一前体气体的原子或者分子与形成第一化合物单层的原子或者分子之间也是离散分布的。
所述惰性气流吹扫的工艺条件为现有技术的任何常规工艺，为了本领域技术人员更好的实施本发明，本实施例给出一种具体的实施方式，在0.3Torr的压力下，将流量为5slm的N2吹扫原子层沉积室。
步骤S207，如附图11所示，第四前体气体240流向在原子层沉积室内的半导体衬底200，与形成第三单层230的第三前体气体反应，形成离散的第二化合物单层250。同时，所述的第四前体气体由于原子间力的吸附作用，也可能位于半导体衬底200上，还可能发生第四前体气体原子之间的吸附作用。由于第四前体气体与第三前体气体发生化学反应，因此，原子层沉积室内会产生第四前体气体和第三前体气体反应的副产物。
所述的第四前体气体根据形成的离散的第二化合物单层的不同，以及第三前体气体的不同，可以是现有技术中能够和第三前体气体发生化学反应，形成离散的第二化合物单层的任何常规物质。
作为一种具体实施方式，第四前体气体可以是包含N原子或者O原子或者金属原子的物质，用作还原剂或者氧化剂。所述的包含N原子或者O原子或者金属原子的物质例如是NH3或者O2。
仅仅做为举例，本实施例给出几种具体的第四前体气体，以使本领域技术人员更好的理解并实施本发明。若最终形成的离散分布的第二化合物单层为Si3N4，则第三前体气体为带有Si原子成核体物质的反应气体，第四前体气体为能够与第三前体气体形成的第三单层成核体反应形成第二化合物单层的气体，仅仅做为举例，第四前体气体可以是NH3、N2O、N2等气体。
若最终形成的第二化合物单层为SiO2，则第三前体气体为带有Si原子成核体物质的反应气体，第四前体气体为能够与第三前体气体形成的第三单层成核体反应形成第二化合物单层的气体，仅仅做为举例，第四前体气体可以是NH3、N2O、O2等气体。
若最终形成的离散分布的第二化合物单层为HfO，则第三前体气体为带有Hf原子成核体物质的反应气体，第四前体气体为能够与第三前体气体形成的第三单层成核体反应形成第二化合物单层的气体，仅仅做为举例，第四前体气体可以是O3等气体。
若最终形成的离散分布的第二化合物单层为Al2O3，则第三前体气体为带有Al原子成核体物质的反应气体，第四前体气体为能够与第三前体气体形成的第三单层成核体反应形成第二化合物单层的气体，第四前体气体可以是H2O或者O3等气体。
若最终形成的离散分布的第二化合物单层为WN，则第三前体气体为带有W原子成核体物质的反应气体，仅仅做为举例，第四前体气体可以是NH3等气体。
第四前体气体流向在沉积室内的半导体衬底的工艺为本领于技术人员熟知的现有技术，仅仅为了举例，在第三前体气体为SiCl2H2，最终形成的离散分布的第二化合物单层为Si3N4时，采用现有技术中常规的原子层沉积设备，选定通入的第四前体气体为NH3时，第四前体气体的流量为2至5slm，流入时间大于0小于30sec，原子层沉积室内的压力为30至50Pa，原子层沉积室内的温度为450至600摄氏度，较好的为550摄氏度。
在本实施例中，由于在半导体衬底上形成的离散分布的纳米岛包含一种以上的化合物单体，因此，虽然第一前体气体和第三前体气体都可以选择本领域技术人员熟知的各种可用于原子层沉积工艺的常规气体，在本实施例给出的几种可供选择的实施方式中，第一前体气体和第三前体气体的可选择范围也基本相同，但是，本实施例中所述的第一化合物单层和第二化合物单层的是不相同的。在本实施例中，假设第一化合物单层为氮化硅，则第二化合物单层可以是氮化硅以外的其它任意化合物单层，例如氧化硅、氧化铝等。
步骤S208，如附图12所示，惰性吹扫气体流向在原子层沉积室内的半导体衬底，去除没有和第三单层反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物。惰性气体吹扫之后，所述的半导体衬底上形成呈单原子状态离散分布的第一化合物单层和第一化合物单层，也就是说，第一化合物单层之间是离散分布的，第二化合物单层也是离散分布的，第一化合物单层和第二化合物单层之间也是离散分布的。
采用本实施例所述的原子层沉积工艺，可以在半导体衬底上形成离散分布的两种化合物单层，在本实施例所述技术方案以及技术思路的指导下，本领域的技术人员也可以继续参考离散的第一化合物单层或者离散的第二化合物单层的形成工艺，在半导体衬底上形成两种以上的离散分布的化合物单层、所述化合物单层可以是现有技术中采用常规的原子层沉积方法形成的任何化合物。
本实施例通过在半导体衬底上形成离散分布的一种以上的化合物单层，例如第一化合物单层和第二化合物单层，所述第一化合物单层和第二化合物单层在半导体衬底上为离散的纳米岛分布，通过控制形成第一化合物单层的第一前体气体的流量和流入时间以及形成第二化合物单层的第三前体气体的流量和流入时间，可以控制不同类型化合物单层在半导体衬底上的分布比例。所述一种以上成离散的纳米岛分布的化合物单层，在用于半导体器件时，可以提高所述化合物单层的品质。例如，第一化合物单层和第二化合物单层分别为氧化铝和氧化铪时，可用做DRAM的电容器的介电层，氧化铝的含量较高时，可以提高电容器的击穿电压，氧化铪的含量较高时，可以提高电容器的电容。
实施例2
本实施例提供一种原子层沉积方法，参考附图20的工艺流程图，包括如下步骤：
步骤S300，在原子层沉积室内放置半导体衬底；
步骤S301，第一前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散分布的第一单层；
步骤S302，惰性吹扫气体流向原子层沉积室，去除没有形成第一单层的第一前体气体；
步骤S303，第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；
步骤S304，惰性吹扫气体流向原子层沉积室，去除没有和第一单层反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物；
步骤S305，第三前体气体流向原子层沉积室，在半导体衬底上形成离散的第三单层，形成第三单层的第三前体原子/分子与形成第一单层的第一前体原子/分子离散分布；
步骤S306，惰性吹扫气体流向原子层沉积室，去除没有形成第三单层的第三前体气体；
步骤S307，第四前体气体流向在原子层沉积室，与形成第三单层的第三前体气体反应，形成离散的第二化合物单层；
步骤S308，惰性气体吹扫流向原子层沉积室，去除没有和第三单层反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物；
步骤S309，在半导体衬底上形成覆盖离散的第一化合物单层和第二化合物单层的介电层。
其中，步骤S300至步骤S308的具体工艺方法参考实施例1，步骤S308之后，半导体衬底上形成的离散的第一化合物单层和第二化合物单层的结构如附图14所示。
步骤S309，在半导体衬底上形成覆盖离散的第一化合物单层和第二化合物单层的介电层的工艺可以是本领域技术人员熟知的任何现有技术，例如物理气相沉积工艺或者化学气相沉积工艺，在本实施例中，提供一种比较优选的形成工艺，例如采用现有的原子层沉积工艺。所述原子层沉积工艺可以为现有技术的任何工艺方法，本实施例给出一种较好的实施方法，包括如下工艺步骤：
第五前体气体流向原子层沉积室，在半导体衬底以及第一化合物单层和第二化合物单层上形成第五单层，所述第五单层填满第一化合物单层、第二化合物单层以及第一化合物单层和第二化合物单层之间的空隙；
惰性吹扫气体流向原子层沉积室，去除没有形成第五单层的第五前体气体；
第六前体气体流向原子层沉积室，和形成第五单层的第五前体气体反应，形成介电层单原子层；
惰性吹扫气体流向原子层沉积室，去除没有形成介电层单原子层的第六前体气体以及第五前体气体和第六前体气体反应的副产物；
在介电层单原子层上进行一次以上介电层单原子层的沉积工艺，形成设定厚度的覆盖第一化合物单层和第二化合物单层的介电层。
参考附图15所示，将第五前体气体流向原子层沉积室，第五前体气体在原子层沉积室内流动的方向是流向半导体衬底300，由于所述半导体衬底300上已经形成有离散的第一化合物单层320和第二化合物单层350，因此，第五前体气体在半导体衬底300以及第一化合物单层320和第二化合物单层350上形成第五单层330，而且，由于半导体衬底300上的第一化合物单层320和第二化合物单层350是离散分布的，因此位于半导体衬底300上的第五单层330填满第一化合物单层320、第二化合物单层350以及第一化合物单层320和第二化合物单层350之间的空隙。位于第一化合物单层320和第二化合物单层350上的第五前体气体通过原子间力或者化学键与第一化合物单层320和第二化合物单层350结合在一起。
所述第五前体气体可以为现有技术中任何带成核体物质、并且与半导体衬底以及第一化合物单层320和第二化合物单层350通过化学或者物理吸附，可以在半导体衬底以及第一化合物单层320和第二化合物单层350上形成有效的第五单层的反应气体，并且，所述第五单体气体与第六前体气体反应能够形成氧化硅、氮化硅、氮氧化硅等绝缘材料。
为使本领域技术人员更好的理解并实施本发明，本实施例给出几种可实施的具体例子，若最终形成的介电层为Si3N4，则第五前体气体为SiCl2H2、SiH4、Si2Cl6或者SiH2[NH(C4H9)]2等物质。
若最终形成的介电层为SiO2，则第五前体气体为Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3、Si2Cl6或者SiHN[(CH3)2]3等。
将第五前体气体流向原子层沉积室的具体工艺方法为本领域技术人员熟知的现有技术。
参考附图16所示，惰性吹扫气体流向在原子层沉积室，从原子层沉积室内惰性吹扫气体流动的方向来看，应该是流向原子层沉积室内的半导体衬底300，去除没有和半导体衬底300以及离散的第一化合物单层320和第二化合物单层350形成第五单层的第五前体气体，所述的惰性气体例如He，Ne，Ar等气体。
惰性吹扫气流流向原子层沉积室的工艺条件可以为现有技术的任何常规工艺。
参考附图17所示，第六前体气体流向原子层沉积室，第六前体气体流动的方向是流向半导体衬底300，和形成第五单层330的第五前体气体反应，形成介电层单原子层340。
形成第五单层330的第五前体气体包括填满第一化合物单层320、第二化合物单层350以及第一化合物单层320和第二化合物单层350之间的空隙的第五前体气体以及位于第一化合物单层320和第二化合物单层350上的与第一化合物单层320和第二化合物单层350吸附结合在一起的第五前体气体。
所述第六前体气体与第五前体气体发生反应，形成介电层单原子层340，所述的介电层单原子层为氧化硅、氮化硅、氮氧化硅等绝缘材料的单原子层。
作为举例，本实施例的一种具体实施方式中，若最终形成的介电层为Si3N4，则第六前体气体可以是NH3、N2O、N2等气体。
若最终形成的介电层为SiO2，则第六前体气体可以是NH3、N2O、O2等气体。
将第六前体气体流向原子层沉积室内的半导体衬底的具体工艺方法为本领域技术人员熟知的现有技术。
参考附图18所示，惰性吹扫气体流向在原子层沉积室内的半导体衬底，去除没有形成介电层单原子层的第六前体气体以及第五前体气体和第六前体气体反应的副产物。
所述的惰性气体例如He，Ne，Ar等气体。惰性气流吹扫的工艺条件为现有技术的任何常规工艺。
参考附图19所示，在介电层单原子层上进行一次以上介电层单原子层的沉积工艺，形成设定厚度的覆盖离散的第一化合物单层和第二化合物单层的介电层。
所述在介电层单原子层上继续形成介电层单原子层的工艺参考步骤与附图15至19描述的工艺步骤相同，本实施例给出一种在介电层单原子层上继续形成介电层单原子层的工艺方法，具体工艺步骤为：
1)第七前体气体流向原子层沉积室内的半导体衬底，在介电层单原子层以及离散的化合物单层上形成第七单层，所述覆盖介电层单原子层以及离散的化合物单层；
其中，第七前体气体的材料与形成第五单层的第五前体气体相同，为现有技术中任何带成核体物质、并且与介电层单原子层以及化合物单层通过化学或者物理吸附，可以在介电层单原子层以及化合物单层上形成有效的第七单层的反应气体，并且，所述第七单体气体与第八前体气体反应能够形成氧化硅、氮化硅、氮氧化硅等绝缘材料。
2)惰性吹扫气流向在原子层沉积室内的半导体衬底，去除没有在介电层单原子层以及化合物单层上形成有效的第七单层的第七前体气体；
3)第八前体气体流向原子层沉积室内的半导体衬底，和形成第七单层的第七前体气体反应，在介电层单原子层340上形成另一介电层单原子层360；
所述第八前体气体与第七前体气体相同，通过与第七前体气体发生反应，形成介电层单原子层360，所述的介电层单原子层350为氧化硅、氮化硅、氮氧化硅等绝缘材料的单原子层。
4)惰性吹扫气流向在原子层沉积室内的半导体衬底，去除没有形成介电层单原子层360的的第八前体气体以及第七前体气体和第八前体气体反应的副产物。
采用步骤1)至步骤4)描述的工艺方法，在介电层单原子层340上形成另一覆盖介电层单原子层340以及第一化合物单层320和第二化合物单层350的另一介电层单原子层360。
本实施例中所述的流向在原子层沉积室内的半导体衬底仅仅指气体流动的方向是流向半导体衬底所放置的方向。
根据工艺设计的需要，可以多次重复形成介电层单原子层340或者介电层原子层360的形成工艺，形成设定厚度的介电层。
所述的设定厚度的介电层的材料为氧化硅、氮化硅、氮氧化硅等绝缘材料。
采用本实施例所述的工艺方法，在形成离散的第一化合物单层和第二化合物单层之后，在离散的第一化合物单层和第二化合物单层上形成覆盖化合物单层的介电层，将形成的离散的第一化合物单层和第二化合物单层用介电层密封起来，可根据半导体器件制作的需要，将本发明所述的原子层沉积工艺用于半导体器件的制作工艺中，例如用于形成存储器件的捕获电子层。
实施例3
本实施例提供一种半导体器件，参考附图21，包括半导体衬底400，位于半导体衬底400上的介质层430-捕获电荷层440-介质层450的三层堆叠结构和位于介质层430-捕获电荷层440-介质层450的三层堆叠结构上的栅极460，以及半导体衬底400内位于介质层430-捕获电荷层440-介质层450的三层堆叠结构两侧的源极410和漏极420，所述捕获电荷层440为含有采用原子沉积方法形成的离散的第一化合物单层和第二化合物单层的介电层。此处的含有指所述第一化合物单层和第二化合物单层镶嵌在所述介电层中并且被所述介电层覆盖。
所述半导体衬底400可以包括单晶或者多晶结构的硅或硅锗(SiGe)，还可以是含有掺杂离子例如N型或者P型掺杂的硅或者硅锗，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。
所述介质层430-捕获电荷层440-介质层450的三层堆叠结构中的介质层430或者介质层450可以是SiO2等绝缘材料，所述捕获电荷层440为包含离散的第一化合物单层和第二化合物单层的介电层，所述介电层例如氧化硅、氮化硅、氮氧化硅等绝缘材料，所述离散的第一化合物单层和第二化合物单层密封在介电层内，由于第一化合物单层和第二化合物单层都采用原子层沉积工艺形成，因此，第一化合物单层和第二化合物单层成单原子状态均匀或者不均匀分布，形成离散的纳米岛(nano dot)。
第一化合物单层可以是现有技术中任意可以用作半导体器件的捕获电荷层中捕获电荷的物质，例如Si3N4、Al2O3、HfO或者WN等，第二化合物单层也可以是现有技术中任意可以用作半导体器件的捕获电荷层中捕获电荷的物质，例如Si3N4、Al2O3、HfO或者WN等。
在本实施例中，所述第一化合物单层和第二化合物单层材料是不同的，也就是说，第一化合物单层为Si3N4时，第二化合物单层可以是Al2O3、HfO或者WN等。
所述包含离散的第一化合物单层和第二化合物单层的介电层的形成工艺参考实施例2的描写，在半导体衬底上形成离散分布的第一化合物单层和第二化合物单层之后，在半导体衬底上形成覆盖第一化合物单层和第二化合物单层的介电层。
形成离散的第一化合物单层和第二化合物单层的形成工艺为原子沉积工艺形成，详细工艺参考实施例1的描写。
栅极460可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。
源极410和漏极420位于介质层430-捕获电荷层440-介质层450的三层堆叠结构两侧的半导体衬底400内，附图17中源极410和漏极420的位置可以互换，其掺杂离子可以是磷离子、砷离子、硼离子或者铟离子中的一种或者几种。
本实施例所提供的半导体器件，捕获电荷层为包含离散的第一化合物单层和第二化合物单层的介电层，由于采用原子层沉积工艺形成第一化合物单层和第二化合物单层，因此所述离散的第一化合物单层和第二化合物单层的尺寸为原子尺寸，大小可以控制，而且，各个第一化合物单层或者第二化合物单层的分子尺寸是相同的。
所述包含离散的第一化合物单层和第二化合物单层在介电层中的分布密度可以通过控制形成离散的第一化合物单层和第二化合物单层的原子层沉积工艺进行控制，例如控制形成第一化合物单层的第一前体气体流向原子层沉积室的流量和流入时间以及形成第二化合物单层的第三前体气体流向原子层沉积室的流量和流入时间。
所述半导体器件为线宽很小的器件，可以提高捕获电荷层中捕获电荷陷阱密度，捕获电荷能力。并且能够提高离散的第一化合物单层和第二化合物单层形成的离散的纳米岛之间的绝缘能力，从而减少器件横向漏电。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (29)

1.一种原子层沉积方法，其特征在于，包括如下步骤：
在原子层沉积室内放置半导体衬底；
第一前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散分布的第一单层；
惰性吹扫气体流向在原子层沉积室内的半导体衬底，去除没有形成第一单层的第一前体气体；
第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第一前体气体反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物；
第三前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散的第三单层，形成第三单层的第三前体气体的原子/分子与形成第一单层的第一前体气体的原子/分子离散分布；
惰性吹扫气体流向原子层沉积室，去除没有形成第三单层的第三前体气体；
第四前体气体流向原子层沉积室，与形成第三单层的第三前体气体反应，形成离散的第二化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第三前体气体反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物。
2.根据权利要求1所述的原子层沉积方法，其特征在于，所述的第一前体气体是金属、半导体、配合有卤素或者有机配合物的金属、或者配合有卤素或者有机配合物的半导体中的一种或者几种的混合物。
3.根据权利要求2所述的原子层沉积方法，其特征在于，所述金属为Ta，Ti，W，Mo，Nb，Cu，Ni，Pt，Ru，Me，Ni或者Al。
4.根据权利要求2所述的原子层沉积方法，其特征在于，所述的半导体为硅。
5.根据权利要求2所述的原子层沉积方法，其特征在于，所述的配合有卤素或者有机配合物的金属为Al(CH3)3、Hf[N(CH3)(C2H5)]4、Hf[N(C2H5)2]4、Hf[OC(CH3)3]4或者HfCl4，配合有卤素或者有机配合物的半导体为SiCl2H2、Si(OC2H5)4、Si2Cl6、SiH2[NH(C4H9)]2或者SiH(OC2H5)3。
6.根据权利要求1所述的原子层沉积方法，其特征在于，所述的第一前体气体为SiCl2H2时，第一前体气体流向原子层沉积室的流量为0.06至0.3slm，流入时间大于0小于10sec。
7.根据权利要求1所述的原子层沉积方法，其特征在于，所述的第二前体气体为NH3、N2O、N2、O2、O3或者H2O。
8.根据权利要求1所述的原子层沉积方法，其特征在于，所述的第三前体气体是金属、半导体、配合有卤素或者有机配合物的金属、或者配合有卤素或者有机配合物的半导体中的一种或者几种的混合物。
9.根据权利要求8所述的原子层沉积方法，其特征在于，所述金属为Ta，Ti，W，Mo，Nb，Cu，Ni，Pt，Ru，Me，Ni或者Al。
10.根据权利要求8所述的原子层沉积方法，其特征在于，所述的半导体为硅。
11.根据权利要求8所述的原子层沉积方法，其特征在于，所述的配合有卤素或者有机配合物的金属为Al(CH3)3、Hf[N(CH3)(C2H5)]4、Hf[N(C2H5)2]4、Hf[OC(CH3)3]4或者HfCl4，配合有卤素或者有机配合物的半导体为SiCl2H2、Si(OC2H5)4、Si2Cl6、SiH2[NH(C4H9)]2或者SiH(OC2H5)3。
12.根据权利要求8所述的原子层沉积方法，其特征在于，所述的第三前体气体为SiCl2H2时，第三前体气体流向原子层沉积室的流量为0.06至0.3slm，流入时间大于0小于10sec。
13.根据权利要求1所述的原子层沉积方法，其特征在于，所述的第四前体气体为NH3、N2O、N2、O2、O3或者H2O。
14.一种原子层沉积方法，其特征在于，包括如下步骤：
在原子层沉积室内放置半导体衬底；
第一前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散分布的第一单层；
惰性吹扫气体流向在原子层沉积室内的半导体衬底，去除没有形成第一单层的第一前体气体；
第二前体气体流向原子层沉积室，与形成第一单层的第一前体气体反应，形成离散的第一化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第一前体气体反应的第二前体气体以及第一前体气体与第二前体气体反应的副产物；
第三前体气体流向原子层沉积室内的半导体衬底，在半导体衬底上形成离散的第三单层，形成第三单层的第三前体气体的原子/分子与形成第一单层的第一前体气体的原子/分子离散分布；
惰性吹扫气体流向原子层沉积室，去除没有形成第三单层的第三前体气体；
第四前体气体流向原子层沉积室，与形成第三单层的第三前体气体反应，形成离散的第二化合物单层；
惰性吹扫气体流向原子层沉积室，去除没有和第三前体气体反应的第四前体气体以及第三前体气体与第四前体气体反应的副产物；
在半导体衬底上形成覆盖离散的第一化合物单层和第二化合物单层的介电层。
15.根据权利要求14所述的原子层沉积方法，其特征在于，所述介电层的形成工艺为原子层沉积方法。
16.根据权利要求15所述的原子层沉积方法，其特征在于，所述介电层的形成工艺为：
第五前体气体流向原子层沉积室，在半导体衬底以及第一化合物单层和第二化合物单层上形成第五单层，所述第五单层填满第一化合物单层、第二化合物单层以及第一化合物单层和第二化合物单层之间的空隙；
惰性吹扫气体流向原子层沉积室，去除没有形成第五单层的第五前体气体；
第六前体气体流向原子层沉积室，和形成第五单层的第五前体气体反应，形成介电层单原子层；
惰性吹扫气体流向原子层沉积室，去除没有形成介电层单原子层的第六前体气体以及第五前体气体和第六前体气体反应的副产物；
在介电层单原子层上进行一次以上介电层单原子层的沉积工艺，形成设定厚度的覆盖第一化合物单层和第二化合物单层的介电层。
17.根据权利要求14至16中任一项所述的原子层沉积方法，其特征在于，所述的第一前体气体是金属、半导体、配合有卤素或者有机配合物的金属、或者配合有卤素或者有机配合物的半导体中的一种或者几种的混合物。
18.根据权利要求17所述的原子层沉积方法，其特征在于，所述金属为Ta，Ti，W，Mo，Nb，Cu，Ni，Pt，Ru，Me，Ni或者Al。
19.根据权利要求17所述的原子层沉积方法，其特征在于，所述的半导体为硅。
20.根据权利要求17所述的原子层沉积方法，其特征在于，所述的配合有卤素或者有机配合物的金属为Al(CH3)3、Hf[N(CH3)(C2H5)]4、Hf[N(C2H5)2]4、Hf[OC(CH3)3]4或者HfCl 4，配合有卤素或者有机配合物的半导体为SiCl2H2、Si(OC2H5)4、Si2Cl6、SiH2[NH(C4H9)]2或者SiH(OC2H5)3。
21.根据权利要求17所述的原子层沉积方法，其特征在于，所述的第一前体气体为SiCl2H2时，第一前体气体流向原子层沉积室的流量为0.06至0.3slm，流入时间大于0小于10sec。
22.根据权利要求14所述的原子层沉积方法，其特征在于，所述的第二前体气体为NH3、N2O、N2、O2、O3或者H2O。
23.根据权利要求14至16中任一项所述的原子层沉积方法，其特征在于，所述的第三前体气体是金属、半导体、配合有卤素或者有机配合物的金属、或者配合有卤素或者有机配合物的半导体中的一种或者几种的混合物。
24.根据权利要求23所述的原子层沉积方法，其特征在于，所述金属为Ta，Ti，W，Mo，Nb，Cu，Ni，Pt，Ru，Me，Ni或者Al。
25.根据权利要求23所述的原子层沉积方法，其特征在于，所述的半导体为硅。
26.根据权利要求23所述的原子层沉积方法，其特征在于，所述的配合有卤素或者有机配合物的金属为Al(CH3)3、Hf[N(CH3)(C2H5)]4、Hf[N(C2H5)2]4、Hf[OC(CH3)3]4或者HfCl4，配合有卤素或者有机配合物的半导体为SiCl2H2、Si(OC2H5)4、Si2Cl6、SiH2[NH(C4H9)]2或者SiH(OC2H5)3。
27.根据权利要求23所述的原子层沉积方法，其特征在于，所述的第三前体气体为SiCl2H2时，第三前体气体流向原子层沉积室的流量为0.06至0.3slm，流入时间大于0小于10sec。
28.根据权利要求14所述的原子层沉积方法，其特征在于，所述的第四前体气体为NH3、N2O、N2、O2、O3或者H2O。
29.根据权利要求14所述的原子层沉积方法，其特征在于，所述介电层为氧化硅、氮化硅或者氮氧化硅。
CN200710042463A 2007-06-22 2007-06-22 原子层沉积方法以及形成的半导体器件 Active CN100590805C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200710042463A CN100590805C (zh) 2007-06-22 2007-06-22 原子层沉积方法以及形成的半导体器件
US12/141,045 US7709386B2 (en) 2007-06-22 2008-06-17 Atomic layer deposition method and semiconductor device formed by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710042463A CN100590805C (zh) 2007-06-22 2007-06-22 原子层沉积方法以及形成的半导体器件

Publications (2)

Publication Number Publication Date
CN101330016A CN101330016A (zh) 2008-12-24
CN100590805C true CN100590805C (zh) 2010-02-17

Family

ID=40135571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710042463A Active CN100590805C (zh) 2007-06-22 2007-06-22 原子层沉积方法以及形成的半导体器件

Country Status (2)

Country Link
US (1) US7709386B2 (zh)
CN (1) CN100590805C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
US8569158B2 (en) 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
TWI586828B (zh) * 2012-02-10 2017-06-11 財團法人國家同步輻射研究中心 原子層沈積之摻雜方法
US9899224B2 (en) 2015-03-03 2018-02-20 Tokyo Electron Limited Method of controlling solid phase diffusion of boron dopants to form ultra-shallow doping regions
TWI754041B (zh) * 2017-04-18 2022-02-01 日商東京威力科創股份有限公司 被處理體之處理方法
CN108807158B (zh) * 2017-04-26 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102271771B1 (ko) * 2017-05-25 2021-07-01 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
DE102018110837A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesse zur Bildung von Merkmalen mit einem niedrigen K-Wert und dadurch gebildete Aufbauten
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby
CN110444478B (zh) * 2019-06-27 2021-09-10 惠科股份有限公司 一种薄膜晶体管的制作方法、原子层沉积装置和显示面板
JP2022546946A (ja) * 2019-08-27 2022-11-10 アプライド マテリアルズ インコーポレイテッド 乱用抑止医薬製剤のための気相コーティング技術

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US8643079B2 (en) * 2008-05-05 2014-02-04 Micron Technology, Inc. Nanocrystal formation using atomic layer deposition and resulting apparatus

Also Published As

Publication number Publication date
US7709386B2 (en) 2010-05-04
US20080315293A1 (en) 2008-12-25
CN101330016A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
CN100590804C (zh) 原子层沉积方法以及形成的半导体器件
CN100590803C (zh) 原子层沉积方法以及形成的半导体器件
CN100590805C (zh) 原子层沉积方法以及形成的半导体器件
TWI811348B (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102514553B1 (ko) 저온에서 SiN을 퇴적시키기 위한 Si 전구체들
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
KR102623131B1 (ko) 게이트 유전체들에 대한 원자층 성막의 구현을 위한 방법 및 장치
KR20190024841A (ko) 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20190024823A (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
US7871883B2 (en) Method of manufacturing semiconductor device includes the step of depositing the capacitor insulating film in a form of a hafnium silicate
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US8759234B2 (en) Deposited material and method of formation
US20030123216A1 (en) Deposition of tungsten for the formation of conformal tungsten silicide
US20070251444A1 (en) PEALD Deposition of a Silicon-Based Material
US11011371B2 (en) SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material
US20220254685A1 (en) Nucleation-free tungsten deposition
US20240006180A1 (en) Low resistance pulsed cvd tungsten
CN103930992A (zh) 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法
KR20230163587A (ko) V-nand 워드라인 스택을 위한 라이너
US20130049172A1 (en) Insulating region for a semiconductor substrate
US20120168853A1 (en) Semiconductor non-volatile memory device
TWI829027B (zh) 半導體的摻雜方法及中間半導體裝置
US20160379828A1 (en) Silicon doping source films by ald deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation