KR20000008022A - 게이트 산화막의 형성방법 - Google Patents

게이트 산화막의 형성방법 Download PDF

Info

Publication number
KR20000008022A
KR20000008022A KR1019980027665A KR19980027665A KR20000008022A KR 20000008022 A KR20000008022 A KR 20000008022A KR 1019980027665 A KR1019980027665 A KR 1019980027665A KR 19980027665 A KR19980027665 A KR 19980027665A KR 20000008022 A KR20000008022 A KR 20000008022A
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
gate oxide
forming
nitride layer
Prior art date
Application number
KR1019980027665A
Other languages
English (en)
Inventor
조원주
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980027665A priority Critical patent/KR20000008022A/ko
Publication of KR20000008022A publication Critical patent/KR20000008022A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 실리콘 질화 현상을 이용하여 게이트 산화막과 게이트 전극의 계면에 질화 산화막층을 형성함으로써 불순물 이온이 게이트 전극으로부터 기판으로 침투(Penetration)하는 것을 억제하여 소자의 신뢰성을 향상시키도록 한 게이트 산화막의 형성방법에 관한 것으로서, 반도체 기판에 전세정 처리를 실시하여 자연 산화막을 제거하는 단계와, 상기 반도체 기판에 다량의 질소가스를 주입하여 반도체 기판의 표면에 질화층을 형성하는 단계와, 그리고 상기 질화층이 형성된 반도체 기판을 산화시켜 질화층과 반도체 기판의 계면에 산화막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

게이트 산화막의 형성방법
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 소자의 신뢰성을 향상시키는데 적당한 게이트 절연막의 형성방법에 관한 것이다.
일반적으로 반도체 소자에서 게이트 산화막의 내압저하 현상은 산화막의 두께가 얇을수록 증가하게 된다.
즉, 고집적 소자의 경우 반도체 소자를 집적화하기 위해서 게이트 산화막의 두께도 얇게 형성하게 된다.
따라서, 내압특성을 개선하지 않은 상태로 게이트 산화막의 두께만 얇게 형성하면 내압특성이 저하되어 고집적 회로의 신뢰성이 저하된다.
도 1은 일반적인 게이트 산화막 형성방법을 나타낸 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(1)에 전세정 처리를 실시하여 표면의 자연 산화막(도면에는 도시되지 않음)을 제거한 후, 상기 반도체 기판(1)에 습식 또는 건식 산화 방법에 의하여 반도체 기판(1)의 표면에 얇은 게이트 산화막(2)을 형성한다.
또는, 전세정된 반도체 기판(1)을 반응로(도시되지 않음)로 삽입한 후, NH3또는 NO 또는 N2O 가스를 반응로에 주입하여 반도체 기판(1)의 표면을 산화시켜 반도체 기판(1)의 표면에 질화 산화막인 게이트 산화막(2)을 형성한다.
이어, 도면에는 도시하지 않았지만 통상적인 방법에 의해 게이트 산화막(2)상에 P+(또는 N+) 게이트 전극을 형성한다.
그러나 상기와 같은 습식 또는 건식 산화 방법에 의하여 얇은 게이트 산화막(2)을 형성하는 경우에는 이후 P+ 게이트 전극의 보론(Boron)이 반도체 기판(1)으로 침투하여 소자의 신뢰성을 저하시킨다.
그리고 NH3또는 NO 또는 N2O 가스를 반응로에 도입하여 산화공정으로 질화 산화막을 형성하는 경우에는 고온의 열처리 공정이 필요하며 NH3의 경우에는 게이트 산화막(2)내에 전자 포획 준위가 다량 발생하여 소자의 신뢰성에 악 영향을 준다.
따라서 소자의 신뢰성을 향상시키기 위한 게이트 산화막의 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참고하여 종래의 게이트 산화막의 형성방법을 설명하면 다음과 같다.
도 2a 내지 도 2b는 종래 기술의 게이트 산화막의 형성방법을 나타낸 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(11)에 전세정 처리를 실시하여 표면의 산화막(도면에 도시되지 않음)을 제거한 후, 상기 반도체 기판(11)을 습식 또는 건식 산화 방법으로 산화막(12)을 형성한다.
도 2b에 도시한 바와 같이, 상기 산화막(12)이 형성된 반도체 기판(11)을 반응로(도시되지 않음)로 삽입한 후, NH3또는 NO 또는 N2O 가스를 반응로에 주입하여 반도체 기판(11)의 표면을 산화시켜 반도체 기판(11)의 표면에 질화 산화막(13)을 형성한다.
이어, 도면에는 도시하지 않았지만 일반적인 방법에 의해 게이트 산화막(14)상에 게이트 전극을 형성한다.
여기서 상기 게이트 산화막(14)은 상기 산화막(12) 및 질화 산화막(13)이다.
도 3a 내지 도 3b는 종래 기술의 또 다른 게이트 산화막의 형성방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(21)에 전세정 처리를 실시하여 표면의 산화막(도면에 도시되지 않음)을 제거한 후, 상기 반도체 기판(21)을 반응로(도시되지 않음)로 이동하여 NH3또는 NO 또는 N2O 가스를 반응로에 주입하여 반도체 기판(21)의 표면을 산화시켜 반도체 기판(21)의 표면에 질화 산화막(22)을 형성한다.
도 3b에 도시한 바와 같이, 상기 질화 산화막(22)이 형성된 반도체 기판(21)을 산소 분위기에서 산화 공정을 실시하여 상기 질화 산화막(22)과 반도체 기판(21)의 계면에 산화막(23)을 형성한다.
그리고 도면에는 도시하지 않았지만 일반적인 방법에 의해 게이트 산화막(24)상에 게이트 전극을 형성한다.
여기서 상기 게이트 산화막(24)은 상기 질화 산화막(22) 및 산화막(23)이다.
그러나 상기와 같은 종래 기술의 게이트 산화막의 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, NO 또는 N2O 가스의 사용에 따른 환경 문제 및 가스 라인에 수분이 존재하면 부식의 위험이 커서 안정성이 없다.
둘째, 1000℃ 이상의 고온 열처리에 필요한 반응로가 필요하기 때문에 경제적인 부담이 크다.
셋째, 질화 산화막의 경우에는 질화층이 산화막과 반도체 기판의 계면에 형성되어 질소의 페일-업(Pile-up)에 의한 캐리어의 이동도(Mobility)를 감소시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 실리콘 질화 현상을 이용하여 게이트 산화막과 게이트 전극의 계면에 질화 산화막층을 형성함으로써 불순물 이온이 게이트 전극으로부터 기판으로 침투(Penetration)하는 것을 억제하여 소자의 신뢰성을 향상시키도록 한 게이트 산화막의 형성방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 게이트 산화막의 형성방법을 나타낸 단면도
도 2a 내지 도 2b는 종래 기술의 게이트 산화막의 형성방법을 나타낸 공정단면도
도 3a 내지 도 3b는 종래 기술의 또 다른 게이트 산화막의 형성방법을 나타낸 공정단면도
도 4a 내지 도 4c는 본 발명에 의한 게이트 산화막의 형성방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 32 : 질화층
33 : 산화막 34 : 게이트 산화막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 게이트 산화막의 형성방법은 반도체 기판에 전세정 처리를 실시하여 자연 산화막을 제거하는 단계와, 상기 반도체 기판에 다량의 질소가스를 주입하여 반도체 기판의 표면에 질화층을 형성하는 단계와, 그리고 상기 질화층이 형성된 반도체 기판을 산화시켜 질화층과 반도체 기판의 계면에 산화막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 게이트 산화막의 형성방법을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4c는 본 발명에 의한 게이트 산화막의 형성방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와 같이, 반도체 기판(31)의 표면에 형성된 자연 산화막(도면에는 도시되지 않음)을 전세정 공정으로 제거한다.
여기서 상기 전세정 공정은 불산(HF : Hydrofluoric Acid) 용액을 이용한다.
도 4b에 도시한 바와 같이, 상기 자연 산화막이 제거된 반도체 기판(31)을 반응로에 삽입하여 게이트 산화 온도까지 온도를 올리면서 반응로내에 N2가스를 주입하여 반도체 기판(31)의 표면에 질화층(32)을 형성한다.
일반적으로 열 산화 방법에 의하여 게이트 산화막을 성장시키는 경우, 반응로에 반도체 기판을 삽입하고, 반도체 기판의 표면온도를 산화 온도(850℃)까지 상승시킬 때, 분위기 가스로 산소를 극 미량으로 주입하여 얇은 게이트 산화막을 형성한다.
그러나 본 발명에서는 분위기 가스로 산소를 주입하지 않고 질소 가스를 다량(약 10slm 이상)으로 주입해주면 반도체 기판(31)의 표면에 질화 현상이 일어나 반도체 기판(31)의 표면에 질화층(32)이 형성된다.
도 4c에 도시한 바와 같이, 상기 질화층(32)이 형성된 반도체 기판(31)의 표면온도를 800℃이상으로하여 산소 분위기에서 산화시키어 상기 질화층(32)과 반도체 기판(31)의 계면에 산화막(33)을 형성한다.
여기서 아래의 표 1은 800℃ 이상의 산소 분위기에서 반도체 기판(31)을 산화할 때에 질소 가스를 다량으로 주입시켜 반도체 기판(31)의 표면에 질화층(32)이 형성됨으로써 산화막(33)의 성장이 둔화되는 결과를 나타낸 것이다.
반 도 체 기 판 일 반 산 화 표 면 질 화
1 72Å 39.3Å
2 80Å 39.4Å
3 73Å 39.3Å
여기서 일반 산화는 종래의 일반 산화 방법과 표면 질화에 의한 두께이며, 표면 질화는 본 발명의 표면 질화 후의 성장 산화막의 두께이다.
한편, 상기의 질화층(32)은 P+게이트 전극에서의 보론 확산을 억제할 뿐만 아니라 반도체 기판(31)과의 계면에서는 보통의 산화막(33)이 형성되므로 종래의 질화 산화막에서 문제가 되던 반도체 기판(31)과의 계면에서의 질소의 펠일-업에 의한 캐리어의 이동도 저하와 같은 소자 열화 현상을 방지할 수 있다.
이어, 이후 공정은 도면에는 도시하지 않았지만 일반적인 방법에 의해 게이트 산화막(34)상에 게이트 전극을 형성한다.
여기서 상기 게이트 산화막(34)은 상기 질화층(32) 및 산화막(33)이다.
이상에서 설명한 바와 같이 본 발명에 의한 게이트 산화막의 형성방법에 있어서 다음과 같은 효과가 있다.
첫째, 일반적인 반응로를 이용하여 산화막의 형성과 함께 산화막의 표면에 질화층을 형성하기 때문에 공정이 지극히 간단하며 제조공정의 비용을 줄일 수 있다.
둘째, 기판 표면의 질화층에 의하여 산화막의 성장이 느려지므로 박막의 게이트 산화막 형성에 유리하다.
셋째, 산화막 표면의 질화층이 P+게이트 전극에서 보론 확산을 억제하여 신뢰성이 높은 소자를 형성할 수 있다.

Claims (3)

  1. 반도체 기판에 전세정 처리를 실시하여 자연 산화막을 제거하는 단계;
    상기 반도체 기판에 다량의 질소가스를 주입하여 반도체 기판의 표면에 질화층을 형성하는 단계;
    상기 질화층이 형성된 반도체 기판을 산화시켜 질화층과 반도체 기판의 계면에 산화막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 게이트 산화막의 형성방법.
  2. 제 1 항에 있어서,
    상기 전세정 처리는 HF를 이용하여 반도체 기판의 자연 산화막을 제거하는 것을 특징으로 하는 게이트 산화막의 형성방법.
  3. 제 1 항에 있어서
    상기 다량의 질소가스의 질소량은 10slm이상으로 하고, 상기 반도체 기판의 표면온도를 800℃이상으로하여 반도체 기판의 표면에 산화막을 형성하는 것을 특징으로 하는 게이트 산화막의 형성방법.
KR1019980027665A 1998-07-09 1998-07-09 게이트 산화막의 형성방법 KR20000008022A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027665A KR20000008022A (ko) 1998-07-09 1998-07-09 게이트 산화막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027665A KR20000008022A (ko) 1998-07-09 1998-07-09 게이트 산화막의 형성방법

Publications (1)

Publication Number Publication Date
KR20000008022A true KR20000008022A (ko) 2000-02-07

Family

ID=19543599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027665A KR20000008022A (ko) 1998-07-09 1998-07-09 게이트 산화막의 형성방법

Country Status (1)

Country Link
KR (1) KR20000008022A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596883B1 (ko) * 2004-12-22 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성 방법
KR100843497B1 (ko) * 2003-09-27 2008-07-04 인터내셔널 비지네스 머신즈 코포레이션 Ｇｅ계 재료상에의 게르마늄 산질화물 층 제조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843497B1 (ko) * 2003-09-27 2008-07-04 인터내셔널 비지네스 머신즈 코포레이션 Ｇｅ계 재료상에의 게르마늄 산질화물 층 제조
KR100596883B1 (ko) * 2004-12-22 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성 방법

Similar Documents

Publication Publication Date Title
JP3898770B2 (ja) 高品質の酸化膜を成長させるための方法
KR100266519B1 (ko) 다중레벨구조의절연체를가진반도체장치및그제조방법
US6228779B1 (en) Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JP2008028403A (ja) 第１の酸化物層および第２の酸化物層を形成するための方法
JP2007258729A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
KR100672753B1 (ko) 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
JP2008300779A (ja) 半導体装置及びその製造方法
US20050274948A1 (en) Semiconductor device and method for manufacturing therefor
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
US7306985B2 (en) Method for manufacturing semiconductor device including heat treating with a flash lamp
KR19990071115A (ko) 반도체 소자의 절연막 형성 방법
KR20000008022A (ko) 게이트 산화막의 형성방법
KR100281135B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
KR100608340B1 (ko) 반도체소자의 게이트 형성방법
KR100247904B1 (ko) 반도체 장치의 제조방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
KR100252871B1 (ko) 반도체 소자의 박막 형성방법
KR0138125B1 (ko) 트랜지스터의 게이트 유전막 형성 방법
JP3808814B2 (ja) 半導体装置の製造方法
JPH10242461A (ja) 半導体装置およびその製造方法
KR970009864B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR100567875B1 (ko) 반도체소자의 게이트 유전체 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application