JPS62136036A - 絶縁膜形成法 - Google Patents
絶縁膜形成法Info
- Publication number
- JPS62136036A JPS62136036A JP27836985A JP27836985A JPS62136036A JP S62136036 A JPS62136036 A JP S62136036A JP 27836985 A JP27836985 A JP 27836985A JP 27836985 A JP27836985 A JP 27836985A JP S62136036 A JPS62136036 A JP S62136036A
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- film
- oxide film
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は絶縁膜形成法に関し、特にゲルマニウム上に
絶縁膜を形成する方法に関するものである。
絶縁膜を形成する方法に関するものである。
従来、ゲルマニウム上の絶縁膜形成には、CVD (C
hemical Vapor Deposition
)法が用いられている。絶縁膜としてはs、、o□、
513N4− Ge3N4などが試みられているが、ア
イ・イー・イー・イー・ジャーナJし・オブ・カンタム
・エレクトロニクス< IP、IEE Journal
of’ Quantu+a Electronics
)、第16巻、1002ページ、1980年にその例が
記載されているように、S、O2がほとんどである。
hemical Vapor Deposition
)法が用いられている。絶縁膜としてはs、、o□、
513N4− Ge3N4などが試みられているが、ア
イ・イー・イー・イー・ジャーナJし・オブ・カンタム
・エレクトロニクス< IP、IEE Journal
of’ Quantu+a Electronics
)、第16巻、1002ページ、1980年にその例が
記載されているように、S、O2がほとんどである。
8.02の堆積は
51114+202→S、02+211.0の反応を用
いることが多く、その堆積温度は350〜550℃であ
る。
いることが多く、その堆積温度は350〜550℃であ
る。
[゛発明が解決しようとする問題点〕
ゲルマニウムに限らず半導体表面に絶縁膜を形成する場
合、格子欠陥が発生しないというのはもちろんであるが
、半導体と絶縁膜との界面に界面準位が少ないというこ
とが重要である。界面の特性には絶縁膜を形成する前の
半導体の表面状態が強い影響を与えると言われている。
合、格子欠陥が発生しないというのはもちろんであるが
、半導体と絶縁膜との界面に界面準位が少ないというこ
とが重要である。界面の特性には絶縁膜を形成する前の
半導体の表面状態が強い影響を与えると言われている。
半導体と絶縁膜との界面で最も良いと言われているもの
は熱酸化によるSIとS+0□との界面であるが、それ
はS、O2が非常に安定であることと、界面かもとのシ
リコンの内部に形成されることが重要である。それに対
し、堆積法によって絶縁膜を形成する場合にはS、と5
I02との界面でも良くない。ゲルマニウムの酸化はG
eO2が非常に分解しやすいために用いられていない。
は熱酸化によるSIとS+0□との界面であるが、それ
はS、O2が非常に安定であることと、界面かもとのシ
リコンの内部に形成されることが重要である。それに対
し、堆積法によって絶縁膜を形成する場合にはS、と5
I02との界面でも良くない。ゲルマニウムの酸化はG
eO2が非常に分解しやすいために用いられていない。
ゲルマニウム上に5102を堆積する場合、HCIを用
いてガスエツチングを800〜900℃で行い表面を清
浄化した後、低温に下げて5102の堆積を行うが、S
Iと8102との界面に較べると界面特性は悪い。たと
えば、MISダイオードを形成してその容量−電圧特性
を測定すると容量の変化が小さくまたヒステリシスが観
測されるなど理想曲線からのずれが大きい。この結果か
ら界面準位が多いこと、あるいは絶縁膜中に欠陥が多い
ことなとが推定され、その原因として堆積前に表面状態
が悪いことやS、l)2膜の密度が低いことなどが考え
られる、界面準位が多いとMISダイオード特性が悪い
ことは勿論、パッシベイションとして用いる場合にも界
面に形成される反転層がデバイスに悪い影響を与える。
いてガスエツチングを800〜900℃で行い表面を清
浄化した後、低温に下げて5102の堆積を行うが、S
Iと8102との界面に較べると界面特性は悪い。たと
えば、MISダイオードを形成してその容量−電圧特性
を測定すると容量の変化が小さくまたヒステリシスが観
測されるなど理想曲線からのずれが大きい。この結果か
ら界面準位が多いこと、あるいは絶縁膜中に欠陥が多い
ことなとが推定され、その原因として堆積前に表面状態
が悪いことやS、l)2膜の密度が低いことなどが考え
られる、界面準位が多いとMISダイオード特性が悪い
ことは勿論、パッシベイションとして用いる場合にも界
面に形成される反転層がデバイスに悪い影響を与える。
本発明の目的は、ゲルマニウム上にS+0□膜を堆積す
る従来の方法に較べ、良好な界面特性をもった絶縁膜形
成法を提供することにある6〔問題点を解決するための
手段〕 この発明は、ゲルマニウム上にシリコンとゲルマニウム
とから成る膜を堆積し、酸化雰囲気中で熱処理すること
を特徴とする。シリコンとゲルマニウムとから成る膜は
、シリコンとゲルマニウムの合金やシリコン/ゲルマニ
ウムからなる超格子層などが挙げられる。シリコンとゲ
ルマニウムとから成る膜を酸化雰囲気中で熱処理すると
、良質な絶縁膜が得られる。更に水素アニールを行うこ
とか有効である。
る従来の方法に較べ、良好な界面特性をもった絶縁膜形
成法を提供することにある6〔問題点を解決するための
手段〕 この発明は、ゲルマニウム上にシリコンとゲルマニウム
とから成る膜を堆積し、酸化雰囲気中で熱処理すること
を特徴とする。シリコンとゲルマニウムとから成る膜は
、シリコンとゲルマニウムの合金やシリコン/ゲルマニ
ウムからなる超格子層などが挙げられる。シリコンとゲ
ルマニウムとから成る膜を酸化雰囲気中で熱処理すると
、良質な絶縁膜が得られる。更に水素アニールを行うこ
とか有効である。
〔作用])
シリコンとゲルマニウムとから成る1摸を酸化すると、
5I02の方がしく)2より安定なため酸化膜中のゲル
マニウム(あるいはGa0z>は酸化膜表面ではGeO
の形で揮発し、シリコンとゲルマニウムとから成る膜と
酸化膜との界面ではG、がパイルアップする形で酸化膜
中から抜けていくことによって酸化膜はS、02に近い
ものが得られる。酸化膜中のGeO□は水素アニールを
すると GeO2+!+2→GeO+l+20 の反応で還元されるが、G、0は発揮性のため酸化膜か
ら除去されることが知られている(電子通信学会技術研
究報告、第83巻、17ページ、1984年)。従って
、水素アニールを行うことによって酸化膜の品質が更に
上がることが期待される。
5I02の方がしく)2より安定なため酸化膜中のゲル
マニウム(あるいはGa0z>は酸化膜表面ではGeO
の形で揮発し、シリコンとゲルマニウムとから成る膜と
酸化膜との界面ではG、がパイルアップする形で酸化膜
中から抜けていくことによって酸化膜はS、02に近い
ものが得られる。酸化膜中のGeO□は水素アニールを
すると GeO2+!+2→GeO+l+20 の反応で還元されるが、G、0は発揮性のため酸化膜か
ら除去されることが知られている(電子通信学会技術研
究報告、第83巻、17ページ、1984年)。従って
、水素アニールを行うことによって酸化膜の品質が更に
上がることが期待される。
このように酸化によって5I02を形成すると、元はシ
リコンとゲルマニウムとから成る膜の内部にあった所に
界面が形成されるなめ、表面状態の影響が少ないことも
期待される。
リコンとゲルマニウムとから成る膜の内部にあった所に
界面が形成されるなめ、表面状態の影響が少ないことも
期待される。
次に、本発明の実施例について図面を参照して説明する
。第1図(a)、(b)は本発明の一実施例を説明する
ために工程順に示した断面図である。
。第1図(a)、(b)は本発明の一実施例を説明する
ために工程順に示した断面図である。
第1図(a)は(111)ゲルマニウム基板1をガスエ
ツチングした後シリコンとゲルマニウムの合金2を成長
した状態を示す。ガスエツチングはI(CI(H2キャ
リア)を用い850℃で行い、約20μm除去しな。そ
の後温度を700℃に下げ、S、H4とG ell 4
を原料ガスとして(II2キャリア)用い0.ITor
rでシリコンとゲルマニウムの合金を約0.1μm堆積
した。
ツチングした後シリコンとゲルマニウムの合金2を成長
した状態を示す。ガスエツチングはI(CI(H2キャ
リア)を用い850℃で行い、約20μm除去しな。そ
の後温度を700℃に下げ、S、H4とG ell 4
を原料ガスとして(II2キャリア)用い0.ITor
rでシリコンとゲルマニウムの合金を約0.1μm堆積
した。
第1図(b)は800℃でウエツI−酸化を行ない合金
層2を酸化膜3に変えた状態を示している。
層2を酸化膜3に変えた状態を示している。
このようにして形成した酸化膜の比誘導率はS、0□に
かなり近く、さらに水素アニールを行うことによって比
誘電率は5I02と変わらないものになった。
かなり近く、さらに水素アニールを行うことによって比
誘電率は5I02と変わらないものになった。
既に述べたように、ゲルマニウムは酸化膜表面ではG、
Oの形で揮発し、界面ではGeがパイルアップする形で
酸化膜中からゲルマニウム基板に抜けていく効果によっ
て酸化膜の組成が5102に非常に近いものになったと
思われる。この5I02膜は本質的にはシリコンの酸化
によって得られたものであるため、膜に密度が高く良質
な絶縁膜(あるいはパッシベイション膜)であることが
期待される。
Oの形で揮発し、界面ではGeがパイルアップする形で
酸化膜中からゲルマニウム基板に抜けていく効果によっ
て酸化膜の組成が5102に非常に近いものになったと
思われる。この5I02膜は本質的にはシリコンの酸化
によって得られたものであるため、膜に密度が高く良質
な絶縁膜(あるいはパッシベイション膜)であることが
期待される。
第2図は酸化股上に^e(1)、5u+φ)を蒸着して
形成したM I S (Metal−Ins++lat
or−5膜miconductor)ダイオードのC−
V特性(IMIIz、室温)を示している。第2図には
ゲルマニウム上に5102を堆積した場合の結果も参考
として示しである。第2図から明らかなように、堆積法
の場合4では容量の変化が小さくヒステリシスも大きい
のに対し、シリコンとゲルマニウムの合金層を酸化して
絶縁膜を形成した本発明の場合5では容量の変化が大き
くヒステリシスは小さくなっており、本発明によってゲ
ルマニウムと絶縁膜の界面および絶縁膜の膜質が改善さ
れていることが分る7この結果は界面Φ位の減少および
絶縁膜中の欠陥密度の減少を意味していると思われる。
形成したM I S (Metal−Ins++lat
or−5膜miconductor)ダイオードのC−
V特性(IMIIz、室温)を示している。第2図には
ゲルマニウム上に5102を堆積した場合の結果も参考
として示しである。第2図から明らかなように、堆積法
の場合4では容量の変化が小さくヒステリシスも大きい
のに対し、シリコンとゲルマニウムの合金層を酸化して
絶縁膜を形成した本発明の場合5では容量の変化が大き
くヒステリシスは小さくなっており、本発明によってゲ
ルマニウムと絶縁膜の界面および絶縁膜の膜質が改善さ
れていることが分る7この結果は界面Φ位の減少および
絶縁膜中の欠陥密度の減少を意味していると思われる。
酸化時間のコントロールを考えると、シリコンとゲルマ
ニウムの合金層における組成は成長時間とともに変える
ことが望ましい。すなわぢ成長期JgJにはゲルマニウ
ム成分を多くし、段々シリコン成分を増やすという方法
で合金層を作るということである。絶縁膜は安定性の点
で5I02にできるだけ近い必要があり、また酸化ゲル
マニウム基板にまで及ぶことは絶対に避けなければなら
ない。上記のIM造であれば、酸化のあと5.02/ゲ
ルマニウムが非常に多いシリコンとゲルマニウムの合金
層・′ゲルマニウム基板という構造にすることは容易で
あり、絶縁膜とゲルマニウム界面の特性にら問題はなか
った。このような構造はゲルマニウム&面に格子欠陥を
発生させないという意味でも有効であろう。
ニウムの合金層における組成は成長時間とともに変える
ことが望ましい。すなわぢ成長期JgJにはゲルマニウ
ム成分を多くし、段々シリコン成分を増やすという方法
で合金層を作るということである。絶縁膜は安定性の点
で5I02にできるだけ近い必要があり、また酸化ゲル
マニウム基板にまで及ぶことは絶対に避けなければなら
ない。上記のIM造であれば、酸化のあと5.02/ゲ
ルマニウムが非常に多いシリコンとゲルマニウムの合金
層・′ゲルマニウム基板という構造にすることは容易で
あり、絶縁膜とゲルマニウム界面の特性にら問題はなか
った。このような構造はゲルマニウム&面に格子欠陥を
発生させないという意味でも有効であろう。
プロセスの低温化を考えると、たとえば酸化や水素アニ
ールを低温で行えば良い。酸化は雰囲気さえ十分にコン
トロールできれば低温化は可能であるが、水素アニール
はG、O□の還元反応が著しく遅くなるという点で自ず
と限界があろう。プロセスの低温化という要請に答えう
る1つの方法は、シリコンとゲルマニウムの合金層の厚
さ、すなわち酸化膜の厚さをまず薄く形成し、良好な界
面を形成したあと必要な厚さの絶縁膜(必ずしらS、D
2である必要はない)を堆積法で追加することであろう
。
ールを低温で行えば良い。酸化は雰囲気さえ十分にコン
トロールできれば低温化は可能であるが、水素アニール
はG、O□の還元反応が著しく遅くなるという点で自ず
と限界があろう。プロセスの低温化という要請に答えう
る1つの方法は、シリコンとゲルマニウムの合金層の厚
さ、すなわち酸化膜の厚さをまず薄く形成し、良好な界
面を形成したあと必要な厚さの絶縁膜(必ずしらS、D
2である必要はない)を堆積法で追加することであろう
。
以上述べたように、本発明により形成したゲルマニウム
上の絶縁膜はゲルマニウムと絶縁膜の界面特性および絶
縁膜の膜質が従来の方法に較べて極めて改善されている
ことが分る。
上の絶縁膜はゲルマニウムと絶縁膜の界面特性および絶
縁膜の膜質が従来の方法に較べて極めて改善されている
ことが分る。
本発明はゲルマニウム上にゲルマニウムとシリコンの合
金層を形成し、その合金層を酸化することによって絶縁
膜すなわちS、02膜を形成するものであり、ゲルマニ
ウムを用いたデバイスのバッジヘイジョン膜やゲルマニ
ウムを用いたM I S F ETなと゛諸種の応用に
その活用が期待される。
金層を形成し、その合金層を酸化することによって絶縁
膜すなわちS、02膜を形成するものであり、ゲルマニ
ウムを用いたデバイスのバッジヘイジョン膜やゲルマニ
ウムを用いたM I S F ETなと゛諸種の応用に
その活用が期待される。
第1図(a)、(b)は本発明の一実施例を説明するな
めに工程順に示した断面図、第2図は本発明を用いて形
成したMISダイオードのC−■特性図である。 1・・・ゲルマニウム基板、2・・・シリコンとゲルマ
ニウムの合金、3・・・酸化膜、4・・・従来の堆積法
の場合の結果、5・・・本発明を用いた場合の結果。 1N1.・ 2 シリコンとゲルマニウムの合4ソi(a、)
ゲルマニウA基イ反第1図
めに工程順に示した断面図、第2図は本発明を用いて形
成したMISダイオードのC−■特性図である。 1・・・ゲルマニウム基板、2・・・シリコンとゲルマ
ニウムの合金、3・・・酸化膜、4・・・従来の堆積法
の場合の結果、5・・・本発明を用いた場合の結果。 1N1.・ 2 シリコンとゲルマニウムの合4ソi(a、)
ゲルマニウA基イ反第1図
Claims (1)
- ゲルマニウム基板上にシリコンとゲルマニウムとから成
る膜を堆積し、酸化雰囲気中熱処理することを特徴とす
る絶縁膜形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27836985A JPS62136036A (ja) | 1985-12-10 | 1985-12-10 | 絶縁膜形成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27836985A JPS62136036A (ja) | 1985-12-10 | 1985-12-10 | 絶縁膜形成法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62136036A true JPS62136036A (ja) | 1987-06-19 |
Family
ID=17596377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27836985A Pending JPS62136036A (ja) | 1985-12-10 | 1985-12-10 | 絶縁膜形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62136036A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143220A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | ゲルマニウムの保護膜およびその製造方法 |
US5089428A (en) * | 1989-12-27 | 1992-02-18 | Texas Instruments Incorporated | Method for forming a germanium layer and a heterojunction bipolar transistor |
JP2005322891A (ja) * | 2004-03-25 | 2005-11-17 | Commissariat A L'energie Atomique | 少なくともその表面にゲルマニウムまたはケイ素−ゲルマニウム合金を持つ基板上において、高温酸化により二酸化ケイ素層を調製する方法 |
JP2008532276A (ja) * | 2005-02-24 | 2008-08-14 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | SiGe層の熱酸化およびその諸応用例 |
JP2010219249A (ja) * | 2009-03-16 | 2010-09-30 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2018518826A (ja) * | 2015-04-16 | 2018-07-12 | ツルン ユリオピスト | 半導体上における異種酸化物または異種窒化物の製造 |
-
1985
- 1985-12-10 JP JP27836985A patent/JPS62136036A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143220A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | ゲルマニウムの保護膜およびその製造方法 |
US5089428A (en) * | 1989-12-27 | 1992-02-18 | Texas Instruments Incorporated | Method for forming a germanium layer and a heterojunction bipolar transistor |
JP2005322891A (ja) * | 2004-03-25 | 2005-11-17 | Commissariat A L'energie Atomique | 少なくともその表面にゲルマニウムまたはケイ素−ゲルマニウム合金を持つ基板上において、高温酸化により二酸化ケイ素層を調製する方法 |
EP1580805B1 (fr) * | 2004-03-25 | 2013-06-19 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de préparation d'une couche de dioxide de silicium par oxidation à haute temperature sur un substrat présentant au moins en surface d'un alliage silicium-germanium |
JP2008532276A (ja) * | 2005-02-24 | 2008-08-14 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | SiGe層の熱酸化およびその諸応用例 |
JP2010219249A (ja) * | 2009-03-16 | 2010-09-30 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2018518826A (ja) * | 2015-04-16 | 2018-07-12 | ツルン ユリオピスト | 半導体上における異種酸化物または異種窒化物の製造 |
US11615952B2 (en) | 2015-04-16 | 2023-03-28 | Turun Yliopisto | Manufacturing of foreign oxide or foreign nitride on semiconductor |
US11646193B2 (en) | 2015-04-16 | 2023-05-09 | Turun Yliopisto | Manufacturing of foreign oxide or foreign nitride on semiconductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3085272B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
JP2000252461A (ja) | 半導体装置の製造方法 | |
JPS6315425A (ja) | 2酸化シリコンの厚い層を作る方法 | |
JP2009149481A (ja) | 半導体基板の製造方法 | |
JP3491050B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
US4584205A (en) | Method for growing an oxide layer on a silicon surface | |
Hofmann et al. | Defect formation in thermal SiO2 by high‐temperature annealing | |
JPS62136036A (ja) | 絶縁膜形成法 | |
JP3122125B2 (ja) | 酸化膜の形成方法 | |
US3447958A (en) | Surface treatment for semiconductor devices | |
US20100012949A1 (en) | Substrate, in particular made of silicon carbide, coated with a thin stoichiometric film of silicon nitride, for making electronic components, and method for obtaining such a film | |
JP3647785B2 (ja) | 半導体装置の製造方法 | |
US5066610A (en) | Capping technique for zone-melting recrystallization of insulated semiconductor films | |
JPH10112460A (ja) | 炭化ケイ素半導体装置の製造方法 | |
JPS61230329A (ja) | 半導体表面への酸化物薄膜の形成方法 | |
KR20000021246A (ko) | 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법 | |
JP2007180416A (ja) | Soiウェーハの製造方法 | |
JPH033244A (ja) | 半導体シリコン基板の熱処理方法 | |
CN115588612B (zh) | 一种碳化硅栅极氧化层的制备方法以及相应的器件 | |
JP4370647B2 (ja) | Simox基板及びその製造方法 | |
JP4809653B2 (ja) | 半導体装置の製造方法 | |
KR960002066B1 (ko) | 옥시 나이트라이드 제조방법 | |
JP3252386B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JPS62252961A (ja) | 半導体装置の製造方法 | |
KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 |