JPH033244A - 半導体シリコン基板の熱処理方法 - Google Patents

半導体シリコン基板の熱処理方法

Info

Publication number
JPH033244A
JPH033244A JP13835489A JP13835489A JPH033244A JP H033244 A JPH033244 A JP H033244A JP 13835489 A JP13835489 A JP 13835489A JP 13835489 A JP13835489 A JP 13835489A JP H033244 A JPH033244 A JP H033244A
Authority
JP
Japan
Prior art keywords
heat treatment
silicon substrate
resistivity
semiconductor silicon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13835489A
Other languages
English (en)
Inventor
Masaki Kimura
木村 雅規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP13835489A priority Critical patent/JPH033244A/ja
Publication of JPH033244A publication Critical patent/JPH033244A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、窒素ドープされた半導体シリコン基板の特性
安定化のための熱処理方法に関する。
[従来の技術] 半導体シリコン単結晶基板(以下シリコン基板という)
の製造またはこれを使用した半導体素子製造においては
、シリコン基板は600 ’Cから1250℃の広範囲
の温度範囲で熱処理を受ける。
例えば前者におけるものとしては、ドナー消去のための
約650℃、30分間の熱処理があり、後者におけるも
のとしては、酸化工程、イントリンシックゲッタリング
あるいは拡散などがある。
一方、特に高温領域における熱処理において、その際に
シリコン基板内に発生する熱応力による結晶欠陥の発生
を防止する目的で、例えば特開昭57−17497号に
提案されているように、シリコン単結晶中に窒素ドープ
することが行われている。
[発明が解決しようとする課題] 窒素ドープされたシリコン基板の熱処理を行ったところ
、その条件によっては、その抵抗率は実測値において熱
処理前後で10%以上変化し、その品質管理が困難とな
ることがわかった。
本発明は、かかる点に鑑みてなされたもので、いかなる
熱処理によっても安定した抵抗率を示す窒素ドープされ
たシリコン基板を提供することを目的としている。
[課題を解決するための手段] 上記目的を達成するため、本発明は、窒素ドープされた
半導体シリコン単結晶基板を900℃〜1250’Cの
温度範囲で、しかも約10分間以上加熱するようにした
ものである。
[作用] 本発明によれば、該基板の電気抵抗率が半導体シリコン
単結晶育成後(以後アズブローンという)のそれにほぼ
一致せしめることができ、その後の熱処理で電気抵抗率
が変化しなくなる。また更に、上記熱処理をウェット酸
素雰囲気で行い、抵抗率のアズブローン値への復元を容
易ならしめる。したがって、本発明によって、かかる熱
処理を受けたシリコン基板から高収率をもって半導体素
子を製造することができる。
本発明は、窒素ドープされたアズブローンの半導体シリ
コン単結晶そのもので行ってもよいが、該シリコン単結
晶の直径が増大すると、加熱冷却時に内部応力により、
結晶欠陥を発生したり、あるいは、ひび割れを生じたり
するので、ウェーハの状態で本発明の熱処理を行うのが
好ましい。
窒素ドープされたシリコン単結晶基板中の窒素濃度は、
2X1014atmos/a#以下のものにライは、ア
ズブローン単結晶(ウェーハ)を熱処理したときの抵抗
率の変化は小さく、窒素濃度が小さくなれば、この変化
は無視できる。
熱処理の温度は、900℃以下では熱処理後の抵抗率を
7ズグローンのそれに一致せしめるために、処理時間が
1時間を要し、工業的とはいえない。しかし、1250
℃以上では、熱処理を受けるシリコン基板が窒素ドープ
されているにもががわらず、加熱冷却時に結晶欠陥を発
生する危険がある。
加熱冷却の速度は、例えば毎分1〜10℃が用いられる
が、熱処理を受けるシリコン基板が破壊したり、あるい
は結晶性が劣化しない限り自由に選ぶことができる。
ウェットの酸素は、例えば室温で飽和された酸素ガスを
用いる。
[実施例] 以下、本発明に係る半導体シリコン基板の熱処理方法を
説明する。
先ず、半導体シリコン基板の製造プロセスを説明する。
アルゴンガス又はまれに用いられるアルゴンと水素の混
合ガスに窒素ガス又は窒素を含む化合物を添加した雰囲
気ガス中で窒素ドープされたシリコン単結晶を育成する
。この際のシリコン単結晶の育成は、例えば、浮遊帯触
法(FZ法)によって行われる。次いで、このシリコン
単結晶を所定の厚さにスライスして得られた半導体シリ
コン基板を、各種の高温領域で処理時間を変えて熱処理
を行なった。低い温度で加熱する場合には、長時間の加
熱を行うことが必要である。したがって、製造ラインに
おけるスループットが低下することとなる。また、高い
温度で加熱する場合には、短時間の加熱で済むが、その
場合にはスリップ欠陥が生じ易い。
[実験■] 先ず、窒素添加して得られた半導体シリコン基板を従来
と同じ条件で熱処理した。また、この熱処理にあたって
、熱処理雰囲気を変えてみた。具体的な条件及び結果は
下記のとおりである。
1、条件 サンプル基板としては、FZ法で形成された下記の種類
のN型半導体シリコン基板を用いた。
また、サンプル基板として、FZ法で形成された下記の
種類のP里芋導体シリコン基板を用いた。
以上のような半導体シリコン基板について、従来の、サ
ンドブラスト処理後に行われていた熱処理と同じ条件、
つまり650℃で20分間の熱処理を行った。また、熱
処理雰囲気は、N2、ウェットo2、Arと変えてみた
そして、熱処理前(アズブローンの状態)の抵抗率と熱
処理後の抵抗率とを比べてみた。
2、結果 その結果が第2図(A)、(B)及び第3図(A)、(
B)に示されている。ここで、第2図(A)はN型半導
体シリコン基板についての抵抗率変化を、また、第3図
(A)はP型半導体シリコン基板についての抵抗率変化
を示している。この第2図(A)及び第3図(A)から
は、従来と同じ条件で熱処理を行った場合に、抵抗率変
化が著しく大きいことが判る。また、雰囲気を変えた場
合でも抵抗率変化にはあまり影響がないことが判る6さ
らに、P型の半導体シリコン基板とN型の半導体シリコ
ン基板とを比べた場合、P型のものの方が抵抗率のシフ
ト率が大きいことが判る。
なお、P型半導体シリコン基板の△、0についてはウェ
ット02雰囲気下での熱処理の場合、抵抗率変化が他に
比べて小さくなっている。この理由については後に考察
する。
また、第2図(B)及び第3図(B)はASTM換算式
(F723−82)を用いて、上記抵抗率変化をキャリ
ヤー濃度変化に直したものである。
このようにキャリヤー濃度変化に換算した場合には、一
部の例外を除いては窒素濃度の高いものの方が小さいも
のよりも変化が大きいことが判る。
つまり、窒素添加率の高いものの方がキャリヤー濃度変
化が大きいといってよい。なお、P型の半導体シリコン
基板とN型の半導体シリコン基板とを比べた場合、P型
のものの方が1桁変化が大きいことが判る。
[実験■] この実験では、半導体シリコン基板の熱処理温度と熱処
理時間とを変えて実験を行った。この場合の条件及び結
果は下記のとおりである。
1、条件 窒素雰囲気で熱処理温度を700℃、900℃及び10
00℃とし、そのそれぞれについて1分、4分、8分、
20分、60分、120分経過後の抵抗率を調べてみた
。サンプル基板としては、面方位<100>、アズブロ
ーンの状態での抵抗率150Ω■のP型半導体シリコン
基板を用いた。
また、クーリング時間、つまり熱処理後室温(24乃至
25℃)まで冷却する時間を15秒とした。
さらに上記サンプル基板を用いて1200℃、8分のみ
の熱処理実験を追加した。
2、結果 この結果が第1図に示されている。この図からは、熱処
理の初期においては、−旦、抵抗率が大きく上昇し、さ
らに熱処理を加えると、今度は、アズブローンの状態ま
で徐々に抵抗率が下がってゆくのが見られる。ちなみに
、1000℃での熱処理の場合、20分でアズブローン
の状態の抵抗率150ΩGにほぼ回復している。また、
1000℃より温度を高くすると、アズブローンの状態
の抵抗率までに回復する時間が少なくてすむことが判る
。一方、1000℃より温度を低くすると。
アズブローンの状態の抵抗率まで回復する時間が長くな
ることが判る。
[実験■] 次の実験では、半導体シリコン基板を熱処理するにあた
り、熱処理雰囲気を変えてみた。具体的な条件及び結果
は下記のとおりである。
1、条件 サンプル基板としては、FZ法で形成された下記の種類
のP型半導体シリコン基板(面方位〈111〉)が用い
られた。
この表において、SBはサンドブラスト処理がなされた
半導体シリコン基板、Cwはサンドブラスト処理がなさ
れない半導体シリコン基板、slightは窒素添加率
が2 X 10”atoms/ al以下の半導体シリ
コン基板、toughは窒素添加率が2X 10”at
oms/d以上の半導体シリコン基板を示している。
上記のような各種サンプルについてその雰囲気をウェッ
トo2、ドライ02、N2と変えてみた。
なお、熱処理温度は1000℃、熱処理時間は20分に
設定した。ウェット02で熱処理はスチーム酸化炉にて
行なった。
2、結果 その結果が第4図(A)、(B)に示されている。ここ
で、第4図(A)は抵抗率変化を、また、第4図(B)
は第4図(A)の抵抗率変化をASTM法(F723−
82)によってキャリヤー濃度変化に換算したものを示
している。これらの図面からは、ウェット02雰囲気に
おいては、誤差(±0.3〜±0.5%)も考慮すれば
、略アズグローンの状態に抵抗率が回復していることが
判る。なお、ドライ0□雰囲気では、ウェットo2雰囲
気におけるよりも抵抗率の変化が大きいが、熱処理時間
をウェット02雰囲気におけるよりも少し長くとれば、
アズブローンの状態に回復することがその後の実験で確
認された。
なお、この実験■では、N2雰囲気にあっては、未だ抵
抗率変化が大きくなっているが、その理由については後
に考察する。
次に、上記実験結果に対する原理的考察を加える。
窒素ドープされたシリコン単結晶をスライスして得られ
た半導体シリコン基板内には、空孔と窒素分子との複合
体が形成されているものと推測される。そして、この複
合体は、熱処理によって深い準位を形成する。そして、
これによってキャリヤーのトラップが生じ、抵抗率が上
昇するものと推測される。そして、さらに熱処理を加え
ると、空孔の外方拡散及び/又は格子間のSiの内方拡
散によって深い準位が消滅するものと思われる。
そして、これによって抵抗率がアズブローンの状態まで
回復されるものと考えられる。
また、熱処理雰囲気について考察すれば、o2雰囲気で
は、半導体シリコン基板の表面にSiO2膜が形成され
るので、余分なSiが内方拡散され、空孔が消滅し、こ
れによって深い準位が消滅するものと考えられる。なお
、ウェット0□とドライ02とを比較した場合、ウェッ
トo2雰囲気の方が抵抗率変化が小さいのは、ウェット
02雰囲気の方がSiO□膜の形成スピードが速いので
、Siの内方拡散スピードも速く、その結果、同じ熱処
理温度及び熱処理時間とした場合、ウェット02雰囲気
の方が抵抗率変化が小さくなったものと推測される。こ
のウェットo2雰囲気め効果は、既に、実験■の結果を
示す第2図(A)で抵抗率変化が他の雰囲気で熱処理し
た場合より小さいことからも判る。
また、N2雰囲気の場合には、格子間のSiの内方拡散
のみならず、空孔の外方拡散の影響も大きいものと推測
される。なお、実験■において、N2雰囲気の場合に、
他の雰囲気に比べて抵抗率変化が大きかったのは、クー
リング時間が実験■の場合長かったことに起因している
と思われる。
つまり、実験■では、クーリング時間を15分程度とし
たので、−旦、深い準位が消滅したにも拘らず、冷却中
にN2が内方拡散され、それによって抵抗率変化が生じ
たものと推測される。したがって、殊に、N2雰囲気の
場合には深い準位の消滅後、直ちに冷却することが必要
となる。
[実験■] 次の実験では、本発明で熱処理した半導体シリコン基板
を更に種々の条件で熱処理し、熱処理前後で抵抗率がど
のように変化するのかを調べた。
1、条件 サンプル基板としては、FZ法で形成された下記のn型
、p型半導体シリコン基板(面方位く100〉)が用い
られた。
表4 熱処理条件は、本発明の熱処理条件としてサンプル1で
はウェット0□雰囲気中で1200℃、60分、サンプ
ル2では1000℃、60分が採用された。また、再熱
処理は700”Cl2O分、800℃、60分および1
100℃、60分の3条件が採用された。
2、結果 その結果、再熱処理によるその抵抗率の変化はいずれも
1%以下で無視できる範囲に収まった。
このように、本発明の熱処理を行うことによって、その
抵抗率は実質的に一定となり、品質管理および半導体素
子の製造条件の設定が正しくでき、その良品率を上げる
ことができる。
以上、本実施例のように半導体シリコン基板の熱処理を
施せば、深い準位の発生原因となる空孔がなくなり、ア
ズブローンの状態にまで抵抗率を回復することができ、
その結果、品質管理が容易となる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
上記実施例では、実験■、■で抵抗率変化の大きいP型
半導体シリコン基板について評価を行なったが、上記の
ような効果は、抵抗率変化の小さいN型半導体シリコン
基板にも妥当することは勿論である。
また、上記実施例では、浮遊lEa法によって得られた
半導体シリコン基板について説明したが。
チョクラルスキー法によって得られる半導体シリコン基
板にも妥当することは勿論である。
さらに−1上記実施例では、サンドブラスト処理された
半導体シリコン基板について説明してきたが、サンドブ
ラスト処理の施されない半導体シリコン基板にも本発明
は適用できる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
窒素ドープのシリコン単結晶をスライスして得られた半
導体シリコン基板を、900℃〜1250℃の温度範囲
で約10分以上加熱することによって、アズブローンの
状態まで抵抗率の回復を行うことができ、以後いかなる
熱処理によってもその前後で抵抗率が変化しなくなる。
その結果、半導体シリコン基板の品質管理が容易となる
【図面の簡単な説明】
第1図は熱処理条件(温度及び時間)を変えた場合の抵
抗率変化を示すグラフ。 第2図(A)、(B)は従来の熱処理条件(温度及び時
間)で熱処理を行なった場合のN型半導体シリコン基板
の抵抗率変化及びキャリヤー濃度変化をそれぞれ示すグ
ラフ、 第3図(A)、(B)は従来の熱処理条件(温度及び時
間)で熱処理を行なった場合のP型半導体シリコン基板
の抵抗率変化及びキャリヤー濃度変化をそれぞれ示すグ
ラフ、 第4図(A)、(B)は本実施例の熱処理条件(温度及
び時間)で熱処理を行なった場合のP型半導体シリコン
基板の抵抗率変化及びキャリヤー濃度変化をそれぞれ示
すグラフ。 第5図は抵抗率変化の機構を説明するための図である。 第 2 図 第2 図 ’G:X1012 (B) ネ原理溶ワと5 抛処理簿口気 磐7雉球部色几 1へり裳イし く%)

Claims (1)

  1. 【特許請求の範囲】 1、窒素ドープされた半導体シリコン基板を900℃〜
    1250℃の高温において、約10分以上加熱すること
    を特徴とする特性安定化のための半導体シリコン基板の
    熱処理方法。 2、上記加熱をウェット酸素雰囲気で行うことを特徴と
    する請求項1記載の半導体シリコン基板の熱処理方法。
JP13835489A 1989-05-30 1989-05-30 半導体シリコン基板の熱処理方法 Pending JPH033244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13835489A JPH033244A (ja) 1989-05-30 1989-05-30 半導体シリコン基板の熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13835489A JPH033244A (ja) 1989-05-30 1989-05-30 半導体シリコン基板の熱処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7127091A Division JP2742247B2 (ja) 1995-04-27 1995-04-27 シリコン単結晶基板の製造方法および品質管理方法

Publications (1)

Publication Number Publication Date
JPH033244A true JPH033244A (ja) 1991-01-09

Family

ID=15219974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13835489A Pending JPH033244A (ja) 1989-05-30 1989-05-30 半導体シリコン基板の熱処理方法

Country Status (1)

Country Link
JP (1) JPH033244A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
JP2005523584A (ja) * 2002-04-17 2005-08-04 ラム リサーチ コーポレーション プラズマ反応チャンバ用シリコン部品
US7517803B2 (en) 2002-04-17 2009-04-14 Lam Research Corporation Silicon parts having reduced metallic impurity concentration for plasma reaction chambers
JP2021015905A (ja) * 2019-07-12 2021-02-12 信越半導体株式会社 シリコン単結晶基板中の炭素濃度評価方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114685A (en) * 1977-03-17 1978-10-06 Toshiba Corp Manufacture for semiconductor device
JPS5717497A (en) * 1980-06-30 1982-01-29 Shin Etsu Handotai Co Ltd Manufacture of silicon single crystal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114685A (en) * 1977-03-17 1978-10-06 Toshiba Corp Manufacture for semiconductor device
JPS5717497A (en) * 1980-06-30 1982-01-29 Shin Etsu Handotai Co Ltd Manufacture of silicon single crystal

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
JP2005523584A (ja) * 2002-04-17 2005-08-04 ラム リサーチ コーポレーション プラズマ反応チャンバ用シリコン部品
US7517803B2 (en) 2002-04-17 2009-04-14 Lam Research Corporation Silicon parts having reduced metallic impurity concentration for plasma reaction chambers
KR100954711B1 (ko) * 2002-04-17 2010-04-23 램 리써치 코포레이션 플라즈마 반응 챔버용 실리콘 부품
JP2010157754A (ja) * 2002-04-17 2010-07-15 Lam Res Corp プラズマ反応チャンバ用シリコン部品
JP4837894B2 (ja) * 2002-04-17 2011-12-14 ラム リサーチ コーポレーション シリコン部品の形成方法
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
JP2021015905A (ja) * 2019-07-12 2021-02-12 信越半導体株式会社 シリコン単結晶基板中の炭素濃度評価方法

Similar Documents

Publication Publication Date Title
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
WO2012101957A1 (ja) シリコン単結晶ウェーハの製造方法及びアニールウェーハ
JP3381816B2 (ja) 半導体基板の製造方法
JP3472262B2 (ja) 高速昇降温処理(rtp)システムにおける半導体ウェーハの酸化方法
JPS618931A (ja) 半導体装置の製造方法
JPH0845947A (ja) シリコン基板の熱処理方法
CN100501922C (zh) Simox基板的制造方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JPWO2003009365A1 (ja) シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
JPH033244A (ja) 半導体シリコン基板の熱処理方法
JPH0787187B2 (ja) GaAs化合物半導体基板の製造方法
JPS59202640A (ja) 半導体ウエハの処理方法
KR950004387A (ko) 고 용량 반도체 도펀트의 증착 및 산화 방법
JPS62123098A (ja) シリコン単結晶の製造方法
JP2907095B2 (ja) 半導体装置の製造方法
JP3534001B2 (ja) シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ
Green et al. The influence of silicon heat treatments on the minority carrier generation and the dielectric breakdown in MOS structures
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPS6326541B2 (ja)
JPH0119265B2 (ja)
JPH0555233A (ja) 半導体基板の製造方法
JPH09223699A (ja) シリコンウェーハとその製造方法