KR950004387A - 고 용량 반도체 도펀트의 증착 및 산화 방법 - Google Patents

고 용량 반도체 도펀트의 증착 및 산화 방법 Download PDF

Info

Publication number
KR950004387A
KR950004387A KR1019940018043A KR19940018043A KR950004387A KR 950004387 A KR950004387 A KR 950004387A KR 1019940018043 A KR1019940018043 A KR 1019940018043A KR 19940018043 A KR19940018043 A KR 19940018043A KR 950004387 A KR950004387 A KR 950004387A
Authority
KR
South Korea
Prior art keywords
temperature
chamber
dopant
wafer
oxidation
Prior art date
Application number
KR1019940018043A
Other languages
English (en)
Other versions
KR100281157B1 (ko
Inventor
에이. 귄 죤
Original Assignee
샤운 엘. 맥클린토크
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤운 엘. 맥클린토크, 소니 일렉트로닉스 인코포레이티드 filed Critical 샤운 엘. 맥클린토크
Publication of KR950004387A publication Critical patent/KR950004387A/ko
Application granted granted Critical
Publication of KR100281157B1 publication Critical patent/KR100281157B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/03—Diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/035—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Use In Laboratory Experiments (AREA)

Abstract

본 발명은 단일 노 사이클을 사용하는 반도체 증착 및 산화 방법에 관한 것이다. 온도와 가스 혼합물을 상대적으로 낮은 온도에서 도펀트가 도입되기 전에 노의 내부에서 안정화 된다. 상기 챔버 온도는 상승되고, 도펀트는 불활성 환경하의 웨이퍼내로 확산된다. 다음에 온도는 다시 상승되고 산소가 산화층을 생성하기 위해 도입된다. 그때 상기 웨이퍼는 노로부터 제거되고, 챔버내의 어떠한 도펀트 잔유물도 높은 산소 유동을 도입하므로써 효과적으로 중화된다.

Description

고 용량 반도체 도펀트의 증착 및 산화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시에에 대한 공정도

Claims (33)

  1. 웨이퍼에 있는 도펀트의 유효 확산을 산출하는 경우보다 낮은 챔버 온도로 챔버를 가열하는 단계와 웨어퍼의 표면상에 도펀트 글라스층을 형성하는 동안 상기 챔버 온도를 지속시키는 단계와; 불활성 환경하에서 도펀트를 웨어퍼내로 확산시키기에 적합한 확산 온도로 챔버 온도를 증가시키는 단계와; 예정대로 도펀트를 웨이퍼내로 확산시키기에 적합한 기간동안 상기 확산 온도 및 불활성 환경을 지속시키는 단계와; 산화 환경하에서 챔버 온도를 웨어퍼의 산화 작용에 적합한 산화 온도로 상승시키는 단계와; 산화 온도를 지속시키므로써 웨어퍼를 산화하고 예정된 산화 수준을 성취하기에 적합한 기간동안 상기 산화 환경을 조성하는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨어퍼 가공 방법.
  2. 제1항에 있어서, 상기 방법은, 챔버로부터의 제거시, 챔버 내부 온도를 웨이퍼의 손상을 충분히 방지할 수 있는 낮은 온도로 하락시키는 단계와; 웨이퍼를 챔버로부터 제거하는 단계와; 챔버내의 어떠한 잔류 도펀트와도 반응하기에 적합한 기간동안 산화 유동을 챔버내로 도입시키는 단계를 부가로 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨어퍼 가공 방법.
  3. 제1항에 있어서, 상기 방법은, 도펀트 글라스를 형성하는 단계 이전에 챔버내의 온도 및 가스 혼합물을 안정화 시키는 단계를 부가로 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  4. 제1항에 있어서, 상기 도펀트 글라스를 형성하는 단계는 약 2050sccm의 N2와 3500sccm의 O2의 가스 혼합물하에서 약 75분 동안 850℃로 POCI3증기를 챔버안으로 도입시키는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨어퍼 가공 방법.
  5. 제1항에 있어서, 상기 산화 온도는 약 980℃이며, 산화가 진행되는 동안의 생성 및 산화 환경은 약 5000sccm의 H2와 3000sccm의 O2의유동을 챔버에 제공하는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨어퍼 가공 방법.
  6. 제2항에 있어서, 상기 산화 유동을 도입하는 단계는 약 800℃하에서 45분동안 약 10,000sccm 이상의 O2의 유동을 챔버내로 도입시키는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨어퍼 가공 방법.
  7. 제4항에 있어서, 상기 POCI3증기는 액체 상태의 POCI3을 포함하는 버블러를 통해 불활성 운반가스를 관통하므로서 생성되는 것을 특징으로 하는 온도 챔버에서의 반도체 웨어퍼 가공 방법.
  8. 제7항에 있어서, 상기 운반가스는 버블러를 통해 약 225sccm의 비율로 유동하는 N2인 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  9. 제7항에 있어서, 액체 상태의 POCI3은 실내 온도 이하의 온도에서 지속되는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  10. 반도체 장치에 있는 도펀트의 유효 확산을 산출하는 경우보다 낮은 챔버 온도로 챔버를 가열하는 공정과; 반도체 장치의 표면상에 도펀트 글라스층을 형성하는 동안 상기 챔버 온도를 지속시키는 공정과; 불활성 환경하에서 도펀트를 반도체 장치내로 확산시키기에 적합한 확산 온도롤 챔버 온도를 증가시키는 공정과; 예정대로 도펀트를 반도체 장치내로 확산시키기에 적합한 기간동안 상기 확산 온도 및 불활성 환경을 지속시키는 공정과; 산화 환경하에서 챔버 온도를 반도체 장치의 산화 작용에 적합한 산화 온도로 상승시키는 공정과; 산화 온도를 지속시키므로써 반도체 장치를 산화하고 예정된 산화 수준을 성취하기에 적합한 기간동안 상기 산화 환경을 조성하는 공정에 의해 생성되는 것을 특징으로 하는 반도체 장치
  11. 제10항에 있어서, 상기 공정은 장치가 챔버로부터 제거될 경우, 챔버 내부 온도를 장치의 손상을 충분히 방지할 수 있는 낮은 온도로 하락시키는 공정; 반도체 장치를 챔버로부터 제거하는 공정과; 챔버내의 어떠한 잔류 도펀트와도 반응하기에 적합한 기간동안 높은 산소 유동을 챔버내로 도입시키는 공정을 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서, 상기 공정은 도펀트 글라스를 형성하는 공정 이전에 챔버내의 온도 및 가스 혼합물을 안정화 시키는 공정을 부가로 포함하는 것을 특징으로 하는 반도체 장치
  13. 제10항에 있어서, 상기 도펀트 글라스를 형성하는 공정은 약2050sccm의 N2와 3500sccm의 O2의 가스 혼합물하에서 약 75분 동안 850℃로 POCI3증기를 도입시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제10항에 있어서, 상기 산화 온도는 약980℃이며, 산화가 진행되는 동안의 생성 및 산화 환경은 약5000sccm의 H2와 3000sccm의 O2의 유동을 챔버내에 제공하는 공정을 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제13항에 있어서, 상기 산화 유동을 도입하는 공정은 약 800℃하에서 45분동안 약 10,000sccm이상의 O2의 유동을 챔버내로 도입시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제11항에 있어서, 상기 POCI3증가는 액체 상태의 POCI3을 포함하는 버블러를 통해 불활성 운반가스를 관통하므로서 생성되는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 운반 가스는 버블러를 통해 약 225sccm의 비율로 유동하는 N2인 것을 특징으로 하는 반도체 장치.
  18. 제16항에 있어서, 액체 상태의 POCI3은 실태 온도 이하의 온도에서 지속되는 것을 특징으로 하는 반도체 장치.
  19. 약 850℃의 챔버 온도로 챔버를 가열하는 단계와; 챔버의 중앙으로 약 250 125mm의 실리콘 웨어퍼의 로드를 삽입하는 단계와; 약 2050sccm의 N2와 3500sccm의 O2의 가스 혼합물하에서 챔버 온도를 안정화시키는 단계와; 약 75분 동안 POCI3증기를 도입하므로써 웨이퍼상의 도펀트 글라스층을 형성시키는 동안 챔버 온도 및 가스 혼합물을 지속시키며, 상기 POCI3증기는 액체 POCI3을 포함하는 버블러를 통해 N2가스를 통과시키므로써 주위 온도 이하의 온도로 보유되는 액체 POCI3과 함께 발생되는 단계와; 약 6000sccm의 N2의 유동에 의해 발생된 질소 환경하에서 도펀트를 웨이퍼내로 확산시키기 위해 약 945℃의 확산 온도로 챔버 온도를 증가시키는 단계와; 예정대로 도펀트를 웨이퍼내로 확산시키기 위해 약 50분간 확산온도 및 질소 환경을 지속시키는 단계와; 불활성 환경하에서 약 980℃의 산화 온도로 챔버 온도를 상승시키는 단계와; 약 5000sccm의 H2와 3000sccm의 O2를 상기 챔버내로 유동시키므로써 산소 및 수소 환경을 조성하는 단계와; 예정된 산화 수준을 달성하기에 적합한 기간동안 산화 온도와 수소 및 산소 환경을 지속시키므로써 웨이퍼를 산화시키는 단계와; 약 800℃로 챔버 온도를 감소시키는 단계와; 웨이퍼를 챔버로부터 제거하는 단계와; 챔버내의 어떠한 잔류 도펀트와도 반응하도록 적어도 45분 동안 약 800℃의 챔버 온도하에서 약 10000sccm의 O2의 산소 유동을 챔버내로 도입하는 단계를 포함하는 것을 특징으로 하는 석영 온도 챔버에서의 반도체 웨이퍼 가공방법.
  20. 웨이퍼를 노의 가열 챔버안으로 로딩시키는 단계와, 상기 웨이퍼의 표면상에 도펀트 글라스를 형성시키는 단계와; 상기 도펀트를 웨이퍼 안으로 확산시키는 단계와; 상기 웨이퍼를 산화시키는 단계와; 상기 웨이퍼를 노로부터 제거시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  21. 제20항에 있어서, 상기 방법은 증착 단계 이전에 가열 챔버내의 온도를 안정화시키는 단계를 부가로 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법
  22. 제20항에 있어서, 상기 병법은 제거 단계 후의 산화에 의해 노안의 어떠한 잔류 도펀트도 효과적으로 중화시키는 단계를 부가로 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  23. 제20항에 있어서, 상기 로딩 단계는 석영 가열 챔버내의 다수의 웨이퍼를 노의 내부에 가스 유동에 수직으로 로딩시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨어퍼 가공방법.
  24. 제20항에 있어서, 상기 도펀트 글라스 형성 단계는, 도펀트가 웨이퍼내로 상대적으로 신속하게 확산하는데 영향을 미치지 않는 온도 및 대기 환경하에서 도펀트 증기의 유동을 노안으로는 도입시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  25. 제20항에 있어서, 상기 도펀트 글라스 형성 단계는 버플러로부터의 POCI3유동을 챔버안으로 도입하므로써 POCI3도펀트를 표면상에 증착시키는 단계를 포함하는 것을 특징으로 하는 노의 반일 사이클에서의 반도체 웨이퍼 가공방법.
  26. 제20항에 있어서, 상기 확산 단계는; 불활성 가스의 유동을 가열 챔버내로 도입시키는 단계와; 가열 챔버내의 온도를 도펀트 확산에 영향을 미치는 확산 온도로 상승시키는 단계와; 도펀트를 예정대로 웨이퍼내로 확산시키기에 적합한 기간동안 상기 확산 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  27. 제20항에 있어서, 상기 산화 단계는; 가열 챔버내의 온도를 웨이퍼 산화에 영향을 미치는 온도로 상승시키는 단계와; 산화 가스 유동을 가열 챔버내로 도입시키는 단계와; 웨어퍼를 예정대로 산화시키기에 적합한 기간동안 산화온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  28. 반도체 장치를 노의 가열 챔버내로 로딩시키는 단계와, 상기 장치의 표면상에 도펀트 글라스를 형성시키는 단계와; 상기 도펀트를 상기 장치안으로 확산시키는 단계와; 상기 장치를 산화시키는 단계와; 상기 장치를 노로부터 제거하는 단계를 포함하는 공정에 의해 제조되는 것을 특징으로 하는 반도체 장치.
  29. 제28항에 있어서, 상기 반도체 장치는 증착단계 이전에 가열챔버의 온도를 안정화 시키는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  30. 제28항에 있어서, 상기 도펀트 글라스 형성 단계로 버블러로 부터의 POCI3유동을 챔버내에 도입하므로써 POCI3도펀트를 상기 장치의 표면상에 증착시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치.
  31. 제28항에 있어서, 상기 확산 단계는, 불활성 가스의 유동을 가열 챔버내로 도입하는 단계와; 상기 가열 챔버내의 온도를 도펀트의 확산에 영향을 미치는 확산 온도로 상승시키는 단계와; 상기 도펀트를 예정대로 확산시키기에 적합한 기간동안 상기 확산 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치.
  32. 제28항에 있어서, 상기 산화 단계는, 산화 가스 유동을 가열 챔버내로 도입하는 단계와; 상기 가열챔버내의 온도를 상기 장치의 산화에 영향을 미치는 온도로 상승시키는 단계와; 상기 장치를 예정대로 산화시키기에 적합한 기간동안 상기 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치.
  33. 상기 반도체 장치는 약 2.0Ω의 실리콘 저항과 약 2200Å의 산화물 두께를 가지며, 제27항에 따른 반도체 웨이퍼 가공 방법으로 처리되는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940018043A 1993-07-28 1994-07-26 고용량반도체도펀트의증착및산화방법 KR100281157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/098,667 US5494852A (en) 1993-07-28 1993-07-28 High capacity semiconductor dopant deposition/oxidization process using a single furnace cycle
US098,667 1993-07-28

Publications (2)

Publication Number Publication Date
KR950004387A true KR950004387A (ko) 1995-02-18
KR100281157B1 KR100281157B1 (ko) 2001-11-30

Family

ID=22270388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018043A KR100281157B1 (ko) 1993-07-28 1994-07-26 고용량반도체도펀트의증착및산화방법

Country Status (3)

Country Link
US (2) US5494852A (ko)
JP (1) JPH0758051A (ko)
KR (1) KR100281157B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494852A (en) * 1993-07-28 1996-02-27 Sony Electronics Inc. High capacity semiconductor dopant deposition/oxidization process using a single furnace cycle
US5712176A (en) * 1995-06-30 1998-01-27 Lucent Technologies Inc. Doping of silicon layers
US5846888A (en) * 1996-09-27 1998-12-08 Micron Technology, Inc. Method for in-situ incorporation of desirable impurities into high pressure oxides
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
JP3834658B2 (ja) * 2004-02-06 2006-10-18 国立大学法人東北大学 薄膜及びｐ型酸化亜鉛薄膜製造方法と半導体デバイス
US7790574B2 (en) * 2004-12-20 2010-09-07 Georgia Tech Research Corporation Boron diffusion in silicon devices
CN103730537A (zh) * 2013-12-26 2014-04-16 英利能源（中国）有限公司 一种多晶硅太阳能电池扩散工艺
CN106206266B (zh) * 2016-07-22 2020-02-04 上海芯导电子科技有限公司 一种推阱工艺
KR101896777B1 (ko) * 2016-10-06 2018-09-07 현대자동차주식회사 내습성이 향상된 배리어 필름의 제조방법 및 이에 의해 제조된 배리어 필름
KR102574604B1 (ko) * 2020-12-16 2023-09-06 주식회사 이엘 반도체/디스플레이 플라즈마 화학증착공정 모니터링 전용 실시간 온도편차 보정 발광분광분석시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3507716A (en) * 1966-09-02 1970-04-21 Hitachi Ltd Method of manufacturing semiconductor device
US3676231A (en) * 1970-02-20 1972-07-11 Ibm Method for producing high performance semiconductor device
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US3932239A (en) * 1970-10-27 1976-01-13 Cogar Corporation Semiconductor diffusion process
US3808060A (en) * 1972-07-05 1974-04-30 Motorola Inc Method of doping semiconductor substrates
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
US4588454A (en) * 1984-12-21 1986-05-13 Linear Technology Corporation Diffusion of dopant into a semiconductor wafer
US5244831A (en) * 1992-05-04 1993-09-14 Zilog, Inc. Method of doping a polysilicon layer on a semiconductor wafer
US5494852A (en) * 1993-07-28 1996-02-27 Sony Electronics Inc. High capacity semiconductor dopant deposition/oxidization process using a single furnace cycle

Also Published As

Publication number Publication date
US5494852A (en) 1996-02-27
JPH0758051A (ja) 1995-03-03
US5786605A (en) 1998-07-28
KR100281157B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
US7105055B2 (en) In situ growth of oxide and silicon layers
US5300187A (en) Method of removing contaminants
US5279973A (en) Rapid thermal annealing for semiconductor substrate by using incoherent light
US4830983A (en) Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof
KR940006183A (ko) 반도체기판 및 그 처리방법
KR950004387A (ko) 고 용량 반도체 도펀트의 증착 및 산화 방법
EP0265504A1 (en) PRODUCTION OF SEMICONDUCTOR DEVICES.
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR102056840B1 (ko) 실리콘 웨이퍼의 열처리방법
CN100501922C (zh) Simox基板的制造方法
EP1044291B1 (en) In situ growth of oxide and silicon layers
KR970008326B1 (ko) 반도체 기판 처리 방법
EP1548817B1 (en) Method of eliminating boron contamination of annealed wafer
JPH033244A (ja) 半導体シリコン基板の熱処理方法
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
US3484314A (en) Water vapor control in vapor-solid diffusion of boron
KR0185985B1 (ko) 실리콘 웨이퍼의 에피택셜층 형성방법
JPS6249981B2 (ko)
JPS635534A (ja) 半導体装置の製造方法
JPH07130676A (ja) 半導体ウェーハのホウ素拡散方法
JP2002093808A (ja) 半導体装置の製造方法
JPH0955379A (ja) 半導体基板の処理方法及び半導体装置の製造方法
JPS5690528A (en) Surface treatment of semiconductor device
KR19980014965A (ko) 반도체 소자의 게이트 산화막 형성방법
JPS55165627A (en) Method for diffusing impurity into semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111109

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121105

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee