KR100281157B1 - 고용량반도체도펀트의증착및산화방법 - Google Patents

고용량반도체도펀트의증착및산화방법 Download PDF

Info

Publication number
KR100281157B1
KR100281157B1 KR1019940018043A KR19940018043A KR100281157B1 KR 100281157 B1 KR100281157 B1 KR 100281157B1 KR 1019940018043 A KR1019940018043 A KR 1019940018043A KR 19940018043 A KR19940018043 A KR 19940018043A KR 100281157 B1 KR100281157 B1 KR 100281157B1
Authority
KR
South Korea
Prior art keywords
temperature
chamber
dopant
wafer
oxidation
Prior art date
Application number
KR1019940018043A
Other languages
English (en)
Other versions
KR950004387A (ko
Inventor
죤에이.퀸
Original Assignee
밀러 제리 에이
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밀러 제리 에이, 소니 일렉트로닉스 인코포레이티드 filed Critical 밀러 제리 에이
Publication of KR950004387A publication Critical patent/KR950004387A/ko
Application granted granted Critical
Publication of KR100281157B1 publication Critical patent/KR100281157B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/03Diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/035Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Use In Laboratory Experiments (AREA)

Abstract

본 발명은 단일 노 사이클을 사용하는 반도체 증착 및 산화 방법에 관한 것이다. 온도와 가스 혼합물은 상대적으로 낮은 온도에서 도펀트가 도입되기 전에 노의 내부에서 안정화 된다. 상기 챔버 온도는 상승되고, 도펀트는 불활성 환경하의 웨이퍼내로 확산된다. 다음에 온도는 다시 상승되고 산소가 산화층을 생성하기 위해 도입된다. 그때 상기 웨이터는 노로부터 제거되고, 챔버내의 어떠한 도펀트 잔유물도 높은 산소 유동을 도입하므로써 효과적으로 중화된다.

Description

고용량 반도체 도펀트의 증착 및 산화 방법
제1도는 본 발명의 실시예에 대한 공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : 라인 12 : 바아
14 : 솔리드 바아 16 : 해시 바아
18 : 해시 마크
[배경]
[발명의 분야]
본 발명은 일반적으로 반도체 가공 분야에 관한 것이다. 특히 본 발명은 반도체 제조 공정에 있어서 도펀트를 증착 및 산화시키기 위한 방법에 관한 것이다.
[발명의 배경]
반도체 가공에 있어서는 로드의 크기가 단일 공정의 실행으로부터 다수의 반도체 웨이퍼를 얻기 위한 시도를 하므로써 증가될 때, 다수의 문제점이 발생된다. 도펀트의 증착 및 산화 방법에 있어서, 그에 따른 반도체 웨이퍼의 로드 및 방사 실리콘 저항의 균일성은 큰 관심사가 된다.
예를 들어 종래의 반도체 제조 환경하에서는, 증착되는 동안 다소 적은 수의 웨이퍼(예를 들어 100 이하)가 가공된다. 도펀트 글라스가 상기 가공의 일부로서 생성될 때, 웨이퍼를 포함하는 챔버의 온도는, 도펀트 증기(예를 들어, POC13-아인산 염화물)가 일반적으로 약 25℃에서 액차 POCl3를 포함하는 버블러(bubbler)를 통해 약 225sccm 의 비율로 운반 가스(N2)에 의해 챔버안으로 유입된 후, 약 950℃에 도달된다. 그와 같은 다소 적은수의 웨이퍼를 위한 가공의 결과는 일반적으로 수용된다.
테스트 배치(Test batch)는 단일 웨이퍼 전체의 약 3.5%의 실리콘 저항(Rs)내의 저항 편차를 나타내었고, 한 테스트 배치에 있어서 복수 웨이퍼로드 전체의 전형적인 편차는 3.3% 였다.
배치의 크기가 증가될 때, 저항에 있어서의 편차는 예상할 수 없는 회로 성능에 따른 예상할 수 없는 공정의 결과 실질적으로 증가한다. 상기와 같은 동일한 공정을 사용하여 단순히 사용된 웨이퍼의 수가 250으로 증가되도록 처리된 테스트에서, 단일 웨이퍼 전체의 저항 편차는 약 27.5% 로 증가되며 웨이퍼 로드 전체의 편차는 약 24.2%였다. 이러한 단일 웨이퍼 전체의 편차에 있어서의 저하는 그들이 챔버내에 위치하므로서 다른 것보다도 도펀트 가스에 더욱 노출된 웨이퍼 부위의 일부를 갖는 가스 유동에서의 변화의 결과 때문으로 고려된다. 예를 들어, 웨이퍼의 일부는 가스가 챔버내로 유입되는 포트에 인접하여 위치되며, 나머지는 더욱 이격된다. 또한 로드 크기가 50에서 250으로 증가될 때, 웨이퍼들 사이의 거리는 감소된다. 도펀트 가스원과 열원에 근접 위치된 것들은 다소 긴 시간동안 반도체내로 이동되는 고농도의 도펀트에 노출된다.
공지된 방법이 갖는 또 다른 문제점은 도펀트 증착 및 즉시 이어지는 확산/산화 작용 단계는 2개의 분리로 사이클을 사용하여 수행된다는 점이다. 이것은 생산 시간 , 비용 및 복잡성 뿐만아니라 취급 및 전력 손상을 증가시킨다.
챠더 등에게 허여된 미국 특허 제4,588,454호에 있어서, 반도체 가공의 도펀트 도입 단계는 다단계 공정에 의해 수행된다. 먼저 붕소 도핑된 글라스의 약 1000Å 두께의 층은 두꺼운 붕소 도핑된 글라스층을 신속하게 (약 10 내지 20분으로 추산됨) 형성시키기 위해 증기 상태의 붕소 가스(BCl3)를 도입하므로써 상대적으로 저온에서 웨이퍼상에 증착된다. 다음에 도펀트는 붕소를 도펀트 글라스로부터 웨이퍼로 이동시키기 위해 온도를 상승시키므로써 반도체 웨이퍼내로 이동된다. 다음에 글라스는 상승된 온도에서 확산되기 전에 에칭된다. 이 공정에서 도펀트 글라스를 제거하기 위해 중간 에칭을 갖는 2개의 분리로 사이클이 사용된다.
[발명의 요약]
본 발명은 반도체 제조 환경하에서 증가된 용량을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 단일로 사이클 (single furnace cycle)을 사용하는 도펀트 증착 및 산화 공정을 수행하기 위한 방법을 제공하는 것이다.
본 발명의 특징은 가공된 반도체 웨이퍼에 있어서 실리콘 저항의 증가된 균일성을 제공하는 것이다.
본 발명은 다량의 웨이퍼가 동시에 가공되도록 하여 장비의 큰 변화없이 반도체 가공 라인의 양을 증가시키는 것을 장점으로 한다.
본 발명의 또 다른 목적, 장점 및 특징은 본 발명에 따른 다음의 설명을 고려하면 본 기술에 숙련된 사람들에게 명백한 기술이 될 것이다.
본 발명의 한 실시예에 있어서, 온도 챔버에서 반도체 웨이퍼를 가공하기 위한 방법은 다음과 같은 정연한 단계를 포함한다. : 웨이퍼에 있는 도펀트의 유효 확산을 산출하는 경우보다 낮은 챔버 온도로 챔버를 가열하는 단계 ; 웨이퍼의 표면상에 도펀트 글라스층을 형성하는 동안 챔버 온도를 지속시키는 단계 ; 불활성 환경하에서 도펀트를 웨이퍼내로 확산시키기에 적합한 확산 온도로 챔버 온도를 증가시키는 단계 ; 예정대로 도펀트를 웨이퍼내로 확산시키기에 적합한 기간동안 확산 온도 및 불활성 환경을 지속시키는 단계 ; 산화 환경하에서 웨이퍼의 산화 작용에 적합한 산화 온도로 챔버 온도를 상승시키는 단계 ; 및 산화 온도를 지속시키므로써 예정된 산화 수준을 달성하기에 적합한 기간동안 산화 환경을 조성하는 단계.
본 발명의 다른 측면에 있어서, 반도체 장치는 다음의 공정에 의해 생산된다 : 반도체 장치에서 도펀트의 유효 확산을 산출하는 경우보다 낮은 챔버 온도로 챔버를 가열하는 공정 ; 반도체 장치면상에서 도펀트층을 증착하는 동안 챔버 온도를 지속시키는 공정 ; 불활성 환경하에서 도펀트를 반도체 장치내로 확산시키기에 적합한 확산 온도로 챔버 온도를 증가시키는 공정 ; 예정대로 도펀트를 반도체 장치내로 확산시키기에 적합한 기간동안 확산 온도 및 불활성 환경을 지속시키는 공정 ; 산화 환경하에서 장치의 산화를 달성하기에 적합한 산화 온도로 챔버 온도를 상승시키는 공정 ; 및 산화 온도를 지속시키므로써 반도체 장치를 산화하고 예정된 산화 수준을 달성하기에 적합한 기간동안 산화 환경을 조성하는 공정.
석영 온도 챔버에 있는 반도체 웨이퍼를 가공하기 위한 본 발명의 또 다른 방법에 있어서, 본 방법은 다음과 같은 정연한 단계를 포함한다 : 약 850℃의 챔버 온도로 챔버를 가열하는 단계 ; 챔버의 중앙으로 약 250 125㎜의 실리콘 웨이퍼의 로드를 삽입하는 단계 ; 약 2050sccm의 N2와 3500sccm 의 02의 가스 혼합물하에서 챔버 온도를 인정화시키는 단계 ; 약 75분 동안 POC13증기를 도입하므로써 웨이퍼상의 도펀트 글라스층을 형성시키는 동안 챔버 온도 및 가스 혼합물을 지속시키며, 상기 POC13증기는 액체 POC13을 포함하는 버블러를 통해 N2가스를 통과시키므로써 주위 온도 이하의 온도로 보유되는 액체 POC13와 함께 발생되는 단계 ; 약 6000sccm 의 N2의 유동에 의해 발생된 질소 환경하에서 도펀트를 웨이퍼내로 확산시키기 위해 약 945℃의 확산 온도로 챔버 온도를 증가시키는 단계 ; 예정대로 도펀트를 웨이퍼내로 확산시키기 위해 약 50분간 확산 온도 및 질소 환경을 지속시키는 단계 ; 불활성 환경하에서 약 980℃의 산화 온도로 챔버 온도를 상승시키는 단계 ; 상기 챔버내의 약 5000sccm의 H2와 3000sccm의 02를 유동시키므로써 발생된 산소 및 수소 환경을 일으키는 단계 ; 예정된 산화 수준을 달성하기에 적합한 기간동안 산화 온도와 수소 및 산소 환경을 지속시키므로써 웨이퍼 도펀트를 산화시키는 단계 ; 약 800℃로 챔버 온도를 감소시키는 단계 ; 웨이퍼를 챔버로부터 제거하는 단계 ; 및 챔버내의 어떠한 잔류 도펀트와도 반응하도록 적어도 약 45분 동안 약 800℃의 챔버 온도하에서 약 10000sccm의 O2의 산소 유동을 챔버내로 도입하는 단계.
노의 단일 사이클하에서 반도체 웨이퍼를 도펀트 증착 및 산화시키기 위한 다른 방법은 다음과 같은 정연한 단계를 포함한다. : 웨이퍼를 노의 가열 챔버내로 로딩시키는 단계 ; 도펀트 글라스를 웨이퍼면상에 증착시키는 단계 ; 도펀트를 산화시키는 단계 ; 및 웨이퍼를 노로부터 제거하는 단계.
반도체 장치는 다음과 같은 정연한 단계를 포함하는 본 발명의 공정에 의해 생성된다. : 반도체 장치를 노의 가열 챔버내로 로딩시키는 공정 ; 도펀트를 장치의 면상에 증착시키는 공정 ; 도펀트를 장치내로 확산시키는 공정 ; 및 장치를 노로부터 제거시키는 공정.
본 발명은 단일로 사이클을 사용하는 반도체 증착 및 산화 방법에 관한 것이다. 온도와 가스의 혼합물은 상대적으로 낮은 온도에서 도펀트 및 산소를 도입하기 전에 노안에서 안정화된다. 다음에 상기 챔버의 온도는 상승되고, 도펀트는 불활성 환경하에서 확산된다. 다음에 온도는 다시 상승되고 산소가 산화층을 생성시키기 위해 도입된다. 다음에 웨이퍼는 노로부터 제거되며, 챔버내의 어떠한 잔류 도펀트도 높은 산소 유동을 도입하므로써 효과적으로 중화된다.
신규성으로 간주되는 본 발명의 특징은 특히 첨부된 심사 청구로부터 시작된다. 그러나 작동 방법 및 구성에 대해 본 발명 자체가 갖는 부가의 목적 및 장점은 첨부된 도면과 관련할 때 가장 잘 이해될 것이다.
[본 발명의 상세한 설명]
본 발명은 여러 다양한 형태로 구체화될 수 있는 반면, 본 명세는 본 발명의 원리를 예시하는 것으로 고려되며 본 발명이 도시 및 설명된 특정 실시예에 한정되지 않도록 의도되었다는 사실을 이해하게 될 것이며, 본 명세서에서는 도면에 도시된 도면을 근거로 특정 실시예를 상세히 설명하겠다.
제1도에 대하여, 본 발명의 공정이 공정도 형상으로 설명되었다. 본 공정도에서, 라인(10)은 가공로 챔버 내부 온도에 대한 그래프이다. 방사체 생산물에서 수행된 실험에서, 가공로는 가스가 관상 수정 챔버의 한 단부에서 도입되는 수평로였다. 열은 노내부의 저항성 가열 요소에 의해 발생된다. 각각의 마크에서의 가장 왼쪽에 있는 바아(12)는 챔버내의 N2의 가스 유동비를 나타낸다. 솔리드 바아(14)에 인접한 해시 바아(16)는 챔버내의 H2의 가스 유동비를 나타낸다. 해시 마크(18)는 (20℃에서 지속되는 버블러를 갖는) POC13버블러를 통하는 챔버내의 운반 가스 유동비를 나타낸다. 제1도의 바닥에 표시된 시간 라인은 각각의 공정 단계에 대한 단계별 간격을 나타낸다.
표 1은 제1도에 도시한 현재 증착 공정에 대한 상세한 단계를 설명한다.
[표 1]
단계1은 현 공정의 개시에서 챔버의 개시 상태를 설명한다. 이 시점에서 챔버는 챔버를 통해 유동하는 6000sccm(㎤/분 )의 N2를 800℃로 운반한다. 노 챔버 자체는 수평으로 배열되고 전기 저항에 의해 가열된 원통형 석영 챔버이다. 단계2 에서, 본 발명의 경우 약13분에 걸쳐 250 웨이퍼의 로드가 노 챔버내로 밀려들어간다. 상기 웨이퍼는 챔버에서 가스 유동에 대해 수직이 되도록 배열된다. 상기 웨이퍼는 처음에는 실내 온도하에 있게 되며, 각각의 50 웨이퍼에 대한 5개의 연속 보트(boats)에 있는 캔틸레버(cantilever)상에 배열된다. 캔틸레버상의 6개의 위치(가스 유출 도입부로부터 이격됨 )는 열질량(thermal mass)으로 충전한다. 현 단계가 진행되는 동안, 캔틸레버는 챔버의 전체 웨이퍼 로드를 센터링하는 수정 챔버내로 기동된다.
일단 모든 웨이퍼가 챔버내에 삽입되면, 상기 온도는, 챔버에서 웨이퍼 전체의 온도 윤곽이 거의 균일하게 되도록 단계3에서 적어도 약 7.0분동안 안정화되게 한다. 단계4에 있어서, 실리콘 웨이퍼상에 박막 스크린 산화층을 형성하기 위해 약 350sccm의 O2의 부가적인 유동을 도입하는 동안, 온도는 10분 동안 약 850℃까지 상승된다(거의 선형으로 50℃/분). 상기 스크린 산화물은 도펀트 확산에 대한 방벽을 제공하고, 도펀트가 나중에 확산된 후 실리콘 웨이퍼의 결정 구조체에 대한 손상을 감소시킨다. 일단 단계4의 상승이 완료되면, 노안의 상태는 챔버 온도가 균일하게 되도록 단계5에서 약 5분동안 안정화시킨다.
단계 6에서, N2와 O2의 혼합물은 각각 약 2050 및 3500sccm 로 유동하기 위해 변화되고, 다음 단계를 위한 챔버내의 가스 혼합물을 변화시키기 위해 약 1분동안 이 수준에서 보유된다. 다음에 단계7에서, 20℃의 액체 POC13을 통해 버블러화된 약 750sccm의 질소 운반 가스의 유동을 도입하고 그에 따른 POC13증기를 약 75분동안 챔버내로 도입하므로써 도펀트 글라스는 웨이퍼상에 형성된다. POC13은 액체 상태로 버블러 안에서 약 20℃로 지속된다. 이렇게 하므로서 POC13은 버블러로부터 노로 이동될 때 증기 상태로 존재하게 된다(즉, 상기 증기는 낮은 주위 온도로 인한 노의 라인 상에서의 응축 현상이 발생하지 않는다. 증착 단계의 공정에 따른 매개변수(뿐만아니라 기타 공정의 매개 변수)는 종국적으로 약 2.0±4Ω의 실리콘 저항에 대한 타게트 변위와 약 2200±400Å의 산화물 두께를 얻도록, 그리고 각각의 직경이 125㎜인 250 웨이퍼들의 로드에 걸쳐 웨이퍼내의 균일성을 위한 최상의 가스 유동을 얻도록 선정된다. 기타의 타게트 값을 위하여 단계의 공정 매개변수는 조절될 수 있다.
이 시점에서, 상대적으로 다량인 도펀트가 도펀트가스(P2O5)의 형태로 웨이퍼면상에 균일하게 분배되었으나, 극히 소량의 도판트는 상기 온도가 유효 확산을 신속히 발생시키는 온도 이하이므로 그 온도에서 도펀트 글라스로부터 실리콘안으로 확산된다. 이 단계에서 도펀트량은 고체 용융점에 도달되지 않고, 여전히 다수의 도펀트가 웨이퍼면상에 존재하게 된다. 만약 예정 타게트 저항이 현재의 타게트 값보다 높거나 낮을 경우, 단계7의 시간 또는 대기는 예정 타게트 저항에 도달하기 위한 도펀트량을 조절하기 위해 각각 감소 또는 증가될 수 있다.
일단 단계7의 증착 시간이 완료되연, N2의 가스 유동은 6000sccm으로 전환되고 도펀트의 유동을 단계8에서 종결된다. 이 상태는 웨이퍼 표면상의 얼마간의 미작동된 잔류 POC13을 산화시키기 위해 단계8에서 10분간 보유된다.
단계9에서, 도펀트를 반도체면 안으로 주입시키기 위한 공정은 이 시점에서 챔버내로 유동되는 유일한 가스인 6000sccm의 N2로서 19분에 걸쳐 약 5℃/분의 비율로 850℃에서 약 945℃로의 균일한 온도 상승과 함께 시작된다. 상기 온도는 다음의 5분간에 걸쳐 또는 단계10에 도시된 바와 같이 안정화된다. 단계11은 대량의 도펀트가 약 45분 동안 상기 온도 및 가스 유동을 지속하므로써 실리콘 안으로 주입되는 실제 주입 단계로서 도시된다. 이 온도에서, 도펀트는 실리콘 웨이퍼 안으로 용이하게 확산된다.
단계11은 시간을 변경하므로써 다른 타게트 저항을 얻도록 조절될 수 있다. 만약 예정 타게트 저항이 현재 타게트 값보다 낮거나 높을 때, 단계11의 시간은 각각 예정된 타게트 저항으로 조절하기 위해 증가 또는 감소될 수 있다. 물론 다른 매개변수도 또한 상기 예정 타게트 결과를 얻기 위해 변경될 수 있다.
일부 공정에 있어서, 예를 들어 붕소 도펀트가(적당한 것으로 간주될 다른 공정으로) 사용될 때, 상기 온도는 이 시점에서 상승될 수 있고 웨이퍼는 에칭 단계에서 노로부터 제거된다. 붕소가 도펀트로서 사용될 때, 가끔 붕소 글라스 스킨 (B2O3)은 일반적으로 에칭에 의해 제거되도록 형성된다. 상기 에칭이 완료된 후, 웨이퍼는 다음 단계를 위해 노안으로 복귀될 수 있다. 웨이퍼가 이 시점에서 제거될 경우, 적절한 온도 상승, 하락 및 안정화 단계가 삽입될 수 있다. 적합한 공정을 위하여 많은 경우, 이러한 중간 에칭 공정은 요구되지 않는다.
단계12에서 온도는 다음의 산화 단계를 위해 다시 상승한다. 상기 온도는 산화 온도가 용이하게 발생하는 약 980℃의 온도에서 8℃/분의 비율로 4.4분에 걸쳐 단계적으로 상승한다. 다음에 단계 13 및 14에서, 가스 혼합물은 단계15의 산화에 대비하여 3분이 걸쳐 3000sccm 의 O2와 5000sccm의 H2간의 예정 혼합물로 변화한다. 이 상태는 예정된 수준의 산화를 얻기 위하여 단계15에서 5.0분동안 보유된다. 만약 상기 시간이상 보유된다면, 실리콘 저항은 타게트 수준 이하로 감소되며 산화층은 예정 타게트보다 두껍게 된다. 상기 2단계 변화는 가스 라인에서 수소-산소 혼합물의 발화를 방지하기 위하여 특히 이들 실험용으로 사용된 하드웨어에서 행하여졌다. 다른 하드웨어에 있어서, 상기 변화는 다르게 행하여질 수 있다.
유사한 이유로, 수소 및 산소 혼합물은 순수한 질소 가스 유동에 이르도록 단계16 및 17에서의 2단계로 변화된다. 단계18에서, 온도는 다음 시기에 약 3℃/분의 비율로 약800℃까지 하락된다. 이 온도는 노로부터 실내 조건으로 이동될 때 125㎜ 웨이퍼의 절곡 손상을 충분히 방지할 수 있는 온도이다. 다른 두께의 웨이퍼에 대하여는 다른 온도가 적용될 수 있다. 단계19에서, 웨이퍼의 보트는 캔틸 레버를 통해 챔버 밖으로 추출되고, 평가와 다음의 공정에 대비하여 캐리어 안으로 언 로드된다.
본 공정은 단일 노 사이클에서 증착 및 산화를 수행하므로, 그에 따른 도펀트의 잔유물은 캔틸레버, 열 집단(thermal mass) 및 보트상에 뿐만 아니라 챔버 벽상에 남게 된다. 이러한 잔뮤물이 부가의 공정 배치를 오염시키는 것을 예방하기 위하여, 보트 및 열집단은 캔틸레버상에 재로드되고 단계21에서 챔버안에 재로드된다. 다음에 챔버는 반응을 위해 약 45분 동안 산소(적어도 약 10,000sccm 의 O2)로 과다 주입되고, 보트, 열 집단 및 캔틸레버등에 있는 잔유 도펀트를 챔버에서 효과적으로 증화시킨다.
상기 공정에서, 단계 1-3, 9-12 및 18-20은 순수한 질소 환경하에서 수행된다. 다른 불활성 가스도 또한 사용될 수 있다. 설명된 유동비는 사용된 특수 장비에 적합하고, 순수한 질소 환경을 달성하도록 용이하게 조절될 수 있다. 너무 높은 유동비는 챔버에서의 온도 안전성에 영향을 미칠 수도 있고, 반면 너무 낮은 유동비는 실내주위의 역류를 허용하여 예정된 순수한 질소 환경을 성취할 수 없게 된다.
단계1-3은 챔버내로(푸싱) 웨이퍼를 삽입하기에 적합한 온도에서 수행된다. 단계4의 상승시간은 결정적이지 않다. 단계4-8의 증착 온도는 다양한 공정을 위해 약 700 내지 900도의 범위에 있게 된다. 유사하게 단계 9-11을 위한 주입 온도는 약 900 내지 1100도의 범위가 된다. 단계 7 및 15를 위한 온도, 시간 및 가스 혼합물의 매개 변수는 실리콘 저항에 있어서의 예정 매개변수 타게트를 달성하기 위해 가장 효과적으로 활용된다.
단계12-17의 산화 온도는 약 800 내지 1250도의 범위가 된다. 산소 및 수소의 혼합물도 또한 변화된다. 순수한 산소가 사용되거나, 과다 수소의 위험을 피하기 위해 수소 대 산소의 비가 2대 1이하의 비율로 지속되는 산소 및 수소의 혼합물이 사용된다. 단계 18-21의 온도 범위는 단계 1-3의 것과 유사하다. 상기 번 단계 (burn step, 21)는 약 650 내지 1100 사이의 온도에서 수행될 수 있다. 물론 상기 조건의 일부가 변할때(즉 온도 또는 가스 혼합물), 그에 따른 다른 조건(예를 들어 시간)에 있어서의 변화가 본 기술에 숙련된 사람들에 의해 인지될 수 있는 예정 결과를 달성 및 보정하기 위해 사용될 수 있다. 따라서 표에 상술된 정확한 매개변수는 본 발명을 발전시키는데 사용된 정확한 장비 이외의 기타 장비하에서 상기 공정을 이행하기 위하여 개시점으로 간주할 수 있다.
본 기술에 숙련된 사람들은 여러 변수들이 상술된 공정에 영향을 미친다는 사실을 이해하게 된다. 또한, 상기 공정의 효과적 활용은 시간, 온도, 가스 혼합물, 웨이퍼의 수와 배열 및 유동비등의 변화에 의해 가능해진다. 물론 이들 매개변수는 또한 합성 웨이퍼에서의 다른 타게트 매개변수를 산출하기 위해 변화될 수 있다. 상기 매개변수들은 본 발명을 벗어나지 않는 범위내에서 여러 경우에 상쇄 방식으로 수정 또는 변경된다. 또한, 비록 본 발명이 도펀트 소오스로서 POCl3의 사용 조건에 대해 설명되었으나, 가스 혼합물과 유동비 및 정밀한 온도에 있어서 적절한 조절을 갖는 동일할 공정이 붕소, 비소, 안티몬 및 인을 포함하는 기타 물질등과 같은 기타의 도펀트 소오스에 동일하게 적용가능하다는 사실도 간과해서는 안된다.
따라서 본 발명에 따라 목표, 목적 및 관점을 완전히 만족하는 장치가 상기에 명백히 기재되어 있다. 본 발명은 특정 실시예와 관련하여 서술되었다 할지라도, 다양한 대안, 수정, 변경 및 변형이 상술한 명세서의 장점에서 본 기술에 숙련된 사람들에게 용이할 수 있다. 따라서 본 발명은 첨부된 심사청구의 범위내에서의 모든 대안, 수정 및 변형을 포함하도록 의도되었다.

Claims (33)

  1. 웨이퍼에 있는 도펀트의 유효 확산을 산출하는 경우보다 낮은 챔버 온도로 챔버를 가열하는 단계와 ; 웨이퍼의 표면상에 도펀트 글라스층을 형성하는 동안 상기 챔버 온도를 지속시키는 단계와 ; 불활성 환경하에서 도펀트를 웨이퍼내로 확산시키기에 적합한 확산 온도로 챔버 온도를 증가시키는 단계와 ; 예정대로 도펀트를 웨이퍼내로 확산시키기에 적합할 기간동안 상기 확산 온도 및 불활성 환경을 지속시키는 단계와; 산화 환경하에서 챔버 온도를 웨이퍼의 산화 작용에 적합한 산화 온도로 상승시키는 단계와 ; 산화 온도를 지속시키므로써 웨이퍼를 산화하고 예정된 산화 수준을 성취하기에 적합한 기간동안 상기 산화 환경을 조성하는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  2. 제1항에 있어서, 상기 방법은, 챔버로부터의 제거시, 챔버 내부 온도를 웨이퍼의 손상을 충분히 방지할 수 있는 낮은 온도로 하락시키는 단계와 ; 웨이퍼를 챔버로부터 제거하는 단계와 ; 챔버내의 어떠한 잔류 도펀트와도 반응하기에 적합한 기간동안 산화 유동을 챔버내로 도입시키는 단계를 부가로 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  3. 제1항에 있어서, 상기 방법은, 도펀트 글라스를 형성하는 단계 이전에 챔버내의 온도 및 가스 혼합물을 안정화 시키는 단계를 부가로 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  4. 제1항에 있어서, 상기 도펀트 글라스를 형성하는 단계는 각 2050sccm의 N2와 3500sccm의 O2의 가스 혼합물하에서 약 75분 동안 850℃로 POCl3증기를 챔버안으로 도입시키는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공방법.
  5. 제1항에 있어서, 상기 산화 온도는 약 980℃이며, 산화가 진행되는 동안의 생성 및 산화 환경은 약 5000sccm의 H2와 3000sccm의 O2의 유동을 챔버내에 제공하는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  6. 제2항에 있어서, 상기 산화 유동을 도입하는 단계는 약 800℃하에서 45분동안 약 10,000sccm이상의 O2의 유동을 챔버내로 도입시키는 단계를 포함하는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  7. 제4항에 있어서, 상기 POC13증기는 액체 상태의 POC13을 포함하는 버블러를 통해 불활성 운반가스를 관통하므로서 생성되는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  8. 제7항에 있어서, 상기 운반 가스는 버블러를 통해 약 225sccm의 비율로 유동하는 N2인 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  9. 제7항에 있어서, 액체 상태의 POC13은 실내 온도 이하의 온도에서 지속되는 것을 특징으로 하는 온도 챔버에서의 반도체 웨이퍼 가공 방법.
  10. 반도체 장치에 있는 도펀트의 유효 확산을 산출하는 경우보다 낮은 챔버 온도로 챔버를 가열하는 공정과 ; 반도체 장치의 표면상에 도펀트 글라스층을 형성하는 동안 상기 챔버 온도를 지속시키는 공정과 ; 불활성 환경하에서 도펀트를 반도체 장치내로 확산시키기에 적합한 확산 온도로 챔버 온도를 증가시키는 공정과 ; 예정대로 도펀트를 반도체 장치내로 확산시키기에 적합한 기간동안 상기 확산 온도 및 불활성 환경을 지속시키는 공정과 ; 산화 환경하에서 챔버 온도를 반도체 장치의 산화 작용에 적합한 산화 온도로 상승시키는 공정과 ; 산화 온도를 지속시키므로써 반도체 장치를 산화하고 예정된 산화 수준을 성취하기에 적합한 기간동안 상기 산화 환경을 조성하는 공정에 의해 생성되는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 공정은, 장치가 챔버로부터 제거될 경우, 챔버 내부 온도를 장치의 손상을 충분히 방지할 수 있는 낮은 온도로 하락시키는 공정과 ; 반도체 장치를 챔버로부터 제거하는 공정과 ; 챔버내의 어떠한 잔류 도펀트와도 반응하기에 적합한 기간동안 높은 산소 유동을 챔버내로 도입시키는 공정을 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서, 상기 공정은 도펀트 글라스를 형성하는 공정 이전에 챔버내의 온도 및 가스 혼합물을 안정화 시키는 공정을 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제10항에 있어서, 상기 도펀트 글라스를 형성하는 공정은 약 2050sccm의 N2와 3500sccm의 O2의 가스 혼합물하에서 약 75분 동안 850℃로 POC13증기를 도입시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제10항에 있어서, 상기 산화 온도는 약 980℃이며, 산화가 진행되는 동안의 생성 및 산화 환경은 약 5000sccm의 H2와 3000sccm의 O2의 유동을 챔버내에 제공하는 공정을 포함하는 것을 특징으로 하는 반도체 장치.
  15. 제13항에 있어서, 상기 산화 유동을 도입하는 공정은 약 800℃하에서 45분동안 약 10,000sccm 이상의 O2의 유동을 챔버내로 도입시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제11항에 있어서, 상기 POC13증기는 액체 상태의 POC13을 포함하는 버블러를 통해 불활성 운반가스를 관통하므로서 생성되는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서, 상기 운반 가스는 버블러를 통해 약 225sccm 의 비율로 유동하는 N2인 것을 특징으로 하는 반도체 장치.
  18. 제16항에 있어서, 액체 상태의 POC13은 실내 온도 이하의 온도에서 지속되는 것을 특징으로 하는 반도체 장치.
  19. 약 850℃의 챔버 온도로 챔버를 가열하는 단계와 ; 챔버의 중앙으로 약 250 125㎜의 실리콘 웨이퍼의 로드를 삽입하는 단계와 ; 약 2050sccm의 N2와 3500 sccm의 O2의 가스 혼합물하에서 챔버 온도를 안정화시키는 단계와 ; 약 75분 동안 POC13증기를 도입하므로써 웨이퍼상의 도펀트 글라스층을 형성시키는 동안 챔버 온도 및 가스 혼합물을 지속시키며, 상기 POC13증기는 액체 POC13을 포함하는 버블러를 통해 N2가스를 통과시키므로써 주위 온도 이하의 온도로 보유되는 액체 POC13과 함께 발생되는 단계와 ; 약 6000sccm의 N2의 유동에 의해 발생된 질소 환경하에서 도펀트를 웨이퍼내로 확산시키기 위해 약 945℃의 확산 온도로 챔버 온도를 증가시키는 단계와 ; 예정대로 도펀트를 웨이퍼내로 확산시키기 위해 약 50분간 확산 온도 및 질소 환경을 지속시키는 단계와 ; 불활성 환경하에서 약 980℃ 의 산화 온도로 챔버 온도를 상승시키는 단계와 ; 약 5000sccm의 H2와 3000sccm 의 O2를 상기 챔버내로 유동시키므로써 산소 및 수소 환경을 조성하는 단계와 ; 예정된 산화 수준을 달성하기에 적합한 기간동안 산화 온도와 수소 및 산소 환경을 지속 시키므로써 웨이퍼를 산화시키는 단계와 ; 약 800℃로 챔버 온도를 감소시키는 단계와 ; 웨이퍼를 챔버로부터 제거하는 단계와 ; 챔버내의 어떠한 잔류 도펀트와도 반응하도록 적어도 약 45분 동안 약 800℃의 챔버 온도하에서 약 10000sccm 의 O2의 산소 유동을 챔버내로 도입하는 단계를 포함하는 것을 특징으로 하는 석영 온도 챔버에서의 반도체 웨이퍼 가공방법.
  20. 웨이퍼를 노의 가열 챔버안으로 로딩시키는 단계와, 상기 웨이퍼의 표면상에 도펀트 글라스를 형성시키는 단계와 ; 상기 웨이퍼를 산화시키는 단계와 ; 상기 웨이퍼를 노로부터 제거시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공 방법.
  21. 제20항에 있어서, 상기 방법은 증착 단계 이전에 가열 챔버내의 온도를 안정화시키는 단계를 부가로 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  22. 제20항에 있어서, 상기 방법은 제거 단계 후의 산화에 의해 노안의 어떠한 잔류 도펀트도 효과적으로 중화시키는 단계를 부가로 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공 방법.
  23. 제20항에 있어서, 상기 로딩 단계는 석영 가열 챔버내의 다수의 웨이퍼를 노의 내부에 가스 유동에 수직으로 로딩시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  24. 제20항에 있어서, 상기 도펀트 글라스 형성 단계는, 도펀트가 웨이퍼내로 상대적으로 신속하게 확산하는데 영향을 미치지 않는 온도 및 대기 환경하에서 도펀트 증기의 유동을 노안으로 도입시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  25. 제20항에 있어서, 상기 도펀트 글라스 형성 단계는 버블러로부터의 POC13유동을 챔버안으로 도입하므로써 POC13도펀트를 표면상에 증착시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  26. 제20항에 있어서, 상기 확산 단계는 ; 불활성 가스의 유동을 가열 챔버내로도입시키는 단계와 ; 가열 챔버내의 온도를 도펀트 확산에 영향을 미치는 확산 온도로 상승시키는 단계와 ; 도펀트를 예정대로 웨이퍼내로 확산시키기에 적합한 기간동안 상기 확산 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  27. 제20항에 있어서, 상기 산화 단계는 ; 가열 챔버내의 온도를 웨이퍼 산화에 영향을 미치는 온도로 상승시키는 단계와 ; 산화 가스 유동을 가열 챔버내로 도입시키는 단계와 ; 웨이퍼를 예정대로 산화시키기에 적합한 기간동안 산화 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 노의 단일 사이클에서의 반도체 웨이퍼 가공방법.
  28. 반도체 장치를 노의 가열 챔버내로 로딩시키는 단계와 ; 상기 장치의 표면상에 도펀트 글라스를 형성시키는 단계와 ; 상키 도펀트를 상기 장치안으로 확산시키는 단계와 ; 상기 장치를 산화시키는 단계와 ; 상기 장치를 노로부터 제거하는 단계를 포함하는 공정에 의해 제조되는 것을 특징으로 하는 반도체 장치.
  29. 제28항에 있어서, 상기 반도체 장치는 증착단계 이전에 가열챔버의 온도를 안정화 시키는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  30. 제28항에 있어서, 상기 도펀트 글라스 형성 단계는 버블러로 부터의 POC13유동을 챔버내에 도입하므로써 POC13도펀트를 상기 장치의 표면상에 증착시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치.
  31. 제28항에 있어서, 상기 확산 단계는, 불활성 가스의 유동을 가열 챔버내로 도입하는 단계와 ; 상기 가열 챔버내의 온도를 도펀트의 확산에 영향을 미치는 확산 온도로 상승시키는 단계와 ; 상기 도펀트를 예정대로 확산시키기에 적합한 기간동안 상기 확산 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치.
  32. 제28항에 있어서, 상기 산화 단계는 ; 산화 가스 유동을 가열 챔버내로 도입하는 단계와 ; 상기 가열 챔버내의 온도를 상기 장치의 산화에 영향을 미치는 온도로 상승시키는 단계와 ; 상기 장치를 예정대로 산화시키기에 적합한 기간동안 상기 온도를 지속시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치.
  33. 상기 반도체 장치는 약 2.0Ω의 실리콘 저항과 약 2200Å의 산화물 두께를 가지며, 제27항에 따른 반도체 웨이퍼 가공 방법으로 처리되는 것을 특징으로 하는 반도체 장치.
KR1019940018043A 1993-07-28 1994-07-26 고용량반도체도펀트의증착및산화방법 KR100281157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/098,667 US5494852A (en) 1993-07-28 1993-07-28 High capacity semiconductor dopant deposition/oxidization process using a single furnace cycle
US098,667 1993-07-28

Publications (2)

Publication Number Publication Date
KR950004387A KR950004387A (ko) 1995-02-18
KR100281157B1 true KR100281157B1 (ko) 2001-11-30

Family

ID=22270388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018043A KR100281157B1 (ko) 1993-07-28 1994-07-26 고용량반도체도펀트의증착및산화방법

Country Status (3)

Country Link
US (2) US5494852A (ko)
JP (1) JPH0758051A (ko)
KR (1) KR100281157B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396066B1 (ko) * 1997-07-11 2003-08-27 어플라이드 머티어리얼스, 인코포레이티드 원위치 증기 발생 방법
KR20220086488A (ko) * 2020-12-16 2022-06-23 주식회사 이엘 반도체/디스플레이 플라즈마 화학증착공정 모니터링 전용 실시간 온도편차 보정 발광분광분석시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494852A (en) * 1993-07-28 1996-02-27 Sony Electronics Inc. High capacity semiconductor dopant deposition/oxidization process using a single furnace cycle
US5712176A (en) * 1995-06-30 1998-01-27 Lucent Technologies Inc. Doping of silicon layers
US5846888A (en) * 1996-09-27 1998-12-08 Micron Technology, Inc. Method for in-situ incorporation of desirable impurities into high pressure oxides
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
JP3834658B2 (ja) * 2004-02-06 2006-10-18 国立大学法人東北大学 薄膜及びp型酸化亜鉛薄膜製造方法と半導体デバイス
US7790574B2 (en) * 2004-12-20 2010-09-07 Georgia Tech Research Corporation Boron diffusion in silicon devices
CN103730537A (zh) * 2013-12-26 2014-04-16 英利能源(中国)有限公司 一种多晶硅太阳能电池扩散工艺
CN106206266B (zh) * 2016-07-22 2020-02-04 上海芯导电子科技有限公司 一种推阱工艺
KR101896777B1 (ko) * 2016-10-06 2018-09-07 현대자동차주식회사 내습성이 향상된 배리어 필름의 제조방법 및 이에 의해 제조된 배리어 필름

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3507716A (en) * 1966-09-02 1970-04-21 Hitachi Ltd Method of manufacturing semiconductor device
US3676231A (en) * 1970-02-20 1972-07-11 Ibm Method for producing high performance semiconductor device
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US3932239A (en) * 1970-10-27 1976-01-13 Cogar Corporation Semiconductor diffusion process
US3808060A (en) * 1972-07-05 1974-04-30 Motorola Inc Method of doping semiconductor substrates
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
US4588454A (en) * 1984-12-21 1986-05-13 Linear Technology Corporation Diffusion of dopant into a semiconductor wafer
US5244831A (en) * 1992-05-04 1993-09-14 Zilog, Inc. Method of doping a polysilicon layer on a semiconductor wafer
US5494852A (en) * 1993-07-28 1996-02-27 Sony Electronics Inc. High capacity semiconductor dopant deposition/oxidization process using a single furnace cycle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396066B1 (ko) * 1997-07-11 2003-08-27 어플라이드 머티어리얼스, 인코포레이티드 원위치 증기 발생 방법
KR20220086488A (ko) * 2020-12-16 2022-06-23 주식회사 이엘 반도체/디스플레이 플라즈마 화학증착공정 모니터링 전용 실시간 온도편차 보정 발광분광분석시스템
KR102574604B1 (ko) 2020-12-16 2023-09-06 주식회사 이엘 반도체/디스플레이 플라즈마 화학증착공정 모니터링 전용 실시간 온도편차 보정 발광분광분석시스템

Also Published As

Publication number Publication date
KR950004387A (ko) 1995-02-18
US5494852A (en) 1996-02-27
US5786605A (en) 1998-07-28
JPH0758051A (ja) 1995-03-03

Similar Documents

Publication Publication Date Title
KR100281157B1 (ko) 고용량반도체도펀트의증착및산화방법
KR940007587B1 (ko) 반도체장치의 제조방법
US3066052A (en) Vapor-solid diffusion of semiconductive material
EP0193021A1 (en) A method of forming an ion implanted gallium arsenide device
US20080277768A1 (en) Silicon member and method of manufacturing the same
US3210225A (en) Method of making transistor
US3506508A (en) Use of gas etching under vacuum pressure for purifying silicon
US4514440A (en) Spin-on dopant method
KR100353956B1 (ko) 실리콘 기판의 급열 처리 방법
US6238478B1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
DE69906475T2 (de) In situ wachstum von oxid und silizium schichten
US4381213A (en) Partial vacuum boron diffusion process
KR970008326B1 (ko) 반도체 기판 처리 방법
US3477887A (en) Gaseous diffusion method
US6593253B1 (en) Method of manufacturing semiconductor device
US3194701A (en) Method for forming p-n junctions on semiconductors
US4588454A (en) Diffusion of dopant into a semiconductor wafer
US3770521A (en) Method for diffusing b or p into s: substrates
US3846194A (en) Process for producing lightly doped p and n-type regions of silicon on an insulating substrate
JP2001313265A (ja) 半導体装置の製造方法
KR930010401B1 (ko) 접촉구 형성후의 bpsg 리플로우 방법
EP0505877A2 (en) Impurity doping method with adsorbed diffusion source
De Kock et al. A New Method for Revealing Striations in High‐Resistive Floating‐Zone Silicon Crystals
JPH05152236A (ja) 半導体装置の製造方法
KR100255166B1 (ko) 반도체 소자의 게이트 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111109

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121105

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee