KR102056840B1 - 실리콘 웨이퍼의 열처리방법 - Google Patents

실리콘 웨이퍼의 열처리방법 Download PDF

Info

Publication number
KR102056840B1
KR102056840B1 KR1020167000364A KR20167000364A KR102056840B1 KR 102056840 B1 KR102056840 B1 KR 102056840B1 KR 1020167000364 A KR1020167000364 A KR 1020167000364A KR 20167000364 A KR20167000364 A KR 20167000364A KR 102056840 B1 KR102056840 B1 KR 102056840B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
oxygen
heat treatment
temperature
oxide film
Prior art date
Application number
KR1020167000364A
Other languages
English (en)
Other versions
KR20160046786A (ko
Inventor
웨이 펑 쿠
후미오 타하라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160046786A publication Critical patent/KR20160046786A/ko
Application granted granted Critical
Publication of KR102056840B1 publication Critical patent/KR102056840B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/04—Isothermal recrystallisation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
    • H01L21/161—Preparation of the foundation plate, preliminary treatment oxidation of the foundation plate, reduction treatment
    • H01L21/164—Oxidation and subsequent heat treatment of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, SiC지그에 실리콘 웨이퍼를 재치하여 열처리로내에 투입하는 공정과, 열처리로내에서 실리콘 웨이퍼를 제1 비산화성 분위기하에서 열처리하는 공정과, 실리콘 웨이퍼를 열처리로내로부터 반출가능한 온도까지 강온하는 공정과, 실리콘 웨이퍼를 열처리로내로부터 반출하는 공정을 갖고, 강온공정에 있어서, 반출가능한 온도까지 강온한 후, 제1 비산화성 분위기를 산소함유 분위기로 전환하고, 산소함유 분위기하에서 SiC지그의 표면에 두께 1~10nm의 산화막을 형성하고, 그 후 산소함유 분위기를 제2 비산화성 분위기로 전환하는 실리콘 웨이퍼의 열처리방법이다. 이에 따라, 열처리공정 중에 있어서의 지그 및 환경으로부터의 탄소오염을 방지할 수 있는 실리콘 웨이퍼의 열처리방법이 제공된다.

Description

실리콘 웨이퍼의 열처리방법{SILICON WAFER HEAT TREATMENT METHOD}
본 발명은, 실리콘 웨이퍼의 열처리방법에 관한 것이다.
실리콘 웨이퍼의 표층결함(COP)을 비산화성 분위기중에서 열처리함으로써 표층COP를 삭감하는 것이 행해지고 있다. 고온열처리의 경우에는 SiC지그(治具)가 자주 사용되고, 또한 열처리한 실리콘 단결정 웨이퍼(이하, 간단히 실리콘 웨이퍼라고 함)의 취출환경은 산소, 탄산화물을 포함하고 있어, 이들이, 실리콘 웨이퍼의 탄소오염원이 된다. 탄소오염된 실리콘 웨이퍼는 디바이스공정에서 결함을 형성하여 리크전류 등을 유발한다. 또한, 오염된 탄소가 탄소도너가 되고, 디바이스의 Vth(threshold voltage) 시프트발생, 디바이스 동작불량의 원인이 된다.
이에, 실리콘 웨이퍼의 탄소오염대책으로서 실리콘 웨이퍼에 산화물층을 형성하는 것이 특허문헌 1에 개시되어 있다. 그러나, 이 방법은 탄소오염대책으로서 어느 정도의 효과가 기대되는데, 고온산화에 의한 SiC지그로부터 탄소가 스며나오는 양이 많고, 탄소오염원으로부터의 탄소발생량 자체를 억제하는 대책은 아니므로, 이 대책만으로 탄소오염을 확실히 억제하는 것은 곤란하였다. 또한, 열처리웨이퍼의 표면에 두꺼운 산화막을 형성하므로, 산화막의 제거 및 연마공정이 필요하다. 더 나아가, 고온에서 산화막을 형성하므로 웨이퍼 표층에 산소가 주입되고, 표층부의 미삭감 결함이 산소의 공급에 의해 결함사이즈가 확대되어, 전기특성을 열화시키는 요인이 되기도 한다.
일본특허공개 2010-177442호 공보
상기 서술한 바와 같이, 표층결함(COP)의 삭감을 목적으로 한 아르곤 열처리 웨이퍼는 열처리중에 SiC지그 및 환경(웨이퍼의 이재실)에서 탄소오염(예를 들어, SIMS(2차이온 질량분석계)로의 측정값으로, 탄소농도 3~5×1016atoms/cm3의 오염)을 받는다. 이러한 탄소오염은 디바이스특성에 악영향을 미치므로, 탄소오염의 개선은 급무이다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 열처리공정중에 있어서의 지그 및 환경으로부터의 탄소오염을 방지할 수 있는 실리콘 웨이퍼의 열처리방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, SiC지그에 실리콘 웨이퍼를 재치(載置)하여 열처리로(爐)내에 투입하는 공정과, 상기 열처리로내에서 상기 실리콘 웨이퍼를 제1 비산화성 분위기하에서 열처리하는 공정과, 상기 실리콘 웨이퍼를 상기 열처리로내로부터 반출가능한 온도까지 강온(降溫)하는 공정과, 상기 실리콘 웨이퍼를 상기 열처리로내로부터 반출하는 공정을 갖는 실리콘 웨이퍼의 열처리방법으로서, 상기 강온공정에 있어서, 상기 반출가능한 온도까지 강온한 후, 상기 제1 비산화성 분위기를 산소함유 분위기로 전환하고, 상기 산소함유 분위기하에서 상기 SiC지그의 표면에 두께 1~10nm의 산화막을 형성하고, 그 후 상기 산소함유 분위기를 제2 비산화성 분위기로 전환하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리방법을 제공한다.
이러한 열처리방법을 이용함으로써, SiC지그 자체로부터 탄소의 방출을 방지할 수 있다. 그 결과, 실리콘 웨이퍼의 탄소오염을 방지할 수 있다.
또한, 상기 산소함유 분위기를, 우선 제1 산소함유 분위기로 한 후, 상기 제1 산소함유 분위기보다 산소분압이 낮은 제2 산소함유 분위기로 할 수 있다.
이러한 산소함유 분위기로 함으로써, SiC지그에 형성된 산화막을, 제2 비산화성 분위기로 전환할 때, 보다 쉽게 벗겨지지 않도록 할 수 있다.
또한, 상기 산화막의 형성을, 상기 제1 산소함유 분위기하에서 온도 800℃ 이하, 시간 5분 이하의 열처리조건으로 행할 수 있다.
이러한 조건이면, SiC지그의 표면에 형성되는 산화막의 두께를 보다 정확하게 원하는 범위내로 제어할 수 있다.
본 발명의 실리콘 웨이퍼의 열처리방법이면, SiC지그 자체로부터의 탄소의 방출을 방지할 수 있다. 그 결과, 실리콘 웨이퍼의 탄소오염을 방지할 수 있다. 이에 따라, 디바이스 동작불량의 원인을 제거할 수 있다. 또한, 실리콘 웨이퍼의 표면에 두꺼운 산화막을 형성하는 일이 없으므로, 산화막의 제거 및 연마공정이 필요없다.
도 1은 본 발명의 실리콘 웨이퍼의 열처리방법의 플로우도이다.
도 2는 본 발명의 실리콘 웨이퍼의 열처리방법의 온도 프로파일의 일례를 나타낸 그래프이다.
도 3은 SiO2, SiOx 및 Si 각각의 온도와 증기압의 관계를 나타낸 도면이다.
도 4는 실시예와 비교예의 탄소농도 프로파일의 결과를 나타낸 도면이다.
도 5는 산화막이 1nm 또는 10nm 형성된 SiC지그를 이용했을 때의 웨이퍼 표면으로부터의 깊이와 웨이퍼표층의 탄소농도의 관계를 나타낸 그래프이다.
도 6은 SiC지그 표면의 산화막두께(nm)와, 웨이퍼 표면층에 있어서의 탄소농도의 최대값의 관계를 나타낸 그래프이다.
이하, 본 발명을 보다 상세하게 설명한다.
상기와 같이, 탄소오염을 방지할 수 있는 실리콘 웨이퍼의 열처리방법이 요구되고 있다.
따라서, 본 발명자들은 탄소오염원으로부터의 탄소발생량 자체를 억제하는 방법을 검토하였다. 그 결과, SiC지그의 사용 및 취출(이재실(移載室)) 환경이 열처리웨이퍼 표층의 탄소량에 영향을 미치고 있는 것을 발견하였다.
본 발명자들은, 상기 지견에 기초하여, SiC지그 표면에 치밀한 극박(極薄) 산화보호막을 형성함으로써, SiC지그 자체로부터 탄소가 방출되는 것을 방지할 수 있고, 그 결과, 실리콘 웨이퍼의 탄소오염을 방지할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
이하, 본 발명의 실리콘 웨이퍼의 열처리방법에 대하여, 실시태양의 일례로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이에 한정되는 것은 아니다.
도 1은 본 발명의 실리콘 웨이퍼의 열처리방법의 플로우도이다. 도 2는 본 발명의 실리콘 웨이퍼의 열처리방법의 온도 프로파일의 일례를 나타낸 그래프이다.
우선, 도 1의 공정(a)에 나타낸 바와 같이, 실리콘 웨이퍼의 열처리전 세정을 행하고 나서 SiC지그에 실리콘 웨이퍼를 재치하여, 열처리로내에 투입한다.
여기서, 열처리로는, 특별히 한정되지 않고, 예를 들어, 공지의 배치식 열처리로를 사용할 수 있다. 실리콘 웨이퍼를 투입하는 열처리실로는, 예를 들어 투입구를 마련한 석영튜브로 이루어진 열처리실을 들 수 있다. 투입시의 로내의 온도는 600℃~800℃가 바람직하다.
SiC지그는, 탄화규소제의 지그(보트(ボ-ト))이다. SiC지그로는, 예를 들어, SiC의 소결체나, 탄소를 베이스로 하여 그 표면에 SiC를 코트한 것을 들 수 있다.
이어서, 도 1의 공정(b)에 나타낸 바와 같이, 실리콘 웨이퍼의 열처리를 행한다. 우선, 제1 비산화성 분위기하에서, 열처리로의 승온을 행한다. 승온속도는 특별히 한정되지 않으나, 예를 들어 3℃/분~10℃/분이 바람직하다. 승온종료후, 일정한 온도로 유지를 행한다. 유지온도로는, 예를 들어 1100℃~1200℃가 바람직하고, 유지시간으로는 1분~1시간이 바람직하다. 이러한 열처리를 행함으로써, 실리콘 웨이퍼표층의 COP를 삭감시키는 등 개질처리를 할 수 있다.
이어서, 도 1의 공정(c)에 나타낸 바와 같이, 제1 비산화성 분위기하 그대로, 실리콘 웨이퍼를 열처리로내로부터 반출가능한 온도까지 강온한다. 강온속도는 특별히 한정되지 않으나, 예를 들어 1℃/분~5℃/분이 바람직하다. 반출가능한 온도로는, 예를 들어, 600℃~800℃가 바람직하다.
제1 비산화성 분위기로 하기 위하여 이용하는 가스로는, 예를 들어, 수소, 질소, 아르곤, 헬륨, 및 이들로부터 선택되는 혼합분위기 등을 들 수 있다. 제1 비산화성 분위기로는, 100% 아르곤분위기가 특히 바람직하다.
이어서, 도 1의 공정(d)에 나타낸 바와 같이, 반출가능한 온도까지 강온한 후, 석영튜브로부터 웨이퍼를 취출하기 전에, 제1 비산화성 분위기를 산소함유 분위기로 전환하고, 산소함유 분위기하에서 SiC지그의 표면에 두께 1~10nm의 산화막을 형성한다.
산화막의 형성은, 예를 들어, 하기의 반응식에 따라 진행한다.
SiC(s)+3/2O2(g)→SiO2(s)+CO(g)
SiC지그의 표면에 형성하는 산화막의 두께를 1~10nm로 함으로써, 실리콘 웨이퍼의 탄소오염을 방지할 수 있다. SiC지그의 표면에 형성하는 산화막의 두께로는, 2~8nm가 특히 바람직하다. 산화막의 두께가 1nm 미만인 경우, 전체면에 산화막이 형성되지 않으므로 실리콘 웨이퍼 표면에 탄소오염(SIMS의 측정값으로 탄소농도가 1×1016atoms/cm3 이상인 오염)이 발생할 우려가 있다. 산화막의 두께가 10nm를 초과하는 열처리를 행하면, 산화막을 형성할 때의 SiC+3/2O2→SiO2+CO에 의해, SiC지그로부터 CO가스가 많이 발생하고, 웨이퍼 표면에 있어서의 탄소농도가 증가한다. 또한, 실리콘 웨이퍼 표면에 두꺼운 산화막이 형성된다. 그리고 SiC지그의 표면에 이러한 두꺼운 산화막을 형성시키면, 다음 배치의 아르곤열처리에 있어서, 미량의 산소가스가 발생하고, 에칭작용에 의해 실리콘 웨이퍼 표면에 면거침(面荒れ)이 발생하여, 헤이즈가 발생하는 문제가 생긴다.
또한, 이때, 산소함유 분위기를, 우선 제1 산소함유 분위기로 한 후, 도 1의 공정(e)에 나타낸 바와 같이, 제1 산소함유 분위기보다 산소분압이 낮은 제2 산소함유 분위기로 할 수 있다. 여기서, 산화막의 형성을, 제1 산소함유 분위기하에서 온도 800℃ 이하, 시간 5분 이하의 열처리조건으로 행할 수 있다. 그 후, 제2 산소함유 분위기하에서 온도 800℃ 이하, 시간 10분 이하의 열처리조건으로 유지하는 것이 바람직하다.
제1 산소함유 분위기로는, 예를 들어, 산소농도가 50~100%인 것이 바람직하고, 100% 산소분위기가 특히 바람직하다. 이러한 고분압 산소환경이면, 단시간에 SiC지그 표면에 두께 1~10nm의 치밀한 극박 산화보호막을 형성할 수 있다. 또한, 온도 800℃ 이하, 시간 5분 이하의 열처리조건, 바람직하게는, 온도 600℃ 이상 800℃ 이하, 시간 0.3분 이상 5분 이하의 열처리조건으로 함으로써, SiC지그 표면에 균일한 산화막을 형성할 수 있고, 형성되는 산화막의 두께를 보다 정확히 제어할 수 있다.
제2 산소함유 분위기로는, 예를 들어, N2와 O2의 혼합가스로, 산소농도가 0.1~20%인 것이 바람직하고, 0.6% 산소분위기가 특히 바람직하다. 제1 산소함유 분위기하에서 극박의 산화막의 형성을 행한 후, 온도 800℃ 이하, 시간 10분 이하의 열처리조건, 바람직하게는, 온도 600℃ 이상 800℃ 이하, 시간 1분 이상 10분 이하의 열처리조건으로, 이러한 저분압 산소환경에서 유지함으로써, SiC지그 표면에 형성된 극박의 산화막이 휘산(揮散)하는 것을 방지하고, 보다 쉽게 벗겨지지 않게 되므로 바람직하다.
상기와 같이 고분압 산소환경하에서, 단시간에 SiC지그 표면에 산화막을 형성함으로써, 그 후, 저분압산소의 이재실에서 산소 및 탄소 및 탄산화물이 SiC지그의 표면에 부착되어도, 산화막의 존재에 의해 SiC지그와의 반응이 쉽게 일어나지 않게 된다. 또한, 산소분압을 높임으로써 패시브 산화반응이 일어난다. 이때 SiC지그 표면에 형성된 SiO2막은, 자연산화막(SiOx막)보다, 다음의 배치의 비산화성 분위기(아르곤분위기) 중의 열처리공정에 있어서 내에칭성이 강해진다. 그 결과, SiC지그 자체의 탄소가 산화막으로부터 방출되는 것을 방지할 수 있다. 이에 따라, 실리콘 웨이퍼의 탄소오염량을 1×1016atoms/cm3 이하로 제어하는 것이 가능해진다.
도 3은, SiO2, SiOx 및 Si 각각의 온도와 증기압의 관계를 나타낸 도면이다. 세로축은 증기압의 대수값(Torr), 가로축은, 온도의 역수(1000/°K)를 나타낸다. 도 3에 나타낸 바와 같이, 온도가 일정할 때, SiOx보다 SiO2의 증기압이 낮으므로, 쉽게 증발하지 않고, 그 결과, 산화막(SiC지그 표면에 형성된 SiO2로 이루어진 치밀한 극박 산화보호막) 표면의 내에칭성이 강해진다.
한편, SiO2/SiC층의 공극의 크기는 0.2nm 이상이며, SiO2/SiC층중을 확산하는 산소분자는 SiO2층의 계면의 Si원자나 SiC층의 계면의 탄소원자와 결합하여 해리한다. 산화된 탄소원자는 열운동에 의해, CO2분자나 CO분자로서 SiC층의 계면으로부터 탈리하고, SiO2층중을 확산한다(SiC(s)+3/2O2(g)→SiO2(s)+CO(g)). 단, 열처리온도가 저온(예를 들어 800℃ 이하)이고 또한 단시간의 산소공급이면, SiO2/SiC계면에 확산되는 산소량을 억제할 수 있고, 다음의 열처리 배치에 있어서 탄산화물의 발생을 저감할 수 있다.
공정(e)의 제2 산소함유 분위기하에서의 유지를 행한 후, 도 1의 공정(f)에 나타낸 바와 같이, 제2 비산화성 분위기로 전환하여, 제2 비산화성 분위기하에서 실리콘 웨이퍼를 열처리로내로부터 반출한다. 제2 비산화성 분위기로 하기 위하여 이용하는 가스로는, 상기의 제1 비산화성 분위기에서 이용한 것과 동일한 것을 들 수 있다. 제2 비산화성 분위기로는, 100% 아르곤분위기가 특히 바람직하다. 반출시의 온도는 600℃~800℃가 바람직하다.
이와 같이 본 발명의 실리콘 웨이퍼의 열처리방법은, SiC지그의 산화막의 두께를, 다음 배치의 고온의 아르곤분위기의 열처리에 있어서, 전부 휘발되어 없어지지 않을 정도로 제어함으로써, 다음 열처리 배치에 있어서의 고온의 아르곤열처리에 있어서, SiC지그 자체로부터 탄소가 방출되는 것을 방지할 수 있고, 나아가, 실리콘 웨이퍼의 면거침에 의한 헤이즈의 발생을 방지할 수 있다. 그리고, 강온공정에서의 실리콘 웨이퍼에 대한 탄소오염이나 웨이퍼 표면에 산화막이 두껍게 형성되는 것을 방지할 수 있다. 나아가 표면에 산화막이 형성되지 않은 신품의 SiC지그를 사용하는 경우는, 미리, 더미웨이퍼 등의 열처리에 의해 SiC지그 표면에 1~10nm의 두께의 산화막을 형성함으로써, 제품의 실리콘 웨이퍼의 열처리로의 탄소오염을 확실히 방지할 수 있다. 이러한 본 발명의 방법을 이용하면, 웨이퍼의 산화막의 두께를 제어하는 종래의 열처리방법에 비해, 실리콘 웨이퍼의 탄소오염을 보다 저감할 수 있다.
[실시예]
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이들에 의해 한정되는 것은 아니다.
[실시예]
직경 300mm의 질소도프P형 실리콘 웨이퍼(저항율: 8~12Ωcm, 산소농도: 15ppma(JEIDA(일본전자공업진흥협회 규격)), 질소농도 5×1013atoms/cm3)를 준비하였다. 이 웨이퍼에 열처리전 세정을 행하고 나서, SiC지그에 재치하여, 700℃에서 열처리로내에 투입하였다. 1200℃로 승온하고, 1시간 유지하는 열처리를 행하고, 700℃까지 강온하였다. 승온, 유지, 강온은 전부 100% 아르곤분위기에서 행하였다. 그 후 100% 아르곤분위기로부터 100% 산소분위기로 전환하여 30초간 산소를 공급하고, 그 후 0.6% 산소분위기하에서 약 10분간 퍼지하고 나서 100% 아르곤분위기로 전환하고, 100%아르곤분위기하에서 웨이퍼를 취출하였다.
이에 따라 SiC지그에 약 1.2nm의 산화막을 형성하였다. 이때, 웨이퍼 표면에는 균일한 산화막(약 2nm)이 형성되고, 헤이즈는 발생하지 않았다. 또한, 이때, 웨이퍼 표면의 산화막이 얇으므로, 특허문헌 1과 같은 산화막 제거공정은 필요없다.
(탄소농도 분석)
상기 실시예와 웨이퍼의 투입으로부터 반출까지의 공정을 전부 아르곤분위기하에서 행한 것 이외는 실시예와 동일한 조건으로 행한 비교예에 대하여 탄소농도 분석을 행하였다. 도 4는 실시예와 비교예의 탄소농도 프로파일(SIMS로 측정한 웨이퍼 표층의 탄소오염의 레벨을 나타냄)의 결과를 나타낸 도면이다. 도 4의 세로축은, 실리콘 웨이퍼의 표층의 탄소농도(atoms/cm3)를 나타내고, 가로축은, 웨이퍼 표면으로부터의 깊이(μm)를 나타낸다.
비교예(종래의 어닐링 웨이퍼)에서는, 가장 탄소농도가 높은 곳에서, 4×1016atoms/cm3의 탄소를 검출하는 것에 반해, 실시예(단시간 산소분위기 처리를 행한 실리콘 웨이퍼)에서는, 탄소는 거의 검출한계(7×1015atoms/cm3) 이하까지 대폭 감소하였다. 이는, 아르곤분위기에서 열처리중에, SiC지그로부터 분위기중으로의 탄소의 외방(外方)확산이 억제되었기 때문으로 생각된다.
또한, 실시예의 조건에 있어서, 산소분위기로 전환하는 시간을 할애하여 SiC지그의 표면에 형성하는 산화막의 두께를 변화시키고, 다음의 열처리배치의 웨이퍼 표면의 탄소오염량을 도 5, 도 6에 나타낸 바와 같이 SIMS로 측정하였다.
도 5는 산화막이 1nm 또는 10nm 형성된 SiC지그를 이용했을 때의 웨이퍼 표면으로부터의 깊이와 웨이퍼 표층의 탄소농도의 관계를 나타낸 그래프이다. 도 5의 세로축은, 실리콘 웨이퍼의 표층의 탄소농도(atoms/cm3)를 나타내고, 가로축은, 웨이퍼 표면으로부터의 깊이(μm)를 나타낸다. 도 6은 SiC지그 표면의 산화막두께(nm)와, 웨이퍼 표면층에 있어서의 탄소농도(atoms/cm3)의 최대값과의 관계를 나타낸 그래프이다. 도 6의 세로축은, 웨이퍼 표면층에 있어서의 탄소농도(atoms/cm3)의 최대값을 나타내고, 가로축은, SiC지그 표면의 산화막의 두께(nm)를 나타낸다.
도 5에 나타낸 바와 같이, 산화막의 두께가 1~10nm이면, 탄소오염을 방지할 수 있다. 도 6에 나타낸 바와 같이, 산화막이 1nm보다 얇아지면, 전체면에 치밀한 산화막이 형성되지 않기 때문에, 웨이퍼 표면에 1×1016atoms/cm3 이상의 탄소오염이 발생하였다. 한편, 산화막이 10nm보다 두꺼운 경우도 1×1016atoms/cm3 이상의 탄소오염이 확인되었다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (3)

  1. SiC지그에 실리콘 웨이퍼를 재치하여 열처리로내에 투입하는 공정과,
    상기 열처리로내에서 상기 실리콘 웨이퍼를 제1 비산화성 분위기하에서 열처리하는 공정과,
    상기 실리콘 웨이퍼를 상기 열처리로내로부터 반출가능한 온도까지 강온하는 공정과,
    상기 실리콘 웨이퍼를 상기 열처리로내로부터 반출하는 공정을 갖는 실리콘 웨이퍼의 열처리방법으로서,
    상기 강온공정에 있어서, 상기 반출가능한 온도까지 강온한 후, 상기 제1 비산화성 분위기를 산소함유 분위기로 전환하고, 상기 산소함유 분위기하에서 상기 SiC지그의 표면에 두께 1~10nm의 산화막을 형성하고, 그 후 상기 산소함유 분위기를 제2 비산화성 분위기로 전환하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  2. 제1항에 있어서,
    상기 산소함유 분위기를, 우선 제1 산소함유 분위기로 한 후, 상기 제1 산소함유 분위기보다 산소분압이 낮은 제2 산소함유 분위기로 하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  3. 제2항에 있어서,
    상기 산화막의 형성을, 상기 제1 산소함유 분위기하에서 온도 800℃ 이하, 시간 5분 이하의 열처리조건으로 행하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
KR1020167000364A 2013-08-23 2014-06-26 실리콘 웨이퍼의 열처리방법 KR102056840B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-173248 2013-08-23
JP2013173248A JP5991284B2 (ja) 2013-08-23 2013-08-23 シリコンウェーハの熱処理方法
PCT/JP2014/003416 WO2015025448A1 (ja) 2013-08-23 2014-06-26 シリコンウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
KR20160046786A KR20160046786A (ko) 2016-04-29
KR102056840B1 true KR102056840B1 (ko) 2019-12-17

Family

ID=52483248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000364A KR102056840B1 (ko) 2013-08-23 2014-06-26 실리콘 웨이퍼의 열처리방법

Country Status (7)

Country Link
US (1) US9708726B2 (ko)
JP (1) JP5991284B2 (ko)
KR (1) KR102056840B1 (ko)
CN (1) CN105324834B (ko)
DE (1) DE112014003356B4 (ko)
TW (1) TWI578400B (ko)
WO (1) WO2015025448A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6845020B2 (ja) * 2017-01-11 2021-03-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7361061B2 (ja) * 2017-01-11 2023-10-13 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6971622B2 (ja) * 2017-05-10 2021-11-24 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
JP7287253B2 (ja) * 2019-11-28 2023-06-06 株式会社Sumco 熱処理ウェーハの製造方法、熱処理装置および熱処理ウェーハの製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031843A1 (ja) 2003-09-29 2005-04-07 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
JP2006521689A (ja) 2003-03-28 2006-09-21 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 改善された処理の特徴を有するウエハキャリア
JP2010177442A (ja) 2009-01-29 2010-08-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548949B2 (ja) * 1987-09-01 1996-10-30 東芝セラミックス株式会社 半導体製造用構成部材
JPH10199948A (ja) * 1997-01-08 1998-07-31 Sumitomo Metal Ind Ltd 半導体用治具材料の評価方法
JPH10242254A (ja) * 1997-02-21 1998-09-11 Ado Matsupu:Kk 半導体製造用治具
EP1452508B1 (en) * 2001-11-08 2017-03-01 Bridgestone Corporation Process for producing silicon carbide sinter jig for use in semiconductor production
JPWO2004090967A1 (ja) * 2003-04-02 2006-07-06 株式会社Sumco 半導体ウェーハ用熱処理治具
US7601227B2 (en) * 2005-08-05 2009-10-13 Sumco Corporation High purification method of jig for semiconductor heat treatment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521689A (ja) 2003-03-28 2006-09-21 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 改善された処理の特徴を有するウエハキャリア
WO2005031843A1 (ja) 2003-09-29 2005-04-07 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
JP2010177442A (ja) 2009-01-29 2010-08-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法

Also Published As

Publication number Publication date
KR20160046786A (ko) 2016-04-29
DE112014003356T8 (de) 2016-04-14
CN105324834A (zh) 2016-02-10
WO2015025448A1 (ja) 2015-02-26
DE112014003356B4 (de) 2022-09-29
TWI578400B (zh) 2017-04-11
JP2015041738A (ja) 2015-03-02
DE112014003356T5 (de) 2016-03-31
CN105324834B (zh) 2017-09-29
US9708726B2 (en) 2017-07-18
US20160130718A1 (en) 2016-05-12
JP5991284B2 (ja) 2016-09-14
TW201523736A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
KR102056840B1 (ko) 실리콘 웨이퍼의 열처리방법
KR102189015B1 (ko) 원격 플라즈마 소스를 이용한 저온에서의 선택적 산화를 위한 장치 및 방법
JP6083412B2 (ja) 再結合ライフタイムの制御方法及びシリコン基板の製造方法
JP2011512685A (ja) 酸化物溶解後の酸化
JP2009149481A (ja) 半導体基板の製造方法
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
CN105244326A (zh) 一种功率器件的钝化层结构及其制造方法
CN100501922C (zh) Simox基板的制造方法
JP7088663B2 (ja) 高抵抗基板を含む半導体素子の作製方法
JP4914536B2 (ja) 酸化膜形成方法
JP2018107428A5 (ko)
MY164264A (en) Method of manufacturing annealed wafer
KR950004387A (ko) 고 용량 반도체 도펀트의 증착 및 산화 방법
JP6881292B2 (ja) 再結合ライフタイムの制御方法
JP2008166517A (ja) 半導体基板の製造方法
JP2002190478A (ja) ボロンドープされたシリコンウエハの熱処理方法
TW200402806A (en) Method of fabricating annealed wafer
KR20210003680A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP2008227060A (ja) アニールウエハの製造方法
JP2008047752A (ja) 半導体装置の製造方法及び装置
WO2000079580A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
KR20090059251A (ko) 고저항 실리콘 웨이퍼 제조 방법
JP5870865B2 (ja) シリコン基板の再結合ライフタイム測定の前処理方法
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant