JP2011512685A - 酸化物溶解後の酸化 - Google Patents

酸化物溶解後の酸化 Download PDF

Info

Publication number
JP2011512685A
JP2011512685A JP2010547263A JP2010547263A JP2011512685A JP 2011512685 A JP2011512685 A JP 2011512685A JP 2010547263 A JP2010547263 A JP 2010547263A JP 2010547263 A JP2010547263 A JP 2010547263A JP 2011512685 A JP2011512685 A JP 2011512685A
Authority
JP
Japan
Prior art keywords
layer
oxide
substrate
thin
seoi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010547263A
Other languages
English (en)
Other versions
JP5412445B2 (ja
Inventor
クノンチュク オレグ
ケー．セラー ジョージ
Original Assignee
エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ filed Critical エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2011512685A publication Critical patent/JP2011512685A/ja
Application granted granted Critical
Publication of JP5412445B2 publication Critical patent/JP5412445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

低いDit値と高い電荷移動度を有する埋没酸化物薄層（Ｔｈｉｎ ＢｕｒｉｅｄＯｘｉｄｅ Ｌａｙｅｒ）を備えたSeOI基板を製造する方法を提供するだけではなく、早い溶解速度にさらされることにより、低いDit値と高い電荷移動度を有することとなったSeOI基板の品質の回復をも可能とする。
埋没酸化物薄層を備えたSeOI基板（１）を製造する方法であって、
前記基板は、
−１以上の半導体材料から製造される作用薄層（１１）、
−支持層、及び
−前記作用層と支持の間に位置する埋没酸化物薄層（１２）を含む基板であって、
前記方法は、
−SeOIの中間層を製造する工程であって、
前記埋没酸化物薄層に必要な厚み以上の厚さを有する埋没酸化物薄層を有するSeOIの中間層を製造する工程、及び
−前記埋没酸化物層（１２）を溶解する工程であって、
そこに前記埋没酸化物薄層を形成するために、前記埋没酸化物層を溶解する工程からなり、
前記方法は、
前記溶解工程後、基板上に酸化物層（１３）を形成するために前記基板の酸化工程、及び
前記基板の前記電気的界面品質を向上し、Dit値を減少さるために、少なくとも前記酸化物層の一部が前記作用層を通して拡散するための、酸化物の移動工程を含むことを特徴とする方法である。

Description

本発明は、埋没薄酸化物を有し、低いDit値のSeOI基板（絶縁体上の半導体）を製造する方法に関し、
前記基板は、
−１以上の半導体材料からなる作用薄層、
−支持層、及び
−前記作用層と支持層の間の酸化物薄層とからなり、
前記方法は、
−前記埋没酸化物薄層が必要とする厚さ以上の厚さを有する埋没酸化物薄層（Ｔｈｉｎ ＢｕｒｉｅｄＯｘｉｄｅ Ｌａｙｅｒ）を備えたSeOIの中間層を製造する工程、及び
−前記埋没酸化物層を溶解して、そこに前記埋没酸化物薄層を形成する前記埋没酸化物層の溶解工程とからなる。
本発明はとりわけ、UTBOX（Ｕｌｔｒａ Ｔｈｉｎ Ｂｕｒｉｅｄ Ｏｘｉｄｅ；埋没薄酸化物）層を備えるSeOI基板の製造に適用される。より一般的には、本発明はUTBOX基板へ有利に適用されることを示す。
本発明は、SeOI基板にも関するものであり、特に埋没薄酸化物を備えた低いDit値で規定される高品質界面を有するSeOI基板に関する。
本発明は、酸化物溶解処理された埋没薄酸化物を備えた特別なSeOI基板に関するものである。本発明はまた、このようなSeOI基板の界面品質を改良する方法に関するものでもある。
SeOI基板は本明細書中において、
−シリコンのような１以上の半導体から製造される作用薄層、
−支持層、及び
−前記作用層と前記支持層の間の埋没酸化物（BOX）層を含む基板として理解される。
本明細書中で埋没酸化物薄層は、その厚みが１００ｎｍ未満のBOX層として理解される。
本明細書中では、また、埋没酸化物（UTBOX）超薄層とは、その厚みが５０ｎｍ未満のBOX層として理解される。したがって、UTBOX層とは、薄BOXの特別のタイプである。本明細書中において、埋没薄酸化物を備えるSeOI基板とは、埋没酸化物超薄層を備えるSeOI基板と理解される。
埋没酸化物薄層を備えるSeOI基板のDit値とは、基板の前記電気的品質を表わす。前記Ditは界面トラップ密度と相関する。それは、前記作用層とSeOIの前記埋没酸化物層の界面を特徴づける。
本明細書中において、「SeOI基板の界面品質」とは、前記Ditで特徴づけられる前記品質、および／又は前記作用層と前記BOX層の間の界面、又はその付近において観察される前記電荷移動性を意味する。
埋没薄酸化物を有するSeOI基板の製造のための公知技術は、SeOI基板のBOX層の酸化物溶解処理を含む。このような処理の間、特に前記SeOIの前記作用層が薄い場合には、前記溶解は前記作用層を通し、拡散によって高い溶解率に達する。
本技術では、酸化物の溶解を促進するために、前記溶解パラメーター（気圧、温度、圧力）の制御が望まれ得る。このような加速はまた、時として、若干の未制御な溶解の結果であり得る。
このような加速された溶解は、前記工程を加速することから、通常有利とみられる。
しかしながら、酸素溶解の速すぎる実行は、SeOI基板に高い溶解速度に起因した、高Dit値を有した界面欠陥（例えば1.1013 cm‐2eV‐1）をもたらすこととなる。
確かに、超過溶解速度に関係する欠点は、前記作用層と前記BOX間の前記界面に残存する欠陥の発生源となる。このような欠陥は次に、高いDitと低い電荷移動度を発生する。
低いDit値と高い電荷移動度を有する埋没酸化物薄層を備えたSeOI基板を製造する方法を提供することが本発明の目的である。
本明細書では、
−低Dit値とは1.1012 cm‐2eV‐1未満の数値を意味し、
−高電荷移動度とは、500 cm2.Vs‐1以上の電荷移動度を意味すると明記される。
さらに本発明は、速い溶解工程によって得られた埋没薄酸化物を備えたこのような高い品質のSeOI基板の製造を目的とする。
本発明はまた、速い溶解プロセスを受けた結果として、低Dit値と高電荷移動度を危険にし、界面欠陥を包含するようになった埋没薄酸化物を備えるSeOI基板が、良好なDit値と電荷移動度の回復を可能とすることを目的とする。
この目的のため、本発明は埋没酸化物薄層を備えたSeOI基板の製造のための方法を提供するものであって、前記基板は、
−1つ以上の半導体からなる作用層、
−支持層、及び
−前記作用層と前記支持層の間の埋没酸化物薄層を含み、
前記方法は、
−前記埋没酸化物薄層が必要とするよりも厚みのある埋没酸化物薄層を有するSeOI基板中間体を製造する工程、
−前記埋没酸化物層を溶解し、それによって前記埋没酸化物薄層を形成する工程、
前記溶解工程後、前記基板上に酸化物層を形成するための前記基板の酸化工程、及び
前記基板の前記電気的界面品質を向上し、Dit値を減少さるために、すくなくとも前記酸化物層の一部が、前記作用層を通して拡散するための酸化物の移動工程を含むことを特徴とする方法である。
本発明はまた、酸化溶解工程処理がなされた埋没酸化物薄層を備えるSeOI基板の前記界面品質を改良するための方法を提示し、前記方法は、前記基板上に酸化物層を形成するための酸化工程、及び前記電気的界面品質を改良し、そのDit値を減少するために、前記酸化物層の一部が作用層を通して拡散するための酸化物の移動工程と、を含むことを特徴とする方法である。
好ましい方法は以下のとおりであるが、必ずしもこの側面に限定されるものではない。
−前記酸化工程中の前記酸化温度は１１００℃から１１５０℃からなり、
−前記酸化工程は３０分未満であり、
−前記酸化工程は２分未満であり、
−前記酸化工程が酸化物堆積処理で、温度は９００℃未満で行われ、
−酸化物堆積処理後、熱処理が１１００℃から１１５０℃の間を含む温度で行われ、
−酸化物堆積処理は化学蒸着、低圧化学蒸着処理、原子層蒸着処理、またはプラズマ化学気相蒸着処理であり、
−前記酸化物蒸着処理はテトラエチルオルトケイ酸塩（tetraethylorthosilicate）を前駆物質として用いる低圧化学蒸着処理であり、
−脱酸素工程が酸化処理後に行われ、
−酸化処理前の作用層は55 nmより薄く、
−溶解処理は主に前記埋没酸化物層の局所的な島状構造物部分（local island(s)）上で行われる。
本発明はまた、このような方法で製造されたSeOI のDit値が1.1012 cm‐2eV‐1未満であることを特徴とするSeOIの製造工程も提案する。とりわけ、このようなSeOIは電荷移動度が500 cm2/Vs.以上である。
その他の発明の特徴、目的、効果は以下の図で説明される記載を読めばより詳細に理解されるであろう。
擬似（Pseudo）-MOSFET測定法から抽出された異なる条件下において溶解処理されたSeOIと関連した電気的パラメーターを集めた表である。 溶解処理されるSeOIに関するDit値の劇的変化を、溶解処理中に得られるBOX溶解速度の関数として示したグラフである。 溶解処理中のBOX界面における劇的変化を模式的に示す図である。 実施形態による酸化工程の結果を模式的に示す図である（異なる層の厚みは正確な縮尺ではない）。
上記のとおり、酸化処理の間、前記作用層１１が薄いほど、前記溶解速度は速い。図１はしたがって、SeOI基板１にとって、前記作用層１１（ここではシリコン）が55 nmよりも薄い場合、前記溶解速度は速くなる（0.06 A/sec超）ことを示す。
図２は高Dit値が早い溶解速度に起因する事実を示す。
図中、
四角は、溶解処理に施され異なる厚みのSi作用層１１を備えるSeOI試料のDit測定値を表わす記号である。
及び、菱形は前記Si作用層１１と同じ厚みを有するSeOI対照試料のDit測定値を表わす記号であるが、溶解処理を実行していない。
Figure 2011512685
図３に示すように、SeOI１に前記溶解処理が実行される間、前記作用層１１と前記埋没酸化物層１２の間の前記界面は動く。これが前記埋没酸化物層を薄くすることになる。
SeOI基板１の前記Ditを改善するために、特に溶解処理がなされた埋没酸化物薄層１２を備えるSeOI基板に溶解処理後に、以下の工程を追加する。
前記基板上に酸化物層１３を形成するための前記基板の酸化工程、及び前記酸化物層１３の少なくとも一部を、作用層１１を通して拡散させて酸化物を移動させる工程であって、それによって、前記基板の電気的界面の質を高め、そのDit値を低下させるために、前記作用層と前記BOXの間の界面を硬化する工程。
本発明における前記酸化処理は重要である。なぜならば、酸素物溶解は埋没酸化物薄層を有する基板の前記界面近くの酸素の欠乏を招き、それゆえに高いDitと低い電荷移動度を招来することになるからである。
前記酸化工程と酸化物の前記移動工程は逐次的、同時的である。
最初の実施形態は、酸化工程の酸化雰囲気は、温度１１００℃から１１５０℃にて３０分、より好ましくは、１０分と３０分の間である。
このような酸化物は、図４に示すようにSeOIの前記作用層１１の上部層１３を酸化する。前記上部酸化物層の前記厚みは最大約７０ｎｍである。
前記最初の実施形態は、酸化物の材料を供給し、酸化後も前記SeOI作用層の厚みをなおいくらか提供するのに充分な厚さの作用層１１を備えるSeOI基板に、良く適している。
典型的には、前記最初の実施形態は初期の厚みが７０ｎｍと１２０ｎｍの間にある作用層を有するSeOIに適用される。
酸化物層１３の厚みは典型的には７０ｎｍ未満である。
本発明の第二の実施形態によれば、前記酸化工程は、毎分約5℃の温度上昇勾配の酸化性雰囲気におけるRTO型処理（Rapid Thermal Oxidation；迅速温度酸化）である。前記温度は好ましくは、１１００℃から１１５０℃に設定される。前記処理時間は、2分未満である。
前記RTO型処理によって、前記作用層１１の上部層１３が形成されることとなる。
前記第一の実施形態よりも前記酸化時間が短いため、前記酸化上部層１３の前記厚みは、図４に模式的に示すように３０ｎｍ未満である。
本発明の前記第二の実施形態は、初期の厚みが５０ｎｍと同程度とすることができる作用層を備えるSeOI基板処理によく適している。
本発明における第三の実施形態では、酸化物堆積処理は９００℃未満の温度の酸化処理として実行される。前記酸化物層１３の形成後、熱処理は１１００℃から１１５０℃の間からなる温度にて１０〜３０分間、酸化雰囲気下で実行される。
この酸化堆積処理は、例えば化学蒸着（ＣＶＤ）、低圧化学蒸着（LPＣＶＤ）、原子層堆積蒸着（ＡＬＤ）、又はプラズマ化学気相堆積法（ＰＥＣＶＤ）とすることができる。
たとえば、前記酸化物層１２が二酸化ケイ素ＳｉＯ2膜である場合、テロラエチルオルトケイ酸塩（ＴＥＯＳ）を前駆物質としてLPＣＶＤを実行することが可能である。ＴＥＯＳは化学蒸着反応器に気体状態で導入される。使われている温度と圧力によってＴＥＯＳ分解を引き起こす。
Ｓｉ（ＯＣ2Ｈ5）4(g)→ＳｉＯ2（Ｓ）＋２.Ｃ2Ｈ4(g)＋２.ＣＨ３ＣＨ２ＯＨ(g)
前記二酸化ケイ素は前記作用層１１上に堆積する。
この処理は図４に示すように前期作用層上に酸化物層１３を誘導する。
すべての実施形態において、前記酸化雰囲気とは純粋酸素雰囲気か又は酸素と中性ガスとの混合をいう（例えばアルゴン）。
すべての実施形態において、高温での処理（１１００℃から１１５０℃）によって、前記作用層１１を通して、下方の前記作用層１１と前記埋没酸化物層１２の前記界面まで、酸化物が移動（拡散による）することとなる。
これは、酸化物溶解に先行し、及びその後に界面及び前記作用層／ＢＯＸ界面の間の領域の硬化につながる。このような硬化は、「未結合手」（ｄａｎｇｌｉｎｇ ｂｏｎｄ）を排除し、よって界面の欠陥を減らす。
前記界面の前記硬化と、前記界面における平衡状態到達のため、充分なエネルギーを有するように、高温が要求される。前記界面における未結合手の減少に相当するこの平衡状態は、前記処理後の分子の転位に起因する。これらの「未結合手」は、結晶格子中の原子の結合の欠損である（ここでは前記作用層の材料の原子）である。これらは、酸素溶解中にＢＯＸ界面において形成される。
したがって、前記界面の硬化は酸素欠損の埋合わせに相当する。
前記酸化工程の持続時間が短いほど、前記作用層の酸化は少ない。前記適用される温度パラメーター（持続時間と温度）は前記界面の硬化の必要性と同時に、前記酸化工程で消費され得る前記作用層の前記厚みにも依存する。
［実施例１］
本発明の前記第一と第三の実施形態において、前記酸化処理は脱酸素工程の後、約１０分後に続く。このような脱酸素工程は例としてＨＦ処理を通して行われる。前記脱酸素工程は、前記ＵＴＢＯＸ基板１上の、硬化工程の後の前記残存酸素層の除去のために行われる。
本発明は特に、1.1012 cm-2eV-1よりも低いＤｉｔ値のＵＴＢＯＸ層１２を備えるＳｅＯＩ基板の生産に適用される。実際に、本発明は酸化溶解処理によって前記作用層１１と前記ＢＯＸ層の間の前記界面の前記品質に関して満足いく結果に導かれなかった埋没酸化物薄層を備えるSeOI 基板だけでなく、薄作用層の製造をも許容する。
本発明はすなわち５００cm 2eV‐1以上の高い電荷移動度を示すSeOI 基板の製造にもよく適用している。
最後に本発明は局所的な酸化溶解にも適用され得、表面に適切な遮蔽がされ、溶解処理により埋没層の局所的な島状構造物部分が主に薄層化される。
このような場合、溶解処理後に得られる産物はパターン形成されたＳｅＯＩ基板である。

Claims (14)

  1. 埋没薄酸化物によって、薄酸化物を有するSeOI基板（１）を製造する方法であって、
    前記基板は、
    ａ）1以上の半導体材料より製造された作用薄層（１１）、
    ｂ）支持層、及び
    ｃ）作用層と支持層の間の埋没酸化物薄層（１２）からなり、
    前記方法は、
    ｅ）前記埋没酸化物薄層に求められる厚み以上の厚みの埋没薄酸化物（１２）を備える中間SeOI基板を製造する工程、
    ｆ）前記埋没薄酸化物（１２）を溶解し、それによって前記埋没酸化物薄層を形成する工程とを含み、
    前記方法は、前記溶解工程後、酸化物層（１３）を基質上に製造するための酸化工程と、電気的界面品質を向上させ、Dit値を減少するために、少なくとも酸化物層の一部が作用層を通して拡散するための、酸化物の移動工程と、を含むことを特徴とする方法。
  2. 埋没酸化物薄層を有するSeOI基板の界面品質を改良する方法であって、
    酸化物の溶解処理を実行する方法であって、
    前記方法は、
    基板上に酸化物層を製造するために前記基板の酸化工程、及び
    前記基板の電気的界面品質を向上させ、そのＤｉｔ値を減少させるために、少なくとも酸化物層の一部が、作用層を通して拡散するための酸化物の移動工程とを含むことを特徴とする方法。
  3. 請求項１又は２に記載の方法であって、さらに前記酸化工程の間、酸化温度が１１００℃から１１５０℃であることを特徴とする方法。
  4. 請求項１〜３のいずれか一項に記載の方法であって、さらに前記酸化工程が３０分未満で実行されることを特徴とする方法。
  5. 請求項１〜３のいずれか一項に記載の方法であって、さらに前記酸化工程が２分未満で実行されることを特徴とする方法。
  6. 請求項１又は２に記載の方法であって、前記酸化工程酸化物の堆積処理工程であって、９００℃未満の温度で実行されることを特徴とする方法。
  7. 請求項１〜６のいずれか一項に記載の方法であって、酸化堆積処理後、熱処理温度が１１００℃から１１５０℃であることを特徴とする方法。
  8. 請求項６又は７に記載の方法であって、酸化堆積処理が化学蒸着堆積処理、低圧化学蒸着堆積処理、原子層蒸着処理、またはプラズマ化学気相蒸着処理であることを特徴とする方法。
  9. 請求項１〜８のいずれか一項に記載の方法であって、前記酸化蒸着処理が低圧化学蒸着堆積処理であって、テトラエチルオルトケイ酸塩が使われることを特徴とする方法。
  10. 請求項４、６〜９のいずれか一項に記載の方法であって、前記酸化処理工程後に脱酸素処理が実行されることを特徴とする方法。
  11. 請求項１〜１０のいずれか一項に記載の方法であって、前記作用層が前記酸化処理前に５５ｎｍよりも薄いことを特徴とする方法。
  12. 請求項１〜１１のいずれか一項に記載の方法であって、前記溶解工程が主に前記埋没酸化物層の局所的な島状構造部分で実行されることを特徴とする方法。
  13. 請求項１〜１２のいずれか一項に記載の方法を用いてSeOI製造物であって、前記Ｄｉｔ値が１．１０12ｃｍ-2ｅＶ-1未満であることを特徴とする方法。
  14. 請求項１３に記載SeOI製造物であって、電荷移動度が５００ｃｍ2／ｅＶ-1より高いことを特徴とする方法。
JP2010547263A 2008-02-20 2008-02-20 酸化物溶解後の酸化 Active JP5412445B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/051801 WO2009104060A1 (en) 2008-02-20 2008-02-20 Oxidation after oxide dissolution

Publications (2)

Publication Number Publication Date
JP2011512685A true JP2011512685A (ja) 2011-04-21
JP5412445B2 JP5412445B2 (ja) 2014-02-12

Family

ID=40101038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547263A Active JP5412445B2 (ja) 2008-02-20 2008-02-20 酸化物溶解後の酸化

Country Status (5)

Country Link
US (1) US8148242B2 (ja)
JP (1) JP5412445B2 (ja)
DE (1) DE112008003726B4 (ja)
TW (1) TWI378538B (ja)
WO (1) WO2009104060A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (en) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075298A1 (ja) * 2003-02-19 2004-09-02 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2006108404A (ja) * 2004-10-06 2006-04-20 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2006191029A (ja) * 2005-01-07 2006-07-20 Internatl Business Mach Corp <Ibm> 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合
JP2007080949A (ja) * 2005-09-12 2007-03-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2007201429A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 複合基板の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180487B1 (en) 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
FR2804247B1 (fr) * 2000-01-21 2002-04-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
US6784072B2 (en) 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20050170570A1 (en) 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
GB0411971D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Semiconductor device and method for manufacture
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US7217636B1 (en) 2005-02-09 2007-05-15 Translucent Inc. Semiconductor-on-insulator silicon wafer
US8846549B2 (en) * 2005-09-27 2014-09-30 Macronix International Co., Ltd. Method of forming bottom oxide for nitride flash memory
JP2007103862A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
JP2007227424A (ja) 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075298A1 (ja) * 2003-02-19 2004-09-02 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2006108404A (ja) * 2004-10-06 2006-04-20 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2006191029A (ja) * 2005-01-07 2006-07-20 Internatl Business Mach Corp <Ibm> 親水性Ｓｉ表面と界面接合酸化物の溶解とを用いるＳｉ間擬似疎水性ウェハ接合
JP2007080949A (ja) * 2005-09-12 2007-03-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2007201429A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 複合基板の作製方法

Also Published As

Publication number Publication date
US20100283118A1 (en) 2010-11-11
TW200950005A (en) 2009-12-01
WO2009104060A1 (en) 2009-08-27
TWI378538B (en) 2012-12-01
US8148242B2 (en) 2012-04-03
DE112008003726T5 (de) 2011-03-24
JP5412445B2 (ja) 2014-02-12
DE112008003726B4 (de) 2023-09-21

Similar Documents

Publication Publication Date Title
JP5412445B2 (ja) 酸化物溶解後の酸化
JP6204216B2 (ja) 半導体上の酸素単原子層
US20080171443A1 (en) Fabrication of hybrid substrate with defect trapping zone
TW201316412A (zh) 製造絕緣體上矽結構之方法
WO2006095752A1 (ja) 半導体装置の製造方法および基板処理装置
TWI335614B (en) Method of producing bonded wafer
JP4983025B2 (ja) 半導体装置の製造方法
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
JP3143670B2 (ja) 酸化薄膜形成方法
KR102056840B1 (ko) 실리콘 웨이퍼의 열처리방법
TWI437644B (zh) Semiconductor substrate manufacturing method
JP5555269B2 (ja) 半導体オンインシュレータの構造を処理するための方法
TW200834704A (en) Method of improving a surface
CN114334627A (zh) 氧化层的形成方法及半导体结构
JP2010041000A (ja) 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
JP2004363199A (ja) 半導体基板の製造方法
JPH0574762A (ja) 絶縁膜形成方法
US20100144131A1 (en) Method for producing bonded wafer
JP4370647B2 (ja) Ｓｉｍｏｘ基板及びその製造方法
JP2006032463A (ja) 半導体装置の製造方法および半導体装置
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
TW201533259A (zh) 多晶矽膜之形成方法
KR960008903B1 (ko) 반도체 기판상의 유전체막 형성방법
KR20150087244A (ko) 반도체-온-절연체 기판의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5412445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250