WO2015025448A1 - シリコンウェーハの熱処理方法 - Google Patents

シリコンウェーハの熱処理方法 Download PDF

Info

Publication number
WO2015025448A1
WO2015025448A1 PCT/JP2014/003416 JP2014003416W WO2015025448A1 WO 2015025448 A1 WO2015025448 A1 WO 2015025448A1 JP 2014003416 W JP2014003416 W JP 2014003416W WO 2015025448 A1 WO2015025448 A1 WO 2015025448A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
silicon wafer
oxygen
temperature
oxide film
Prior art date
Application number
PCT/JP2014/003416
Other languages
English (en)
French (fr)
Inventor
曲　偉峰
田原　史夫
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to US14/898,329 priority Critical patent/US9708726B2/en
Priority to KR1020167000364A priority patent/KR102056840B1/ko
Priority to DE112014003356.1T priority patent/DE112014003356B4/de
Priority to CN201480034727.XA priority patent/CN105324834B/zh
Publication of WO2015025448A1 publication Critical patent/WO2015025448A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/04—Isothermal recrystallisation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
    • H01L21/161—Preparation of the foundation plate, preliminary treatment oxidation of the foundation plate, reduction treatment
    • H01L21/164—Oxidation and subsequent heat treatment of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a heat treatment method for a silicon wafer.
  • the surface layer COP is extinguished by heat-treating the surface layer defect (COP) of the silicon wafer in a non-oxidizing atmosphere.
  • SiC jigs are often used, and the environment for taking out the heat-treated silicon single crystal wafer (hereinafter simply referred to as “silicon wafer”) contains oxygen and carbonate, which are the sources of carbon contamination of silicon wafers. become.
  • a silicon wafer contaminated with carbon forms a defect in a device process and induces a leakage current or the like.
  • the contaminated carbon becomes a carbon donor, causing a Vth (threshold voltage) shift of the device and a device malfunction.
  • Patent Document 1 discloses forming an oxide layer on a silicon wafer as a measure against carbon contamination of the silicon wafer.
  • this method is expected to have a certain effect as a measure against carbon contamination, but the amount of carbon oozing out from the SiC jig by high-temperature oxidation is large, and it is not a measure to suppress the amount of carbon generated from the carbon contamination source itself. It was difficult to reliably control carbon contamination only with countermeasures.
  • a thick oxide film is formed on the surface of the heat-treated wafer, an oxide film removal and polishing process is necessary.
  • an oxide film is formed at a high temperature, oxygen is injected into the surface layer of the wafer, and the non-annihilated defects in the surface layer portion are enlarged by the supply of oxygen, causing deterioration in electrical characteristics.
  • an argon heat-treated wafer for the purpose of eliminating surface layer defects is carbon contamination (eg, SIMS (secondary ion mass spectrometer)) from the SiC jig and the environment (wafer transfer chamber) during the heat treatment. (Measurement value at 3 to 5 ⁇ 10 16 atoms / cm 3 ). Since such carbon contamination adversely affects device characteristics, improvement of carbon contamination is urgent.
  • carbon contamination eg, SIMS (secondary ion mass spectrometer)
  • the present invention has been made in view of the above problems, and an object thereof is to provide a silicon wafer heat treatment method capable of preventing carbon contamination from the jig and the environment during the heat treatment process.
  • a silicon wafer heat treatment method comprising: a heat treatment step; a step of lowering the temperature of the silicon wafer to a temperature at which the silicon wafer can be unloaded from the heat treatment furnace; and a step of unloading the silicon wafer from the heat treatment furnace.
  • the first non-oxidizing atmosphere is switched to an oxygen-containing atmosphere, and an oxide film having a thickness of 1 to 10 nm is formed on the surface of the SiC jig in the oxygen-containing atmosphere. And then switching the oxygen-containing atmosphere to a second non-oxidizing atmosphere.
  • a second oxygen-containing atmosphere having a lower oxygen partial pressure than the first oxygen-containing atmosphere can be obtained.
  • the oxide film formed on the SiC jig can be made more difficult to peel off when switched to the second non-oxidizing atmosphere.
  • the oxide film can be formed under the first oxygen-containing atmosphere under heat treatment conditions of a temperature of 800 ° C. or less and a time of 5 minutes or less.
  • the thickness of the oxide film formed on the surface of the SiC jig can be more accurately controlled within a desired range.
  • the silicon wafer heat treatment method of the present invention can prevent the release of carbon from the SiC jig itself. As a result, carbon contamination of the silicon wafer can be prevented. Thereby, the cause of device malfunction can be removed. Further, since a thick oxide film is not formed on the surface of the silicon wafer, no oxide film removal and polishing steps are required.
  • the present inventors examined a method of suppressing the carbon generation amount itself from the carbon pollution source. As a result, it has been found that the use and removal (transfer chamber) environment of the SiC jig affects the carbon content of the surface layer of the heat-treated wafer.
  • the present inventors can prevent carbon from being released from the SiC jig itself by forming a dense ultra-thin oxide protective film on the surface of the SiC jig.
  • the present inventors have found that carbon contamination of a wafer can be prevented and the present invention has been completed.
  • FIG. 1 is a flow chart of the silicon wafer heat treatment method of the present invention.
  • FIG. 2 is a graph showing an example of a temperature profile of the silicon wafer heat treatment method of the present invention.
  • the silicon wafer is cleaned before heat treatment, and then the silicon wafer is placed on a SiC jig and placed in a heat treatment furnace.
  • the heat treatment furnace is not particularly limited, and for example, a known batch heat treatment furnace can be used.
  • An example of the heat treatment chamber into which the silicon wafer is charged is a heat treatment chamber made of a quartz tube provided with a loading port.
  • the temperature in the furnace at the time of charging is preferably 600 ° C to 800 ° C.
  • the SiC jig is a silicon carbide jig (boat).
  • a sintered body of SiC, or a carbon base having its surface coated with SiC can be cited.
  • the silicon wafer is heat-treated.
  • the temperature of the heat treatment furnace is raised in a first non-oxidizing atmosphere.
  • the rate of temperature increase is not particularly limited, but is preferably 3 ° C./min to 10 ° C./min, for example.
  • hold at a constant temperature is preferably 1100 ° C. to 1200 ° C., for example, and the holding time is preferably 1 minute to 1 hour.
  • the temperature of the silicon wafer is lowered to a temperature at which the silicon wafer can be taken out from the heat treatment furnace in the first non-oxidizing atmosphere.
  • the temperature lowering rate is not particularly limited, but is preferably 1 ° C./min to 5 ° C./min, for example.
  • the temperature at which the material can be carried out is preferably 600 ° C. to 800 ° C., for example.
  • Examples of the gas used for forming the first non-oxidizing atmosphere include hydrogen, nitrogen, argon, helium, and a mixed atmosphere selected from these.
  • a 100% argon atmosphere is particularly preferable.
  • step (d) of FIG. 1 after the temperature is lowered to a temperature at which the wafer can be taken out, and before the wafer is taken out from the quartz tube, the first non-oxidizing atmosphere is switched to the oxygen-containing atmosphere.
  • an oxide film having a thickness of 1 to 10 nm is formed on the surface of the SiC jig.
  • the thickness of the oxide film formed on the surface of the SiC jig is particularly preferably 2 to 8 nm.
  • the thickness of the oxide film is less than 1 nm, the oxide film is not formed on the entire surface, so carbon contamination (contamination with a carbon concentration of 1 ⁇ 10 16 atoms / cm 3 or more as measured by SIMS) occurs on the silicon wafer surface. There is a fear.
  • the oxygen-containing atmosphere is first set as the first oxygen-containing atmosphere, as shown in the step (e) of FIG. It can be an atmosphere.
  • the oxide film can be formed under a heat treatment condition in a first oxygen-containing atmosphere at a temperature of 800 ° C. or lower and a time of 5 minutes or shorter. Then, it is preferable to hold
  • the oxygen concentration is preferably 50 to 100%, and a 100% oxygen atmosphere is particularly preferable.
  • a dense ultrathin oxide protective film having a thickness of 1 to 10 nm can be formed on the surface of the SiC jig in a short time.
  • the heat treatment condition at a temperature of 800 ° C. or less and a time of 5 minutes or less, preferably a heat treatment condition of a temperature of 600 ° C. or more and 800 ° C. or less and a time of 0.3 minutes or more and 5 minutes or less, the surface of the SiC jig is uniform. An oxide film can be formed, and the thickness of the formed oxide film can be controlled more accurately.
  • the second oxygen-containing atmosphere is, for example, a mixed gas of N 2 and O 2 and preferably has an oxygen concentration of 0.1 to 20%, particularly preferably a 0.6% oxygen atmosphere.
  • a heat treatment condition of a temperature of 800 ° C. or lower and a time of 10 minutes or shorter, preferably a temperature of 600 ° C. or higher and 800 ° C. or lower, a time of 1 minute or longer and 10 minutes. Maintaining in such a low partial pressure oxygen environment under a heat treatment condition of less than or equal to a minute prevents the ultrathin oxide film formed on the surface of the SiC jig from being volatilized and is more preferable to prevent peeling.
  • the SiO 2 film formed on the surface of the SiC jig has higher etching resistance than the natural oxide film (SiOx film) in the heat treatment step in the non-oxidizing atmosphere (argon atmosphere) of the next batch. As a result, it is possible to prevent the carbon of the SiC jig itself from being released from the oxide film. Therefore, the carbon contamination amount of the silicon wafer can be controlled to 1 ⁇ 10 16 atoms / cm 3 or less.
  • FIG. 3 is a diagram showing the relationship between the temperature and vapor pressure of each of SiO 2 , SiOx, and Si.
  • the vertical axis represents the logarithmic value of vapor pressure (Torr), and the horizontal axis represents the inverse of temperature (1000 / ° K).
  • Torr logarithmic value of vapor pressure
  • the horizontal axis represents the inverse of temperature (1000 / ° K).
  • the void size of the SiO 2 / SiC layer is 0.2 nm or more, and oxygen molecules diffusing in the SiO 2 / SiC layer are bonded to Si atoms at the SiO 2 layer interface or carbon atoms at the SiC layer interface. Dissociate. Oxidized carbon atoms are desorbed from the interface of the SiC layer as CO 2 molecules or CO molecules by thermal motion and diffuse in the SiO 2 layer (SiC (s) + 3 / 2O 2 (g) ⁇ SiO 2 (s) + CO (g)).
  • the heat treatment temperature is low (for example, 800 ° C. or less) and oxygen is supplied for a short time, the amount of oxygen diffused to the SiO 2 / SiC interface can be suppressed, and the generation of carbonate in the next heat treatment batch can be suppressed. Can be reduced.
  • the second non-oxidizing atmosphere is switched to the second non-oxidizing atmosphere as shown in step (f) in FIG. Underneath, the silicon wafer is taken out of the heat treatment furnace.
  • the gas used for forming the second non-oxidizing atmosphere include the same gases as those used in the first non-oxidizing atmosphere.
  • a 100% argon atmosphere is particularly preferable.
  • the temperature at unloading is preferably 600 ° C to 800 ° C.
  • the heat treatment method of the silicon wafer of the present invention by controlling the thickness of the oxide film of the SiC jig to such an extent that it does not volatilize completely in the heat treatment in a high-temperature argon atmosphere of the next batch, In the high-temperature argon heat treatment in the next heat treatment batch, it is possible to prevent carbon from being released from the SiC jig itself, and further to prevent the occurrence of haze due to surface roughness of the silicon wafer. In addition, it is possible to prevent carbon contamination of the silicon wafer in the temperature lowering process and the formation of a thick oxide film on the wafer surface.
  • an oxide film with a thickness of 1 to 10 nm is formed on the surface of the SiC jig by heat treatment of a dummy wafer or the like in advance. It is possible to reliably prevent carbon contamination during heat treatment of silicon wafers. By using such a method of the present invention, carbon contamination of the silicon wafer can be further reduced as compared with the conventional heat treatment method for controlling the thickness of the oxide film on the wafer.
  • a nitrogen-doped P-type silicon wafer having a diameter of 300 mm (resistivity: 8 to 12 ⁇ cm, oxygen concentration: 15 ppma (JEIDA (Japan Electronics Industry Promotion Association Standard)), nitrogen concentration 5 ⁇ 10 13 atoms / cm 3 ) was prepared.
  • the wafer was cleaned before heat treatment and then placed on a SiC jig and placed in a heat treatment furnace at 700 ° C. The temperature was raised to 1200 ° C., heat treatment was performed for 1 hour, and the temperature was lowered to 700 ° C. The temperature rise, hold, and temperature drop were all performed in a 100% argon atmosphere.
  • FIG. 4 is a view showing the results of carbon concentration profiles (showing the level of carbon contamination of the wafer surface layer measured by SIMS) in the examples and comparative examples.
  • the vertical axis in FIG. 4 indicates the carbon concentration (atoms / cm 3 ) of the surface layer of the silicon wafer, and the horizontal axis indicates the depth ( ⁇ m) from the wafer surface.
  • the thickness of the oxide film formed on the surface of the SiC jig is changed by changing the time for switching to the oxygen atmosphere, and the amount of carbon contamination on the wafer surface of the next heat treatment batch is shown in FIGS. As measured by SIMS.
  • FIG. 5 is a graph showing the relationship between the depth from the wafer surface and the carbon concentration of the wafer surface layer when an SiC jig having an oxide film formed of 1 nm or 10 nm is used.
  • the vertical axis in FIG. 5 represents the carbon concentration (atoms / cm 3 ) of the surface layer of the silicon wafer, and the horizontal axis represents the depth ( ⁇ m) from the wafer surface.
  • FIG. 6 is a graph showing the relationship between the oxide film thickness (nm) on the surface of the SiC jig and the maximum value of the carbon concentration (atoms / cm 3 ) in the wafer surface layer.
  • the vertical axis of FIG. 6 indicates the maximum value of the carbon concentration (atoms / cm 3 ) in the wafer surface layer, and the horizontal axis indicates the thickness (nm) of the oxide film on the surface of the SiC jig.
  • the thickness of the oxide film is 1 to 10 nm, carbon contamination can be prevented.
  • FIG. 6 when the oxide film was thinner than 1 nm, a dense oxide film was not formed on the entire surface, and carbon contamination of 1 ⁇ 10 16 atoms / cm 3 or more occurred on the wafer surface. On the other hand, carbon contamination of 1 ⁇ 10 16 atoms / cm 3 or more was confirmed even when the oxide film was thicker than 10 nm.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、ＳｉＣ治具にシリコンウェーハを載置して熱処理炉内に投入する工程と、熱処理炉内でシリコンウェーハを第一の非酸化性雰囲気下にて熱処理する工程と、シリコンウェーハを熱処理炉内から搬出可能な温度まで降温する工程と、シリコンウェーハを熱処理炉内から搬出する工程とを有し、降温工程において、搬出可能な温度まで降温した後、第一の非酸化性雰囲気を酸素含有雰囲気に切り替え、酸素含有雰囲気下にてＳｉＣ治具の表面に厚さ１～１０ｎｍの酸化膜を形成し、その後酸素含有雰囲気を第二の非酸化性雰囲気に切り替えるシリコンウェーハの熱処理方法である。これにより、熱処理工程中における治具及び環境からの炭素汚染を防ぐことができるシリコンウェーハの熱処理方法が提供される。

Description

シリコンウェーハの熱処理方法
　本発明は、シリコンウェーハの熱処理方法に関する。
　シリコンウェーハの表層欠陥（ＣＯＰ）を非酸化性雰囲気中で熱処理することにより表層ＣＯＰを消滅することが行われている。高温熱処理の場合にはＳｉＣ治具がよく使用され、また熱処理したシリコン単結晶ウェーハ（以下、単にシリコンウェーハという）の取り出し環境は酸素、炭酸化物を含んでおり、これらが、シリコンウェーハの炭素汚染源になる。炭素汚染されたシリコンウェーハはデバイス工程で欠陥を形成してリーク電流などを誘発する。また、汚染された炭素が炭素ドナーとなり、デバイスのＶｔｈ（ｔｈｒｅｓｈｏｌｄ　ｖｏｌｔａｇｅ）シフト発生、デバイス動作不良の原因となる。
　そこで、シリコンウェーハの炭素汚染対策としてシリコンウェーハに酸化物層を形成することが特許文献１に開示されている。しかし、この方法は炭素汚染対策としてある程度の効果が期待されるが、高温酸化によるＳｉＣ治具から炭素のしみ出す量が多く、炭素汚染源からの炭素発生量そのものを抑制する対策ではないので、この対策だけで炭素汚染を確実に抑制するのは困難であった。また、熱処理ウェーハの表面に厚い酸化膜を形成するので、酸化膜の除去及び研磨工程が必要である。さらには、高温で酸化膜を形成するのでウェーハ表層に酸素が注入され、表層部の未消滅欠陥が酸素の供給により欠陥サイズが拡大され、電気特性を劣化させる要因ともなる。
特開２０１０－１７７４４２号公報
　上述のように、表層欠陥（ＣＯＰ）の消滅を目的としたアルゴン熱処理ウェーハは熱処理中にＳｉＣ治具及び環境（ウェーハの移載室）から炭素汚染（例えば、ＳＩＭＳ（二次イオン質量分析計）での測定値で、炭素濃度３～５×１０１６ａｔｏｍｓ／ｃｍ３の汚染。）を受ける。このような炭素汚染はデバイス特性に悪影響を及ぼすので、炭素汚染の改善は急務である。
　本発明は上記問題点に鑑みてなされたもので、熱処理工程中における治具及び環境からの炭素汚染を防ぐことができるシリコンウェーハの熱処理方法を提供することを目的とする。
　上記課題を解決するため、本発明では、ＳｉＣ治具にシリコンウェーハを載置して熱処理炉内に投入する工程と、前記熱処理炉内で前記シリコンウェーハを第一の非酸化性雰囲気下にて熱処理する工程と、前記シリコンウェーハを前記熱処理炉内から搬出可能な温度まで降温する工程と、前記シリコンウェーハを前記熱処理炉内から搬出する工程とを有するシリコンウェーハの熱処理方法であって、前記降温工程において、前記搬出可能な温度まで降温した後、前記第一の非酸化性雰囲気を酸素含有雰囲気に切り替え、前記酸素含有雰囲気下にて前記ＳｉＣ治具の表面に厚さ１～１０ｎｍの酸化膜を形成し、その後前記酸素含有雰囲気を第二の非酸化性雰囲気に切り替えることを特徴とするシリコンウェーハの熱処理方法を提供する。
　このような熱処理方法を用いることによって、ＳｉＣ治具自体からの炭素の放出を防ぐことができる。その結果、シリコンウェーハの炭素汚染を防ぐことができる。
　また、前記酸素含有雰囲気を、まず第一の酸素含有雰囲気とした後、前記第一の酸素含有雰囲気より酸素分圧の低い第二の酸素含有雰囲気とすることができる。
　このような酸素含有雰囲気とすることによって、ＳｉＣ治具に形成された酸化膜を、第二の非酸化性雰囲気に切り替えたときに、より剥がれにくくすることができる。
　また、前記酸化膜の形成を、前記第一の酸素含有雰囲気下にて温度８００℃以下、時間５分以下の熱処理条件で行うことができる。
　このような条件であれば、ＳｉＣ治具の表面に形成される酸化膜の厚さをより正確に所望の範囲内に制御することができる。
　本発明のシリコンウェーハの熱処理方法であれば、ＳｉＣ治具自体からの炭素の放出を防ぐことができる。その結果、シリコンウェーハの炭素汚染を防ぐことができる。これにより、デバイス動作不良の原因を取り除くことができる。また、シリコンウェーハの表面に厚い酸化膜を形成することがないので、酸化膜の除去及び研磨工程が必要ない。
本発明のシリコンウェーハの熱処理方法のフロー図である 本発明のシリコンウェーハの熱処理方法の温度プロファイルの一例を示すグラフである。 ＳｉＯ２、ＳｉＯｘ及びＳｉそれぞれの温度と蒸気圧の関係を示す図である。 実施例と比較例の炭素濃度プロファイルの結果を示す図である。 酸化膜が１ｎｍ又は１０ｎｍ形成されたＳｉＣ治具を用いたときのウェーハ表面からの深さとウェーハ表層の炭素濃度の関係を示すグラフである。 ＳｉＣ治具表面の酸化膜厚さ（ｎｍ）と、ウェーハ表面層における炭素濃度の最大値との関係を示すグラフである。
　以下、本発明をより詳細に説明する。
　上記のように、炭素汚染を防ぐことができるシリコンウェーハの熱処理方法が求められている。
　そこで、本発明者らは炭素汚染源からの炭素発生量そのものを抑制する方法を検討した。その結果、ＳｉＣ治具の使用及び取り出す（移載室）環境が熱処理ウェーハ表層の炭素量に影響を及ぼしていることを見出した。
　本発明者らは、上記知見に基づき、ＳｉＣ治具表面に緻密な極薄酸化保護膜を形成することにより、ＳｉＣ治具自体から炭素が放出されることを防ぐことができ、その結果、シリコンウェーハの炭素汚染を防ぐことができることを見出し、本発明を完成させた。
　以下、本発明のシリコンウェーハの熱処理方法について、実施態様の一例として、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　図１は本発明のシリコンウェーハの熱処理方法のフロー図である。図２は本発明のシリコンウェーハの熱処理方法の温度プロファイルの一例を示すグラフである。
　まず、図１の工程（ａ）に示すように、シリコンウェーハの熱処理前洗浄を行ってからＳｉＣ治具にシリコンウェーハを載置して、熱処理炉内に投入する。
　ここで、熱処理炉は、特に限定されず、例えば、公知のバッチ式熱処理炉を使用することができる。シリコンウェーハを投入する熱処理室としては、例えば投入口を設けた石英チューブからなる熱処理室が挙げられる。投入時の炉内の温度は６００℃～８００℃が好ましい。
　ＳｉＣ治具は、炭化ケイ素製の治具（ボート）である。ＳｉＣ治具としては、例えば、ＳｉＣの焼結体や、炭素をベースとしてその表面にＳｉＣをコートしたものが挙げられる。
　次に、図１の工程（ｂ）に示すように、シリコンウェーハの熱処理を行う。まず、第一の非酸化性雰囲気下にて、熱処理炉の昇温を行う。昇温速度は特に限定されないが、例えば３℃／分～１０℃／分が好ましい。昇温終了後、一定の温度で保持を行う。保持温度としては、例えば１１００℃～１２００℃が好ましく、保持時間としては１分～１時間が好ましい。このような熱処理を行うことによって、シリコンウェーハ表層のＣＯＰを消滅させる等改質処理をすることができる。
　次に、図１の工程（ｃ）に示すように、第一の非酸化性雰囲気下のままで、シリコンウェーハを熱処理炉内から搬出可能な温度まで降温する。降温速度は特に限定されないが、例えば１℃／分～５℃／分が好ましい。搬出可能な温度としては、例えば、６００℃～８００℃が好ましい。
　第一の非酸化性雰囲気とするために用いるガスとしては、例えば、水素、窒素、アルゴン、ヘリウム、及びこれらから選択される混合雰囲気等が挙げられる。第一の非酸化性雰囲気としては、１００％アルゴン雰囲気が特に好ましい。
　次に、図１の工程（ｄ）に示すように、搬出可能な温度まで降温した後、石英チューブからウェーハを取り出す前に、第一の非酸化性雰囲気を酸素含有雰囲気に切り替え、酸素含有雰囲気下にてＳｉＣ治具の表面に厚さ１～１０ｎｍの酸化膜を形成する。
　酸化膜の形成は、例えば、下記の反応式に従って進行する。
　ＳｉＣ（ｓ）＋３／２Ｏ２（ｇ）→ＳｉＯ２（ｓ）＋ＣＯ（ｇ）
　ＳｉＣ治具の表面に形成する酸化膜の厚さを１～１０ｎｍとすることにより、シリコンウェーハの炭素汚染を防止することができる。ＳｉＣ治具の表面に形成する酸化膜の厚さとしては、２～８ｎｍが特に好ましい。酸化膜の厚さが１ｎｍ未満の場合、全面に酸化膜が形成されないためシリコンウェーハ表面に炭素汚染（ＳＩＭＳの測定値で炭素濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上の汚染。）が発生する恐れがある。酸化膜の厚さが１０ｎｍを超えるような熱処理を行うと、酸化膜を形成する際のＳｉＣ＋３／２Ｏ２→ＳｉＯ２＋ＣＯにより、ＳｉＣ治具よりＣＯガスが多く発生し、ウェーハ表面における炭素濃度が増加する。また、シリコンウェーハ表面に厚い酸化膜が形成される。そしてＳｉＣ治具の表面にこのような厚い酸化膜を形成させてしまうと、次バッチのアルゴン熱処理において、微量の酸素ガスが発生し、エッチング作用によりシリコンウェーハ表面に面荒れが生じて、ヘイズが発生する問題が生じる。
　また、このとき、酸素含有雰囲気を、まず第一の酸素含有雰囲気とした後、図１の工程（ｅ）に示すように、第一の酸素含有雰囲気より酸素分圧の低い第二の酸素含有雰囲気とすることができる。ここで、酸化膜の形成を、第一の酸素含有雰囲気下にて温度８００℃以下、時間５分以下の熱処理条件で行うことができる。その後、第二の酸素含有雰囲気下にて温度８００℃以下、時間１０分以下の熱処理条件で保持することが好ましい。
　第一の酸素含有雰囲気としては、例えば、酸素濃度が５０～１００％であることが好ましく、１００％酸素雰囲気が特に好ましい。このような高分圧酸素環境であれば、短時間でＳｉＣ治具表面に厚さ１～１０ｎｍの緻密な極薄酸化保護膜を形成することができる。また、温度８００℃以下、時間５分以下の熱処理条件、好ましくは、温度６００℃以上８００℃以下、時間０．３分以上５分以下の熱処理条件とすることによって、ＳｉＣ治具表面に均一な酸化膜を形成することができ、形成される酸化膜の厚さをより正確に制御することができる。
　第二の酸素含有雰囲気としては、例えば、Ｎ２とＯ２の混合ガスで、酸素濃度が０．１～２０％であることが好ましく、０．６％酸素雰囲気が特に好ましい。第一の酸素含有雰囲気下にて極薄の酸化膜の形成を行った後、温度８００℃以下、時間１０分以下の熱処理条件、好ましくは、温度６００℃以上８００℃以下、時間１分以上１０分以下の熱処理条件で、このような低分圧酸素環境にて保持することによって、ＳｉＣ治具表面に形成された極薄の酸化膜が揮散することを防止し、より剥がれにくくなるため好ましい。
　上記のように高分圧酸素環境下にて、短時間でＳｉＣ治具表面に酸化膜を形成することによって、その後、低分圧酸素の移載室で酸素及び炭素及び炭酸化物がＳｉＣ治具の表面に付着しても、酸化膜の存在によりＳｉＣ治具との反応が起こり難くなる。また、酸素分圧を高くすることでパッシブ酸化反応が起こる。このときＳｉＣ治具表面に形成されたＳｉＯ２膜は、自然酸化膜（ＳｉＯｘ膜）よりも、次のバッチの非酸化性雰囲気（アルゴン雰囲気）中の熱処理工程において耐エッチング性が強くなる。その結果、ＳｉＣ治具自体の炭素が酸化膜から放出されるのを防止することができる。そのため、シリコンウェーハの炭素汚染量を１×１０１６ａｔｏｍｓ／ｃｍ３以下に制御することが可能となる。
　図３は、ＳｉＯ２、ＳｉＯｘ及びＳｉそれぞれの温度と蒸気圧の関係を示す図である。縦軸は蒸気圧の対数値（Ｔｏｒｒ）、横軸は、温度の逆数（１０００／°Ｋ）を示す。図３で示すように、温度が一定のとき、ＳｉＯｘよりもＳｉＯ２の蒸気圧が低いため、蒸発しにくく、その結果、酸化膜（ＳｉＣ治具表面に形成されたＳｉＯ２からなる緻密な極薄酸化保護膜）表面の耐エッチング性が強くなる。
　一方、ＳｉＯ２／ＳｉＣ層の空隙の大きさは０．２ｎｍ以上あり、ＳｉＯ２／ＳｉＣ層中を拡散する酸素分子はＳｉＯ２層の界面のＳｉ原子やＳｉＣ層の界面の炭素原子と結合して解離する。酸化された炭素原子は熱運動により、ＣＯ２分子やＣＯ分子としてＳｉＣ層の界面から脱離し、ＳｉＯ２層中を拡散する（ＳｉＣ（ｓ）＋３／２Ｏ２（ｇ）→ＳｉＯ２（ｓ）＋ＣＯ（ｇ））。但し、熱処理温度が低温（例えば８００℃以下）でかつ短時間の酸素供給であれば、ＳｉＯ２／ＳｉＣ界面に拡散する酸素量を抑制することができ、次の熱処理バッチにおいて炭酸化物の発生を低減することができる。
　工程（ｅ）の第二の酸素含有雰囲気下での保持を行った後、図１の工程（ｆ）に示すように、第二の非酸化性雰囲気に切り替えて、第二の非酸化性雰囲気下にてシリコンウェーハを熱処理炉内から搬出する。第二の非酸化性雰囲気とするために用いるガスとしては、上記の第一の非酸化性雰囲気で用いたものと同様のものが挙げられる。第二の非酸化性雰囲気としては、１００％アルゴン雰囲気が特に好ましい。搬出時の温度は６００℃～８００℃が好ましい。
　このように本発明のシリコンウェーハの熱処理方法は、ＳｉＣ治具の酸化膜の厚さを、次バッチの高温のアルゴン雰囲気の熱処理において、全て揮発してなくなってしまわない程度に制御することによって、次の熱処理バッチにおける高温のアルゴン熱処理において、ＳｉＣ治具自体から炭素が放出されるのを防ぐことができ、さらに、シリコンウェーハの面荒れによるヘイズの発生を防ぐことができる。そして、降温工程でのシリコンウェーハへの炭素汚染やウェーハ表面に酸化膜が厚く形成されてしまうのを防ぐことができる。さらに表面に酸化膜が形成されていない新品のＳｉＣ治具を使用する場合は、予め、ダミーウェーハ等の熱処理によりＳｉＣ治具表面に１～１０ｎｍの厚さの酸化膜を形成することにより、製品のシリコンウェーハの熱処理での炭素汚染を確実に防ぐことができる。このような本発明の方法を用いれば、ウェーハの酸化膜の厚さを制御する従来の熱処理方法に比べて、シリコンウェーハの炭素汚染をより低減することができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらによって限定されるものではない。
［実施例］
　直径３００ｍｍの窒素ドープＰ型シリコンウェーハ（抵抗率：８～１２Ωｃｍ、酸素濃度：１５ｐｐｍａ（ＪＥＩＤＡ（日本電子工業振興協会規格））、窒素濃度５×１０１３ａｔｏｍｓ／ｃｍ３）を用意した。このウェーハに熱処理前洗浄を行ってから、ＳｉＣ治具に載置して、７００℃で熱処理炉内に投入した。１２００℃に昇温し、１時間保持する熱処理を行い、７００℃まで降温した。昇温、保持、降温は全て１００％アルゴン雰囲気で行った。その後１００％アルゴン雰囲気から１００％酸素雰囲気に切り替え３０秒間酸素を供給し、その後０．６％酸素雰囲気下にて約１０分間パージしてから１００％アルゴン雰囲気に切り替え、１００％アルゴン雰囲気下にてウェーハを取り出した。
　これによりＳｉＣ治具に約１．２ｎｍの酸化膜を形成した。このとき、ウェーハ表面には均一な酸化膜（約２ｎｍ）が形成され、ヘイズは発生していなかった。また、このとき、ウェーハ表面の酸化膜が薄いため、特許文献１のような酸化膜除去工程は必要ない。
（炭素濃度分析）
　上記実施例とウェーハの投入から搬出までの工程をすべてアルゴン雰囲気下で行った以外は実施例と同じ条件で行った比較例について炭素濃度分析を行った。図４は実施例と比較例の炭素濃度プロファイル（ＳＩＭＳで測定したウェーハ表層の炭素汚染のレベルを示す。）の結果を示す図である。図４の縦軸は、シリコンウェーハの表層の炭素濃度（ａｔｏｍｓ／ｃｍ３）を示し、横軸は、ウェーハ表面からの深さ（μｍ）を示す。
　比較例（従来のアニールウェーハ）では、最も炭素濃度の高いところで、４×１０１６ａｔｏｍｓ／ｃｍ３の炭素を検出しているのに対して、実施例（短時間酸素雰囲気処理を行ったシリコンウェーハ）では、炭素はほぼ検出限界（７×１０１５ａｔｏｍｓ／ｃｍ３）以下にまで大幅に減少した。これは、アルゴン雰囲気で熱処理中に、ＳｉＣ治具から雰囲気中への炭素の外方拡散が抑制されたことによると考えられる。
　また、実施例の条件において、酸素雰囲気に切り替える時間を振ってＳｉＣ治具の表面に形成する酸化膜の厚さを変化させ、次の熱処理バッチのウェーハ表面の炭素汚染量を図５、図６に示すようにＳＩＭＳで測定した。
　図５は酸化膜が１ｎｍ又は１０ｎｍ形成されたＳｉＣ治具を用いたときのウェーハ表面からの深さとウェーハ表層の炭素濃度の関係を示すグラフである。図５の縦軸は、シリコンウェーハの表層の炭素濃度（ａｔｏｍｓ／ｃｍ３）を示し、横軸は、ウェーハ表面からの深さ（μｍ）を示す。図６はＳｉＣ治具表面の酸化膜厚さ（ｎｍ）と、ウェーハ表面層における炭素濃度（ａｔｏｍｓ／ｃｍ３）の最大値との関係を示すグラフである。図６の縦軸は、ウェーハ表面層における炭素濃度（ａｔｏｍｓ／ｃｍ３）の最大値を示し、横軸は、ＳｉＣ治具表面の酸化膜の厚さ（ｎｍ）を示す。
　図５に示すように、酸化膜の厚さが１～１０ｎｍであれば、炭素汚染を防ぐことができる。図６に示すように、酸化膜が１ｎｍより薄くなると、全面に緻密な酸化膜が形成されないため、ウェーハ表面に１×１０１６ａｔｏｍｓ／ｃｍ３以上の炭素汚染が発生した。一方、酸化膜が１０ｎｍより厚い場合も１×１０１６ａｔｏｍｓ／ｃｍ３以上の炭素汚染が確認された。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. 　ＳｉＣ治具にシリコンウェーハを載置して熱処理炉内に投入する工程と、
    　前記熱処理炉内で前記シリコンウェーハを第一の非酸化性雰囲気下にて熱処理する工程と、
    　前記シリコンウェーハを前記熱処理炉内から搬出可能な温度まで降温する工程と、
    　前記シリコンウェーハを前記熱処理炉内から搬出する工程とを有するシリコンウェーハの熱処理方法であって、
    　前記降温工程において、前記搬出可能な温度まで降温した後、前記第一の非酸化性雰囲気を酸素含有雰囲気に切り替え、前記酸素含有雰囲気下にて前記ＳｉＣ治具の表面に厚さ１～１０ｎｍの酸化膜を形成し、その後前記酸素含有雰囲気を第二の非酸化性雰囲気に切り替えることを特徴とするシリコンウェーハの熱処理方法。
  2. 　前記酸素含有雰囲気を、まず第一の酸素含有雰囲気とした後、前記第一の酸素含有雰囲気より酸素分圧の低い第二の酸素含有雰囲気とすることを特徴とする請求項１に記載のシリコンウェーハの熱処理方法。
  3. 　前記酸化膜の形成を、前記第一の酸素含有雰囲気下にて温度８００℃以下、時間５分以下の熱処理条件で行うことを特徴とする請求項２に記載のシリコンウェーハの熱処理方法。
PCT/JP2014/003416 2013-08-23 2014-06-26 シリコンウェーハの熱処理方法 WO2015025448A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/898,329 US9708726B2 (en) 2013-08-23 2014-06-26 Silicon wafer heat treatment method
KR1020167000364A KR102056840B1 (ko) 2013-08-23 2014-06-26 실리콘 웨이퍼의 열처리방법
DE112014003356.1T DE112014003356B4 (de) 2013-08-23 2014-06-26 Silizium-Wafer-Wärmebehandlungsverfahren
CN201480034727.XA CN105324834B (zh) 2013-08-23 2014-06-26 硅晶圆的热处理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013173248A JP5991284B2 (ja) 2013-08-23 2013-08-23 シリコンウェーハの熱処理方法
JP2013-173248 2013-08-23

Publications (1)

Publication Number Publication Date
WO2015025448A1 true WO2015025448A1 (ja) 2015-02-26

Family

ID=52483248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003416 WO2015025448A1 (ja) 2013-08-23 2014-06-26 シリコンウェーハの熱処理方法

Country Status (7)

Country Link
US (1) US9708726B2 (ja)
JP (1) JP5991284B2 (ja)
KR (1) KR102056840B1 (ja)
CN (1) CN105324834B (ja)
DE (1) DE112014003356B4 (ja)
TW (1) TWI578400B (ja)
WO (1) WO2015025448A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177150A (ja) * 2014-03-18 2015-10-05 信越半導体株式会社 貼り合わせウェーハの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361061B2 (ja) * 2017-01-11 2023-10-13 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6845020B2 (ja) * 2017-01-11 2021-03-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP6971622B2 (ja) * 2017-05-10 2021-11-24 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
JP7287253B2 (ja) * 2019-11-28 2023-06-06 株式会社Sumco 熱処理ウェーハの製造方法、熱処理装置および熱処理ウェーハの製造装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461376A (en) * 1987-09-01 1989-03-08 Toshiba Ceramics Co Component member for semiconductor production
JPH10199948A (ja) * 1997-01-08 1998-07-31 Sumitomo Metal Ind Ltd 半導体用治具材料の評価方法
JPH10242254A (ja) * 1997-02-21 1998-09-11 Ado Matsupu:Kk 半導体製造用治具
WO2005031843A1 (ja) * 2003-09-29 2005-04-07 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
JP2006521689A (ja) * 2003-03-28 2006-09-21 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 改善された処理の特徴を有するウエハキャリア
JP2010177442A (ja) * 2009-01-29 2010-08-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003040059A1 (fr) * 2001-11-08 2003-05-15 Bridgestone Corporation Procede de fabrication de support de frittage de carbure de silicium destine a etre employe dans la production de semi-conducteurs et support de frittage de carbure de silicium ainsi fabrique
WO2004090967A1 (ja) * 2003-04-02 2004-10-21 Sumco Corporation 半導体ウェーハ用熱処理治具
US7601227B2 (en) * 2005-08-05 2009-10-13 Sumco Corporation High purification method of jig for semiconductor heat treatment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461376A (en) * 1987-09-01 1989-03-08 Toshiba Ceramics Co Component member for semiconductor production
JPH10199948A (ja) * 1997-01-08 1998-07-31 Sumitomo Metal Ind Ltd 半導体用治具材料の評価方法
JPH10242254A (ja) * 1997-02-21 1998-09-11 Ado Matsupu:Kk 半導体製造用治具
JP2006521689A (ja) * 2003-03-28 2006-09-21 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 改善された処理の特徴を有するウエハキャリア
WO2005031843A1 (ja) * 2003-09-29 2005-04-07 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
JP2010177442A (ja) * 2009-01-29 2010-08-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177150A (ja) * 2014-03-18 2015-10-05 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
DE112014003356T5 (de) 2016-03-31
KR20160046786A (ko) 2016-04-29
US9708726B2 (en) 2017-07-18
JP5991284B2 (ja) 2016-09-14
TWI578400B (zh) 2017-04-11
DE112014003356B4 (de) 2022-09-29
TW201523736A (zh) 2015-06-16
US20160130718A1 (en) 2016-05-12
CN105324834A (zh) 2016-02-10
KR102056840B1 (ko) 2019-12-17
DE112014003356T8 (de) 2016-04-14
CN105324834B (zh) 2017-09-29
JP2015041738A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
JP5991284B2 (ja) シリコンウェーハの熱処理方法
KR102065483B1 (ko) 원격 플라즈마 소스를 이용한 저온에서의 선택적 산화를 위한 장치 및 방법
JP2008016652A (ja) シリコンウェーハの製造方法
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
JP2002100634A (ja) アニールウェーハの製造方法およびアニールウェーハ
CN100388418C (zh) 基板处理装置用部件及其制造方法
WO2006009148A1 (ja) Ｓｉｍｏｘ基板の製造方法
JP4914536B2 (ja) 酸化膜形成方法
JP2008078253A (ja) 半導体装置の製造方法
JP4822582B2 (ja) ボロンドープされたシリコンウエハの熱処理方法
KR100749145B1 (ko) 보호막 부착 실리콘 보트 및 그 제조방법, 그를 이용하여열처리된 실리콘 웨이퍼
US20080237190A1 (en) Surface cleaning method of semiconductor wafer heat treatment boat
JP2008227060A (ja) アニールウエハの製造方法
TW200402806A (en) Method of fabricating annealed wafer
WO2004021428A1 (ja) アニールウェーハのボロン汚染消滅方法
WO2000079580A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
JP4356973B2 (ja) ウェーハの金属汚染評価方法
JP5870865B2 (ja) シリコン基板の再結合ライフタイム測定の前処理方法
KR100685266B1 (ko) 오존완충층을 이용한 열처리 방법
Suwa et al. Flattening technique of (551) silicon surface using Xe/H2 plasma
JP2013048157A (ja) シリコン基板の再結合ライフタイム測定の前処理方法
JP2013058514A (ja) シリコン基板の再結合ライフタイム測定の前処理方法
JP3141829B2 (ja) 半導体装置の製造方法
JP2710114B2 (ja) イオン照射による表面改質方法
KR20040054017A (ko) 실리콘웨이퍼의 금속 불순물 농도 측정 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480034727.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14838046

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14898329

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167000364

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014003356

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14838046

Country of ref document: EP

Kind code of ref document: A1