JP3472262B2 - 高速昇降温処理(rtp)システムにおける半導体ウェーハの酸化方法 - Google Patents

高速昇降温処理(rtp)システムにおける半導体ウェーハの酸化方法

Info

Publication number
JP3472262B2
JP3472262B2 JP2000517442A JP2000517442A JP3472262B2 JP 3472262 B2 JP3472262 B2 JP 3472262B2 JP 2000517442 A JP2000517442 A JP 2000517442A JP 2000517442 A JP2000517442 A JP 2000517442A JP 3472262 B2 JP3472262 B2 JP 3472262B2
Authority
JP
Japan
Prior art keywords
temperature
wafer
gas
atmosphere
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000517442A
Other languages
English (en)
Other versions
JP2001521284A (ja
Inventor
レルヒ ヴィルフリート
マーダー ローラント
ミュンツィンガー ペーター
ロータース ゲオルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Steag RTP Systems GmbH
Original Assignee
Steag RTP Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Steag RTP Systems GmbH filed Critical Steag RTP Systems GmbH
Publication of JP2001521284A publication Critical patent/JP2001521284A/ja
Application granted granted Critical
Publication of JP3472262B2 publication Critical patent/JP3472262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】発明の技術分野 本発明は、高速昇降温処理(Rapid Thermal Processing)
(RTP)システムにおいて、加熱した物体の表面上に
高品質の薄膜を生じさせる方法に関する。殊に、本発明
は、常法により生じさせた、物体の表面上に堆積してい
るかまたは成長した層の品質を改善するための方法を開
示している。本発明は、ガスと半導体材料とを反応させ
ることから形成される材料の層を有する半導体ウェーハ
の場合、例えば高速熱酸化(Rapid Thermal Oxidation)
(RTO)または高速熱窒化(Rapid Thermal Nitridati
on)(RTN)の場合、および材料がガスから堆積され
る場合、例えば高速熱化学気相成長(Rapid Thermal Che
mical Vapor Deposition)(RT−CVD)の場合に殊
に有用である。
【0002】本発明は、再現性を改善し、欠陥密度を低
下させ、かつ先行技術のRTOプロセスの歩留まりを増
大させる。
【0003】発明の背景技術 多種多様な誘電体薄膜は、今日、超小形電子回路技術に
おいて使用されている。これらの薄膜の多くは、超小形
電子回路が形成される半導体上に堆積される。しかしな
がら、その他のものは、半導体自身に起因しており、か
つ自然薄膜であることが注目される。この自然薄膜の原
則的な利点は、この薄膜が汚染物質を比較的含有しない
ということである。これは、不純物濃度が制限される高
純度ガス雰囲気中で、この薄膜が純粋な半導体を消費し
ながら成長するからである。自然薄膜は、その形成し易
さおよび下にある基板との卓越した界面のために、半導
体製造において幅広く使用されている。シリコンにおけ
る全ての素子の表面不動態化の基礎は、自然なSiO2
であるけれども、その他の絶縁堆積薄膜も、超小形電子
回路の製造において二次層として有用である。更に、熱
的に成長した酸化物は、マスキング、スクリーン酸化
物、素子分離およびトンネル誘電体またはゲート誘電体
に使用される。この多種多様な応用は、B. E. Dealおよ
びS. Grove J.Appl. Phys. 36(12), 3770-3778 (1965)
およびP. Balk, THE SI-SiO2 SYSTEM, Elsevier Scienc
e Publishing, Amsterdam, 1988に詳細に記載されてい
るように、先年の二酸化ケイ素の電気的性質および成長
動力学の熱心な研究をもたらした。
【0004】これらの研究の多くは、上記引用文献およ
びB. E. Deal, J. Electrochem. Soc. 125(4), 576-57
9, (1978)に詳細に記載されているように、精製された
乾燥酸素(10ppm未満のH2O含量)中または湿っ
た酸素雰囲気中での常用の炉酸化に絞られている。数年
前の最初の高速昇降温処理システムの導入と共に、乾燥
酸素雰囲気中の最初の高速熱酸化(RTO)のデータ
が、M. M. Moslehi, S. C.ShatasおよびK. C. Sawaswa
t, Appl. Phys. Let. 47 (12), 1353-1355 (1985)によ
り呈示されている。厚い乾燥二酸化ケイ素の成長のため
には、熱履歴の多すぎる時間−温度が必要である。例え
ば、90秒間の1150℃処理は、19.3ナノメート
ル(nm)のSiO2薄膜をシリコン表面上に製造する
のに必要である。これらの極めて高い時間−温度の組合
せは、酸化前に達成される電気的性質に関連して問題を
引き起こしうるので、酸化中の時間−温度の組合せの低
下は、必要不可欠である。
【0005】Moslehi他は、CMOSウェル処理のため
に、25nmのマスク酸化物の初期成長のための近大気
雰囲気(650トル(86.7kPa))で実施される
湿式酸化について、Texas Instrument Technical Journ
al 9(5) 44-64, (1992)に報告している。M. Glueck, U.
Koenig, J. Hersener, Z. NenyeiおよびA. Tillmann M
at.Res.Soc.Symp.Proc 第342巻 215-225 (1994)では、
脱イオン水での気泡系を用いて高速昇降温処理(RT
P)システム中における湿式酸化が運転された。しかし
ながら、バブラー法の再現性は、H2O分圧の不十分な
制御のために乏しい。また、より高い金属汚染および粒
子密度は、この方法に随伴される。
【0006】これらの深刻な問題は、RTPシステム
と、常用の炉技術から十分公知の高温蒸気発生器とを組
み合わせることにより解決されている。不純物濃度は、
ガス中の汚染残留物にのみ依存する。しかしながら、生
じる酸化物は、常用の炉中で生じる酸化物よりも低品質
である。本発明は、RTPシステムにおいて生じる湿っ
た酸化物およびその他の自然薄膜または自然のではない
薄膜の品質を可能な最大限まで増大させる方法である。
【0007】関連した応用 RTP原理に基づいた反応器は、しばしばウェーハ処理
プロセス中に開放する反応器チャンバの一端の全断面部
を有する。この構造が設けられているのは、著しく大き
な寸法を有しており、かつウェーハよりも厚くなりうる
多様なウェーハホルダ、ガードリングおよびガス分配板
がチャンバ内に導入されなければならず、かつプロセス
が変更される場合または例えば異なるウェーハサイズが
使用される場合には、簡単にかつ直ちに変更されなけれ
ばならないからである。反応チャンバの寸法は、これら
の付属物を念頭に置いて設計されている。本発明の譲受
人に譲渡され、これによって参考により組み込まれてい
る米国特許第5580830号明細書には、ガスフロー
の重要性およびプロセスチャンバ中のガスフローを調節
するためおよび不純物を制御するためのドア中の開口部
の使用が教示されている。
【0008】極めて幅広いスペクトル応答の高温計を用
いて、ウェーハの温度を測定する重要性は、本発明の譲
受人に譲渡されており、かつこれによって参考により組
み込まれている米国特許第5628564号明細書に教
示されている。
【0009】典型的には、常用のRTPシステム中で加
熱すべきウェーハは、システムのリフレクタ壁に対して
厳密に平行にウェーハを保持する複数の石英ピン上に載
置されている。先行技術のシステムは、ウェーハが内蔵
されたサセプタ上、典型的には均質なシリコンウェーハ
上に載置されている。本発明の譲受人に譲渡されてお
り、かつこれによって参考によりに組み込まれている、
同時係属中の特許出願08/5374909号には、ウ
ェーハから分離したサセプタプレートの重要性が教示さ
れている。
【0010】III−IV半導体の高速昇降温処理は、
シリコンのRTPと同じように成功していない。この1
つの理由は、その表面が、例えば、ヒ化ガリウム(Ga
As)の場合のヒ素(As)の相対的に高い蒸気圧を有
していることである。表面領域は、Asが減損するよう
になり、材料品質が損害を受ける。本発明の譲受人に譲
渡されており、かつこれによって参考によりに組み込ま
れている、同時係属中の特許出願08/631265号
は、この問題を克服するための方法および装置を提供し
ている。
【0011】軽くドープした、光パルスでウェーハを局
所的に加熱することにより相対的に低温のウェーハの放
射を上昇させる方法は、本発明の譲受人に譲渡されてお
り、かつこれによって参考によりに組み込まれている、
同時係属中の特許出願08/632364号において開
示されている。
【0012】発明の要約 本発明によれば、RTPシステムにおいて物体の表面上
に薄膜を生じさせる常用の段階は、最初の加工段階で使
用したよりも、異なるガス雰囲気中の物体を加工する付
加的な段階に続いている。本発明の更に好ましい実施態
様において、物体の温度は、最初の加工ガスがRTPチ
ャンバから除去される間に低下する。最初の加工ガスの
活性成分の分圧が一定の値に達した後に、物体の温度は
ついで、最初の加工段階で使用したよりも、異なるガス
雰囲気中で物体を加工する付加的な段階のために上昇す
る。
【0013】発明の詳細な記載 実験準備 これらの実験のための全てのウェーハを、高温蒸気発生
器と組み合わせた常用のAST SHS2800e R
TPシステム中でアニールした。
【0014】高速昇降温処理システムは、ウェーハの上
方および下方のタングステンハロゲン灯ならびに4個の
側部灯により、独立した灯制御により、および独立した
頂部および底部のヒーターバンク制御により特徴付けら
れている。灯の電力は、制限されてもよいし、または方
法設計に応じて任意の方法段階でランプアップ(rampup)
およびランプダウン(ramp down)されてよい。ウェーハ
は、金で被覆したミラーチャンバ中の石英反応器、いわ
ゆるフォトンボックスにより取り囲まれている。温度を
高温計により測定し、2.75mの波長でのウェーハの
裏面からの放出を検出する。
【0015】図1において、高温システムの略示図が示
されている。石英反応容器2を、ガスインゼクタ領域中
で700℃まで抵抗加熱する。5.0等級の水素ガス4
および酸素ガス6は、質量流量制御器8および10によ
り制御される。水素および酸素の自己発火は、反応容器
2中で650℃を上回る温度で起こる。ガス混合物を、
2つの質量流量制御器8および10により制御し、2つ
の最大H2:O2比に制限する。安全性を考慮することに
より、化学量論的ではない1.67の水素:酸素の比が
もたらされるので、9%の過剰酸素を有する91%H2
O蒸気の最大濃度を全ガス流量に決めてよい。石英反応
容器2は、任意の金属接点を有しない石英コネクタ14
により石英RTP反応器12に直接接続されている。反
応容器2とRTP反応器12との間の距離が短いこと
は、凝縮が起こらないことを保証している。反応容器2
とRTP反応器12との間において、標準プロセスガス
システム16は、石英コネクタ14に接続されている。
【0016】全システムの制御は、SHS制御器18に
よりなされている。高温制御器20は、SHS制御器1
8の従属装置として作用し、かつH2O蒸気は、設定お
よび読取り装置と共に標準のガス管路として使用されて
よい。このことは、簡単な取扱いを保証する。全ての安
全機構、例えばフレームセンサ22、H2センサおよび
2圧力制御器(示されていない)は、システム中に実
現されている。
【0017】湿式酸化の詳細な方法は、W. Lerch, Phy
s. Stat. Sol. 第(a) 158巻 117-136(1996)により記載
されているのと同じ基本構造を使用する。ガスの取扱
は、乾式酸化法と比較して僅かに違うだけである。全て
のこれらの方法のためには、一定温度の(50℃/s)
の望ましい酸化温度までのランプアップ速度および(2
5℃/s)のランプダウン速度が使用される。加熱中の
ガス流量は、H2O 1.82slmおよびO2 0.1
8slmの割合を有する2.0標準l/分(standard l
iters per minute; slm)であり、即ち91%(69
2トル(92.3kPa))蒸気が、アイソクロナルアニ
ールおよび等温アニール中に最大の酸化物成長をもたら
す。定常状態温度からのクールダウンを、純粋な窒素ガ
ス雰囲気中で行った。図2は、文献値と比較した2sl
mの一定流速での、1150℃で30秒間(1150
℃、30秒)のH2:O2比の関数としての酸化物の厚さ
の実験的結果を示している。ウェーハは、直径200m
m、<100>であり、p型でホウ素でドープしてあ
り、抵抗率6〜18Ω・mを有していた。増大した酸化
物の厚さは、プロセスガス中のH2O蒸気の飽和および
ドルトンの法則で計算した分圧に直接に相関している。
我々の場合の湿式法は、安全上の理由により91%の蒸
気中で運転し、最大成長速度を定義している。
【0018】本明細書中に記載されている酸化物成長実
験のためには、異なる種類の125mmのCZウェーハ
を、第1表にまとめられているパラメータで使用した。
【0019】
【表1】
【0020】異なる種類のウェーハの酸化条件は、0秒
〜300秒のタイムスプリットで825℃〜1150℃
に変化させた。0秒の方法は、ランプ中の酸化物成長の
影響と考えられる。これは、全プロセス中の酸化物成長
から定常状態中の酸化物成長を分離することを可能にす
る。従って、バッチ炉からの文献データとの比較は、よ
り信頼性がある。酸化物の厚さdを、1Åの測定精度お
よび0.1Åの再現性を有するPLASMOS楕円偏光
測定器SD2300(屈折率n=1.465)を用いて
測定した。この誤差は無視できる。酸化物の厚さの計算
される誤差は、ウェーハ上の121ポイントでのそれぞ
れの測定の平均値からの標準偏差ならびに0.6%のA
ST SHS2800e RTPシステムの代表的な再
現性である。全誤差は、個々の誤差の総和である。1.
9%の平均均質性は、125mmウェーハについて全て
の異なる時間および温度条件で達成された。均質性の更
なる最適化は、測定におけるより少ない誤差をもたらす
にすぎない。
【0021】200mmウェーハについて最適化された
酸化プロセス(1150℃、30秒;酸化物の平均厚さ
522Å)は、1.7%の均質性(121ポイント)を
もたらした。4A/Kの感度および35.6Åの測定さ
れた酸化物範囲で、ウェーハ全域で8.9℃の絶対温度
範囲が計算されうる。湿式酸化の感度は、乾式酸化の感
度よりも数倍高く、酸化物の厚さで変化する。
【0022】シリコン酸化は、上記で引用されているDe
alおよびGroveの線形−放物線の巨視的な形式を用いて
モデル化されている。高速熱酸化の物理的機構は、常用
の炉酸化とほとんど同じものである。それというのも、
入射光子は、10-3秒以内にそのエネルギーを、フォノ
ンを経て200μmの厚さのシリコン固体に移動させる
からである。以下において、酸化プロセスの特徴的デー
タを論じる。図3において、酸化物の厚さd対酸化時間
tの詳細で代表的なプロットを、<111>および<1
00>オリエンテーションを有し、軽くドープしたp
(B)型ウェーハで示してある。第2表において、異な
るウェーハの種類の最大および酸化物の平均厚さをまと
めてある。また、比較のために、同じ乾式の高速熱酸化
のデータをつけ加えてある。
【0023】
【表2】
【0024】酸化物成長速度に関連する酸化剤の流れの
微分方程式のdの解は、初期の境界条件t=0でd0
0では、線形−放物線の成長速度の関係をもたらす。
【0025】d2+Ad=B(t+τ) (1) 式中、
【0026】
【数1】
【0027】式中、C*はガス雰囲気中の平衡酸化剤濃
度であり、N1は単位容量の成長する酸化物に組み込ま
れた酸化剤の分子数であり、ksは酸化の化学界面反応
速度定数であり、hは酸化剤の気相輸送係数であり、D
effは酸化物中の酸化剤の有効拡散係数である。
【0028】dの時間依存は、式(1)から誘導されう
るものであり、かつ2つの制限された場合は分離されう
る。大きな時間では、放物線則が式(1)の解である。
従って、定数Bは放物線の速度定数と呼ばれる。この定
数は酸化の拡散の制限された場合(厚い酸化物の場合)
を記載している。短い時間では、t>>A2/4B、式
(1)は、線形則
【0029】
【数2】
【0030】に単純化される。線形速度定数は、次のよ
うにして定義される:
【0031】
【数3】
【0032】この成長速度は、更に界面で依存し、ks
の値および界面での酸化剤の濃度により制限される。
【0033】定数A、Bの数値の評価は、式(1)から
導出されうる。生じたランピング酸化物の厚さd0によ
り低下した酸化物の全厚さd対量t/(d−d0)は、
直線を与える。切片は−Aに等しく、傾きはBに等しい
(t=0)。単純化するために、減少した酸化物の厚さ
Rは、dR=d−d0として定義されている。J. Appl.P
hys. 第31巻, 3436-3439 (1992)において乾式高速熱酸
化を研究したFukuda他と比較して、湿式酸化においてラ
ンプアップ/ランプダウン中に成長した測定された酸化
物の全厚さは、定常状態の成長と比較されることを考慮
しなければならない(例えばp(B)、(111)、2
〜6Ωmのウェーハ:1150℃、0秒d0=137
Å;965℃、0秒、d0=27Å)。図3からの(1
11)配向したウェーハの湿式酸化データは、このよう
にして図4にプロットされている。
【0034】全ての他の研究されたウェーハのパラメー
タ(オリエンテーション、抵抗)および温度には、直線
が得られる。AおよびBの絶対値は、様々なウェーハの
性質を決定している。
【0035】線形および放物線の成長速度定数対温度 図5において、(111)および(100)オリエンテ
ーションを有し、p(B)型で軽くドープしたウェーハ
の線形速度定数を、参考としてDealおよびGroveのデー
タと一緒にこの仕事からプロットしてある。p型ウェー
ハ(100)0.01〜0.02Ω・cmからの付加的
なデータは、図5に加えられている。このアレニウス状
態図から計算される活性化エネルギーは、(111)配
向したウェーハでは類似して(1.79+/−0.0
4)eVおよび(100)重くドープしたウェーハでは
(1.77+/−0.03)eVである。これらの値
は、1分子当たり1.83eVであるSi−Si結合を
破壊するのに必要なエネルギーと近接して合致している
(例えばL. Pauling, The Nature of the Chemical Bon
d, Cornell University Press, New York, 1960, 第3
版, 第85頁参照)。ところが、DealおよびGroveは、
1.95eV(640トル(85.3kPa)H2O)
を報告し、Fukuda他は乾式高速熱酸化で2.0eVを報
告している。軽くドープした(100)データのために
は、傾きはわずかに急であり、従って(2.10+/−
0.02)eVの活性化エネルギーをもたらす。従っ
て、酸化物の成長は、同じ熱履歴で緩慢になる。
【0036】n(リンをドープした)型で、軽くドープ
した(111)および(100)配向したウェーハに類
似の、Dealと比較される活性化データが見出される。我
々のデータを、図6においてDealのデータと一緒に示し
てある。(111)配向したウェーハの活性化エネルギ
ーは、(2.03+/−0.03)eVであり、(10
0)配向したウェーハは、(2.04+/−0.02)
eVである。(111)および(100)オリエンテー
ションの間のB/Aの比は、Dealのデータにかなり有利
に対応している。p(ホウ素をドープした)型のウェー
ハおよびn(P)型ウェーハの双方のアレニウスプロッ
トは、バッチ炉のデータと、実装した高温選択機構を有
する我々のRTPシステムとの間で適正なフィットを提
供する。速度定数の物理的な意味のより深い洞察を得る
1つの有用な方法は、時間の関数としての酸化物の厚さ
をプロットすることである(式(1)から導出され
る)。
【0037】
【数4】
【0038】これは高速熱酸化処理に特に重要である。
線形則から放物線則への移行は、約0.5μmの厚い酸
化物層を有する炉プロセスに比較したのと同じく定義さ
れていない。得られた全てのデータは、式(7)により
記載されうる。例として、(111)配向したn/p型
のデータを図7において示してある。図7から、多くの
データが、線形様式にあることは明らかである。線形挙
動から放物線挙動への移行は、正確に定義されないの
で、DealおよびGroveからの厚い酸化物データを、図7
に加えてある。これらのデータと一緒に、WRTOデー
タが、極めて長い酸化時間の放物線成長則に従わないと
いうことを述べることができる。
【0039】放物線速度定数対温度の温度依存を、図8
において示してある。p(B)型のデータ(111)、
ボックスA)を例として示してあり、すべてのその他の
基板は、同様の依存性を示している。通常、速度定数
は、基板のドーピングプロセスおよび酸化プロセス自体
からは独立している。それというのも、制限された条件
が酸化剤の拡散率だからである。図8に示されているよ
うに、RTPシステム中の蒸気酸化時間は、殊に825
℃のデータの放物線成長をもたらさない(図7参照)。
DealおよびGroveの活性化エネルギーは、0.70eV
である。10時間の最大酸化時間と比較したWRTO時
間は、120倍も短い。我々の場合に、界面で酸化を制
限された反応は、酸化を制限された拡散から分離され
る。Fukuda他(1.74eV)からの乾式RTOデータ
でさえ、DealおよびGrove(1.123eV)よりも放
物線成長速度定数の大きな活性化エネルギーをもたら
す。
【0040】線形成長速度定数対ドーピング濃度 文献中で酸化動力学が表されている最も多くのデータ
は、酸化温度で真性であり、軽くドープしたシリコン基
板(抵抗が1Ω・cmよりも大きい)に当てはまるにす
ぎない。重くドープした基板には、ドーピング増強酸化
(Doping-Enhanced Oxidation; DEO)効果が、Balk
により報告されているように、観察されている。図9に
おいて、1150℃でのドーピング濃度に関する線形速
度定数を示してある。エラーバーの内側で、顕著なDE
O効果は何も表れていない。1150℃での酸化物成長
に関する温度の影響は、バルクのドーピング濃度よりも
高いのに対して、965℃での効果はそれとは逆である
(図9)。Balkは、900℃でB/A値の線形の増大
(乾式酸化)および4×1019cm-3よりも高いリンド
ーパント濃度を述べている。DEO効果は、主として、
増大したドーピング濃度での線形成長速度の増大により
引き起こされるのに対して、放物線成長速度は、濃度間
隔にわたり一定のままである。Balkは、より強く、より
明瞭な、はるかに高いドーピング濃度(>1020
-3)の挙動を報告している。
【0041】絶縁破壊特性 シリコン−二酸化ケイ素界面での湿式酸化の化学は、未
だに完全に理解されていない(R.B. Fair, “Diffusion
and oxidation of silicon” in MACROELECTRONICS PR
OCESSING: CHEMICAL ENGINEERING ASPECTS, Eds. Denni
s W. Hess andKlavs F. Jensen, American Chemical So
ciety, Washington, 1989, 第265〜323頁)。SiOH
の電子受容体特性およびSiHの電子供与体挙動が、認
められている。従って、酸化の適切な制御および水素
(水)に関連するアニーリング条件は、良好な絶縁破壊
特性を有する高品質の酸化物の技術において極めて重要
な段階である。シリコン上のSiO2薄膜中の水素の影
響は、ReveszによりJ. Electrochem. Soc. 第126巻 122
-130, (1979)に記載されている。
【0042】欠陥を殆ど有しないより均質な酸化物のた
めに、Dealはバッチ炉処理中に金属汚染から保護するた
めの少量のHClの添加を使用した。我々のRTPの結
果は、付加的なHClまたはTCA(トリクロロエタ
ン)の技術が必要ないことを示している。先行する卓越
した絶縁破壊の結果は、このことを印象的に説明してい
る。1050℃で240秒の純粋な乾式酸化は、0.5
1の欠陥密度(DD)および99%の収率を有する11
8Åの酸化物の厚さを与える(<0.1クーロン(キャ
パシタ1cmでのcm)。1050℃で30秒間の
純粋な湿式酸化は、97%の収率でDD=51を与え
る。我々の実験では、91%のHO組成を有する10
50℃で30秒間の湿式酸化プロセスおよび後酸化アニ
ール(POA)を使用した。POAは、薄膜中に残留す
る水素を追い出し、DDを低下させ、収率を増大させ
る。全てのPOAの熱履歴は、1100℃で30秒であ
った。POAの間のガス雰囲気の変化は、収率において
僅かな差異をもたらす(POA(GOI I):100
% O;POA(GOI II):90% Nおよ
び10% O;POA(GOI III)、POA
(GOI IV):100% N)。これらの実験
は、125mmのn(As)型エピ−ウェーハ(エピ層
抵抗0.25Ω・cm、基板抵抗5mΩ・cm)で実施
する。酸化段階およびPOAの間に乾燥ガスでRTPチ
ャンバを適切にフラッシすることは、極めて重要であ
る。我々が、750℃で丁度10秒間チャンバをフラッ
シするのを試みた場合に、100% O中のPOAに
加えて湿った酸化物の収率は、100%から86%に低
下した。フラッシング段階は、チャンバの壁中に吸収さ
れた水素を除去するのに必要であると我々は考えてい
る。それ以外に、我々は酸化物中の水素を追い出すこと
を試みた場合に、我々は、適切に除去することができな
かった。それというのも、チャンバの壁が水素源として
作用するからである。以下に記載されている全ての実験
のためには、チャンバ温度を、湿式酸化温度から750
℃へランプダウンし、チャンバを130秒間フラッシュ
した。ついで、温度をPOAの1100℃までランプア
ップして戻した。POAにおけるチャンバ中の水素分圧
は、有利に1000ppm未満、より有利に100pp
m未満、最も有利に10ppm未満である。水蒸気濃度
は有利に1000ppm未満、より有利に100ppm
未満、最も有利に10ppm未満である。チャンバをフ
ラッシできるように乾燥酸素または窒素の流量中で制限
した。130秒は、チャンバ中のガスを4回交換するの
に十分な時間であった。しかしながら、POA段階にお
ける水素圧を減少させるのに必要な時間は、チャンバの
壁から吸収された水素を追い出すのに必要な時間に関連
しうるのであり、かつ濃度が更なる実験により決定すべ
きである同じ最大値未満である限り水素濃度の絶対値に
深く関係し得ないので、より多くの乾燥ガス流が、実質
的にフラッシング時間を削減することは明らかではな
い。この実験の実施は、本明細書により教示されている
ように当業者には明瞭である。最小フラッシング時間の
正確な時間−温度は、当業者には明らかである実験法に
より見出されうる。
【0043】
【表3】
【0044】RTP成長酸化物の誘電性は、現行のラン
プGOI(Gate Oxide Integrity;ゲート酸化物の完全
性)実験で研究されてきた。幾つかのウェーハ上のキャ
パシタの破壊特性は、図10において確率グラフ上に示
されている。2つの欠損モードが、W. BergholzによりM
at. Sci. Eng. B4, 359-366 (1989)により示されている
ように、このグラフ表示により同定されうる。5〜10
C/cm-2の電荷密度周辺で破壊の急激な増大は、本明
細書中で使用されている材料中で真性の誘電性SiO2
破壊に典型的である。酸化物中の弱点の指標である幾つ
かの摩耗破壊のみが、この真性の破壊に先行して見出さ
れうる。前破壊から生じる欠陥密度が計算され、0.2
5cm-2未満である。この研究において使用されている
エピタキシャルウェーハ上の熱酸化物は、酸化中に消費
されるシリコン中の低い欠陥密度のために極めて高いゲ
ート酸化物の品質のポテンシャルを有することが公知で
ある。図10に示されている結果は、バッチ炉心管(fur
nace tube)中で達成されるゲート酸化物品質に匹敵す
る。エピタキシャルウェーハは、最高の結晶完全性、ひ
いては欠陥を誘導した方法に関連して最高の感受性試験
を提供するので、我々のRTP蒸気酸化法が、最先端の
技術の高品質な酸化物を生じさせることができると我々
は結論づけた。
【0045】SiO2、シリコンおよびシリコンもしく
は他の基板上の他の薄膜の高速熱化学気相成長(RT−
CVD)は、典型的には、必要とされる薄膜を生じさせ
るために、水素またはハロゲン含有ガスの絶縁破壊を用
いる。また、チャンバ中に生じるか、または薄膜中に残
留した水素またはハロゲンが、薄膜特性を変化させうる
ことは明らかである。従って、また、異なるガス中での
後アニール(PA)は、CVD反応に使用されるよりも
必要である。この場合には、正しく選択されたパラメー
タを有するフラッシング段階がより良好な材料品質に有
用である。
【0046】図11は、本発明の方法のフローチャート
である。示されているランプレートが好ましいが、しか
しウェーハに有害でなければ低くてよい。ランプレート
は、照度の均質性またはウェーハの均質性が増大するに
つれて速くなってよい。段階1110は、水蒸気の雰囲
気中で酸化温度にランプアップしたウェーハの温度を示
している。温度は、選択的にランプアップされてよく、
次いで水蒸気が導入される。段階1120は、1050
℃で30秒間の湿式酸化段階である。段階1130は、
温度をフラッシング温度、この場合に750℃までラン
プダウンし、段階1140は、このシステムを130秒
間フラッシングすることを示している。実験により見出
されているように、選択的な時間および温度は、選択的
にこの段階で使用されてよい。段階1150において温
度は1100℃に上昇し、段階1160においてウェー
ハは、水素を含有しない雰囲気中で、30秒間、POA
を有する。段階1170において温度を750℃にラン
プダウンし、プロセスを段階1180で終了する。
【0047】複数の方法は、当業者には明白である。こ
れらの中では、1つの活性ガスが、RTPシステムにお
いて加熱された半導体ウェーハの表面上に薄膜を堆積さ
せるかまたは成長させるためにチャンバ中で使用され、
かつ異なるガスが、第二のガス雰囲気中でウェーハを加
熱することにより、生じた材料から第一ガスの活性成分
を追い出すのに使用される場合の方法である。より好ま
しい実施態様は、薄膜または第二のガス雰囲気が、第一
ガス処理と第二ガス処理との間にチャンバの適切なフラ
ッシングにより、第一ガスの成分により汚染されないこ
とを確実にすることである。フラッシング段階の時間お
よび温度は、上記に概説された方法に従うことによるそ
れぞれの処理の実験により見出されうる。
【0048】上記の同一視される米国特許および特許明
細書ならびに上記で引用された参考文献は、これにより
本明細書に参考により含まれる。 [図面の簡単な説明]
【図1】AST SHS2800e RTPシステム中
に実装された高温蒸気発生器を示す略図。
【図2】文献値と比較した2slmの一定流速での、1
150℃で30秒間(1150℃、30秒)のH22
合の関数としての酸化物の厚さの実験結果をプロットし
た点を示す略図。
【図3】蒸気中のシリコンのアイソクロナル酸化および
等温酸化を示す線図(91%H2O、692トル(92.
3kPa);黒塗りの記号はp(B)、(111)、2
〜6Ω・cm;白抜きの記号はp(B)、(100)、
1.7〜12Ω・cm)。
【図4】p(B)、(111)、2〜6Ω・cmのシリ
コンの酸化定数の評価を示す線図。
【図5】線形速度定数B/Aが、軽く/重くドープし、
p(B)型で(111)および(100)配向したシリ
コンウェーハ上の湿式酸化の温度に依存していることを
示す線図。
【図6】線形速度定数B/Aが、軽くドープし、n
(P)型で(100)および(111)配向したシリコ
ンウェーハ上の湿式酸化の温度に依存していることを示
す線図。
【図7】異なる温度、時間で、(111)配向したウェ
ーハならびに異なる基板の、蒸気中で成長する酸化物の
酸化速度を示す線図。
【図8】(111)配向したp(B)型ウェーハ(ボッ
クスA、第1表)の放物線速度定数Bの温度依存を示す
線図。
【図9】965℃および115℃で、線形速度定数が最
初のドーピング濃度に依存していることを示す略図。
【図10】n(As)型基板上のRTP成長酸化物の降
伏特性を示す線図。
【図11】本発明の方法を示すフローチャート。
【符号の説明】
2 石英反応容器、 4 水素ガス、 6 酸素ガス、
8、10 質量流量制御器、 12 石英RTP反応
器、 14 石英コネクタ、 16 標準処理ガスシス
テム、 18 SHS制御器、 20 高温制御器、
22 フレームセンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーター ミュンツィンガー ドイツ連邦共和国 ノイ−ウルム ハイ ンリッヒガッセ 11 (72)発明者 ゲオルク ロータース ドイツ連邦共和国 デュルメン ヴェゼ ラー シュトラーセ 37 (56)参考文献 特開 平10−163197(JP,A) 特開 平7−94725(JP,A) 米国特許4544418(US,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項1】 RTPシステムにおける半導体ウェーハ
    の表面上薄膜を生じさせるにあたり、 a)前記ウェーハの温度を第一の温度T1に上昇させ、
    かつ前記の第一の温度T1をほぼ一定に保持し、 b)水蒸気を加工雰囲気中へ導入し、 c)前記ウェーハを、前記水蒸気を含む第一の反応性ガ
    スの蒸気圧を有している前記加工雰囲気中で第一の温度
    T1で高速加工し、 d)前記ウェーハの温度を、 前記の第一の温度T1から
    第三の温度T3へと低下させ e) ウェーハ温度を、前記の第三の温度T3から第二の
    温度T2に上昇させ、前記の第二の温度T2をほぼ一定
    に保持し、 f)前記の第一の反応性ガスを実質的に含有しない第二
    の雰囲気中での前記の第二の温度T2で前記ウェーハを
    高速加工することにより薄膜を生じさせる方法におい
    て、 g)ウェーハ温度をT1からT3に低下させた後及びウ
    ェーハ温度をT2に上昇させる前に、前記RTPシステ
    ムを、第一の反応性ガスを実質的に含有しないガスでフ
    ラッシする ことを特徴とする、半導体ウェーハの表面上
    薄膜を生じさせる方法。
  2. 【請求項2】 水蒸気を、第一の温度T1に達した後に
    のみ加工雰囲気中に導入する、請求項1記載の方法。
  3. 【請求項3】 水蒸気を、第一の温度T1に達する前に
    加工雰囲気中に導入する、請求項1記載の方法。
  4. 【請求項4】 前記の第二の雰囲気が酸素を含有する、
    請求項1記載の方法。
  5. 【請求項5】 前記の第一の反応性ガスがHCおよび
    TCA(トリ−クロロ−エタン)を含有しない、請求項
    記載の方法。
  6. 【請求項6】 前記の第二の温度が30秒間1100℃
    の範囲にある、請求項記載の方法。
  7. 【請求項7】 フラッシング工程が、加工チャンバ中の
    ガスを4回交換する、請求項1記載の方法。
  8. 【請求項8】 前記のフラッシングガスが乾燥酸素であ
    る、請求項記載の方法。
  9. 【請求項9】 前記のフラッシングガスが乾燥窒素であ
    る、請求項記載の方法。
  10. 【請求項10】 前記の第三の温度が130秒間750
    ℃の範囲にある、請求項記載の方法。
  11. 【請求項11】 前記の第一の温度が30秒間1050
    ℃の範囲にある、請求項記載の方法。
  12. 【請求項12】 前記ウェーハの表面上の前記薄膜を、
    酸化により製造する、請求項記載の方法。
  13. 【請求項13】 前記の第一の反応性ガスが酸素を含有
    する、請求項12記載の方法。
  14. 【請求項14】 前記の第二の温度での前記雰囲気が水
    蒸気を実質的に含有しない、請求項記載の方法。
  15. 【請求項15】 前記水蒸気濃度が1000ppm未満
    である、請求項14記載の方法。
  16. 【請求項16】 前記水蒸気濃度が100ppm未満で
    ある、請求項14記載の方法。
  17. 【請求項17】 前記水蒸気濃度が10ppm未満であ
    る、請求項14記載の方法。
  18. 【請求項18】 前記の第二の温度での前記雰囲気が、
    水素を実質的に含有しない、請求項1記載の方法。
  19. 【請求項19】 前記の水素濃度が1000ppm未満
    である、請求項18記載の方法。
  20. 【請求項20】 前記の水素濃度が100ppm未満で
    ある、請求項18記載の方法。
  21. 【請求項21】 前記の水素濃度が10ppm未満であ
    る、請求項18記載の方法。
JP2000517442A 1997-10-17 1998-10-14 高速昇降温処理(rtp)システムにおける半導体ウェーハの酸化方法 Expired - Fee Related JP3472262B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/953,590 1997-10-17
US08/953,590 US5935650A (en) 1997-10-17 1997-10-17 Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
PCT/EP1998/006510 WO1999021219A1 (en) 1997-10-17 1998-10-14 Method of oxidation of semiconductor wafers in a rapid thermal processing (rtp) system

Publications (2)

Publication Number Publication Date
JP2001521284A JP2001521284A (ja) 2001-11-06
JP3472262B2 true JP3472262B2 (ja) 2003-12-02

Family

ID=25494223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000517442A Expired - Fee Related JP3472262B2 (ja) 1997-10-17 1998-10-14 高速昇降温処理(rtp)システムにおける半導体ウェーハの酸化方法

Country Status (6)

Country Link
US (1) US5935650A (ja)
EP (1) EP1025581A1 (ja)
JP (1) JP3472262B2 (ja)
KR (1) KR100370282B1 (ja)
TW (1) TW546404B (ja)
WO (1) WO1999021219A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471068B (en) * 1997-03-05 2002-01-01 Hitachi Ltd Method for fabricating semiconductor integrated circuit device with insulation film
US6077751A (en) * 1998-01-29 2000-06-20 Steag Rtp Systems Gmbh Method of rapid thermal processing (RTP) of ion implanted silicon
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
NL1008749C2 (nl) * 1998-03-30 1999-10-05 Asm Int Werkwijze voor het chemisch behandelen van een halfgeleidersubstraat.
US6387777B1 (en) * 1998-09-02 2002-05-14 Kelly T. Hurley Variable temperature LOCOS process
US6255231B1 (en) * 1998-10-02 2001-07-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a gate oxide layer
KR100682190B1 (ko) 1999-09-07 2007-02-12 동경 엘렉트론 주식회사 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
US6171911B1 (en) * 1999-09-13 2001-01-09 Taiwan Semiconductor Manufacturing Company Method for forming dual gate oxides on integrated circuits with advanced logic devices
KR100653976B1 (ko) * 1999-12-30 2006-12-05 주식회사 하이닉스반도체 Goi평가용 실리콘 웨이퍼의 형성방법
US6417070B1 (en) 2000-12-13 2002-07-09 International Business Machines Corporation Method for forming a liner in a trench
US7037730B2 (en) 2001-07-11 2006-05-02 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
JP3965167B2 (ja) * 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US7385954B2 (en) * 2003-07-16 2008-06-10 Lucent Technologies Inc. Method of transmitting or retransmitting packets in a communication system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544418A (en) * 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
US4791071A (en) * 1986-02-20 1988-12-13 Texas Instruments Incorporated Dual dielectric gate system comprising silicon dioxide and amorphous silicon
FR2605647B1 (fr) * 1986-10-27 1993-01-29 Nissim Yves Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis
JPS6414025A (en) * 1987-06-15 1989-01-18 Nippo Co Ltd Bonding-section press drier for paper bag
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5612249A (en) * 1996-05-14 1997-03-18 Advanced Micro Devices, Inc. Post-gate LOCOS

Also Published As

Publication number Publication date
TW546404B (en) 2003-08-11
US5935650A (en) 1999-08-10
EP1025581A1 (en) 2000-08-09
KR20010015773A (ko) 2001-02-26
KR100370282B1 (ko) 2003-02-12
WO1999021219A1 (en) 1999-04-29
JP2001521284A (ja) 2001-11-06

Similar Documents

Publication Publication Date Title
JP3472262B2 (ja) 高速昇降温処理(rtp)システムにおける半導体ウェーハの酸化方法
US7105055B2 (en) In situ growth of oxide and silicon layers
US4544418A (en) Process for high temperature surface reactions in semiconductor material
KR100848423B1 (ko) 유전체 코팅 및 유전체 코팅을 형성하는 방법
JPH01204435A (ja) 集積回路の製造方法
JP2007142442A (ja) シリコン基板の高速昇降温処理(rtp)方法
US6303520B1 (en) Silicon oxynitride film
KR20070057720A (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
Dumin et al. Autodoping of silicon films grown epitaxially on sapphire
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
Lerch et al. Wet rapid thermal oxidation of silicon with a pyrogenic system
JPH0245326B2 (ja)
Moslehi et al. Interfacial and breakdown characteristics of MOS devices with rapidly grown ultrathin SiO 2 gate insulators
JPH033244A (ja) 半導体シリコン基板の熱処理方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
Ventura et al. Shallow-junction formation by rapid thermal diffusion into silicon from doped spin-on glass films
Slaoui et al. Rapid isothermal annealing of doped and undoped spin-on glass films
JP2003017428A (ja) 半導体ウェーハへの不純物拡散方法、半導体ウェーハ及びシリコンエピタキシャルウェーハ
Holm et al. Large-Area Epitaxial Growth of Chalcogen-Doped Silicon
JPH08264548A (ja) シリコン半導体ウェーハ
PL147445B1 (en) Method of producing colector backing layer n+ in integrated circuits
JP2002016060A (ja) 六方晶炭化ケイ素単結晶の(0001)面に酸化膜を形成する方法。
KR960002474A (ko) 반도체 소자의 무결점 영역 형성방법
WO2004010465A2 (en) Thin dielectric formation by steam oxidation

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees