JP2005322891A - 少なくともその表面にゲルマニウムまたはケイ素−ゲルマニウム合金を持つ基板上において、高温酸化により二酸化ケイ素層を調製する方法 - Google Patents

少なくともその表面にゲルマニウムまたはケイ素−ゲルマニウム合金を持つ基板上において、高温酸化により二酸化ケイ素層を調製する方法 Download PDF

Info

Publication number
JP2005322891A
JP2005322891A JP2005088550A JP2005088550A JP2005322891A JP 2005322891 A JP2005322891 A JP 2005322891A JP 2005088550 A JP2005088550 A JP 2005088550A JP 2005088550 A JP2005088550 A JP 2005088550A JP 2005322891 A JP2005322891 A JP 2005322891A
Authority
JP
Japan
Prior art keywords
layer
substrate
germanium
oxidation
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005088550A
Other languages
English (en)
Other versions
JP2005322891A5 (ja
JP5175424B2 (ja
Inventor
Hubert Moriceau
ユベール・モリソ
Pierre Mur
ピエール・ミュール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2005322891A publication Critical patent/JP2005322891A/ja
Publication of JP2005322891A5 publication Critical patent/JP2005322891A5/ja
Application granted granted Critical
Publication of JP5175424B2 publication Critical patent/JP5175424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＳｉＧｅの基板表面上に高温酸化によりゲルマニウムの混じらないＳｉＯ２膜を形成する方法を提供する。
【解決手段】式Ｓｉ１−ｘＧｅｘの基板上において、高温酸化により二酸化ケイ素層を調製する方法であって、式中、ｘは０よりも大きく１以下であり、該方法は、以下の連続ステップ： ａ）厚さがｈｙであり全体式がＳｉ１−ｙＧｅｙ（式中、ｙは０よりも大きくｘ未満）である少なくとも１つの追加層１３が、式Ｓｉ１−ｘＧｅｘの該基板１２上に塗布されるステップ； ｂ）全体式がＳｉ１−ｙＧｅｙである該追加層１３の高温酸化が行われ、これにより、該追加層１３が、完全もしくは部分的に、酸化ケイ素ＳｉＯ２層１４へと変換されるステップを含む。
【選択図】図１

Description

本発明は、少なくともその表面にゲルマニウムまたはケイ素−ゲルマニウム合金を持つ基板上で、より具体的には、ゲルマニウムまたはケイ素−ゲルマニウム合金基板上で、高温酸化により、酸化ケイ素層またはフィルム（熱シリカ）を調製する方法に関する。
ゲルマニウムまたは式ＧｅｘＳｉ１−ｘ（ｘ＞０、ｘ≦１）を満たすケイ素−ゲルマニウム合金の酸化は近年、益々重要になっている。
これは、ゲルマニウムおよびＧｅＳｉ合金が有利な電子的および光学的特性を持っており、異なる構成要素を併せ持つ構造体（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ）、特にケイ素主体の種々の半導体装置に関する構造体を提供するからである。
今や、ゲルマニウムおよびＳｉＧｅ合金を用いる技術に関しては、この材料により形成される酸化物の特性が決定的に重要である。
本発明の技術分野はこれ故に、ＧｅまたはＳｉＧｅの表面上において酸化物フィルムを作るための、ＧｅまたはＳｉＧｅの酸化、より厳密には高温酸化、つまり典型的には４００℃を上回る高温での酸化の技術分野として、一般的には定義されてよい。
従来のシリコン酸化法は、Ｓｉ１−ｘＧｅｘ合金の酸化に関して試みられて来た。一般的に、乾式酸化法は、蒸気を用いる湿式酸化法から区別される。これらの方法は、５００℃までの広範な温度範囲内において試みられて来たが、該酸化は、高温処理時間の関数として、得られる酸化割合に関して研究されて来た。
一般的な投稿論文である非特許文献１は、Ｓｉ１−ｘＧｅｘ酸化法の極めて網羅的な総説を提供するものである（この論文の表Ｉ参照）。
これらの方法の殆どにおいて、この処理が５００℃より高い温度において実施される場合、ゲルマニウムの望ましくない分離が観察される。
更に、非特許文献２は、（１００）Ｓｉ上での厚さ４７０ｎｍのエピタキシャルＧｅ０．３６Ｓｉ０．６４層の、１０００℃における湿式熱酸化を記載しており、この方法が、該酸化方法における条件に依存して、種々の組成の酸化物を生産することを示すものである。
このため、予め加熱されていない見本が直接熱い蒸気にさらされる場合、その表面層はＧｅおよびＳｉ両方を含有する一方、予め加熱された見本が熱い蒸気にさらされる場合、ＳｉＯ２だけが形成され、酸化の最前線において、ゲルマニウム濃度が増加する。このような効果は、乾式酸化が実施される場合には存在しない。
非特許文献３は、７００℃における（１００）Ｓｉ上でのＧｅ０．３６Ｓｉ０．６４およびＧｅ０．２８Ｓｉ０．７２の厚さ５００ｎｍのＧｅＳｉ層の湿式酸化を記載するものである。ＧｅｘＳｉ１−ｘＯ２の一様な酸化物層が、ＧｅｘＳｉ１−ｘ下層を伴い、平滑表面を伴って形成される。
ＳｉＧｅの酸化は部分的な酸化でしかなく、ゲルマニウムはこのため、形成された酸化物中一様に存在し、この形成された酸化物は「混合」Ｓｉ１−ｘＧｅｘＯ２であって、本件において望まれる酸化物であるＳｉＯ２ではない。
同じ著者であるＷ．Ｓ．Ｌｉｕらが、非特許文献４において、前記文献中の部分酸化により形成された酸化物を研究し、３時間９００℃においてアニール処理を受けた場合、５ヶ月間室温にて空気中経時変化させられた場合および水に浸された場合、それが不安定であることを示した。
特許文献１は、ゲルマニウム層上における高品質二酸化ケイ素層の調製方法に関し、該方法においては、シリコン層がゲルマニウム層上に塗布され、次いでこの層が酸化され、ＳｉＯ２層を与える。
該シリコン層の酸化は、好ましくは圧力（加圧）下に、つまり該Ｓｉ層を少なくとも５００℃の温度において乾燥した酸素ガスにさらすことにより、乾いた状態において実施されてもよく、あるいは、好ましくは圧力下に、該Ｓｉ層を少なくとも５００℃の温度において蒸気にさらすことにより、湿った状態において実施されてもよい。
特許文献１に記載の技術においては、この酸化が、注意深くコントロールされて停止される必要がある。
更に、該Ｓｉ層がエピタキシャルに成長される場合、格子パラメーターにおいてＳｉとＧｅとの間に存在する違いがあれば、それが非常に薄くなることがある。
これとは反対に、該Ｓｉ層が非晶質（アモルファス）または多晶質Ｓｉの形態で塗布される場合には、Ｇｅを有する界面の質をコントロールするのは難しくなる。
加えて、この技術を用いると、ＧｅのＳｉ中への拡散がコントロールされなくなる。
上記先行技術を研究すると、良質なシリコン酸化物を作り出す可能性に対して、現時点では、本質的には２つの問題がまだ尚あるように見える。
ウェーハ表面の質。非常に高いＧｅ濃度を持つゲルマニウムもしくはＳｉＧｅ合金の層もしくはフィルムは、それらが酸化的雰囲気下に熱処理される場合分解され、ＳｉＯ２が形成されるだけでなく、酸化ゲルマニウムも形成され、これはその不安定さで知られるものである。
ウェーハの熱処理の間の、酸化的雰囲気下におけるシリコン−ゲルマニウム層もしくはフィルム。その狙いは、シリコンを酸化する表面近くに位置させることにある。ゲルマニウムを有さない酸化物を何とか得た場合、これによって、酸化ゲルマニウムの形成に関わる上記問題を避けることができ、このことは、特にゲルマニウムの移動によって説明され得、ゲルマニウムのこの移動は、酸化の最前線の「前」でのゲルマニウム濃度の制御できない上昇を招いてしまう。酸化の最前線の前でのこのようにしてもたらされる制御できないゲルマニウム濃度勾配は、例えば高周波マイクロエレクトロニクスにおけるもののような引き続いて意図される適用の殆どにとって、許容できるものではない。
米国特許第６，３５２，９４２号明細書 米国特許出願公開第２００３／２３０７７８号明細書 国際公開第０３／０９２０５８号パンフレット 米国特許第５，８８２，９８７号明細書 欧州特許第０，４３５，１３５号明細書 仏国特許発明第２，８４２，３４９号明細書 国際公開第０３／０３６６９８号パンフレット Ｌ．Ｓ．ＲｉｌｅｙおよびＳ．Ｈａｌｌ著、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、第８５巻、Ｎｏ．９、１９９９年５月１日、６８２８〜６８３７ページ Ｗ．Ｓ．Ｌｉｕら著、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７１（７）、１９９２年４月１日、３６２６〜３６２７ページ Ｗ．Ｓ．Ｌｉｕら著、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７１（８）、１９９２年４月１５日 Ｗ．Ｓ．Ｌｉｕら著、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７２（９）、１９９２年１１月１日、４４４４〜４４４６ページ
このため、ゲルマニウムまたはシリコン−ゲルマニウム合金基板上での高温酸化による酸化ケイ素層の調製方法に対する必要性があり、これは、先行技術の引き返し、欠点、制限、および短所を持たない。
特に、不安定な酸化ゲルマニウムの形成を避け、また、意図される適用に依って、ＳｉＯ２と基板との、例えばＳｉ１−ｘＧｅｘ基板との間の界面近傍におけるゲルマニウムの移動、ゲルマニウムの分離、およびゲルマニウム濃度勾配の出現を避けたりコントロールする、ゲルマニウムまたはシリコン−ゲルマニウム合金基板上での高温酸化による酸化ケイ素層の調製方法に対しての必要性がある。
一般的に、優れた品質のＳｉＯ２／基板（例えばＳｉ１−ｘＧｅｘ）の形成を確実に行うこのような方法に対する必要性がある。
この必要性およびその他の必要性もまた、本発明によって、式Ｓｉ１−ｘＧｅｘを有する基板上での高温酸化による二酸化ケイ素層の調製方法により叶えられ、式中、ｘは０よりも大きく１以下であり、該方法は以下の連続ステップを含む。
ａ）厚さｈｙおよび全体式Ｓｉ１−ｙＧｅｙ（式中、ｙは０よりも大きくｘ未満）を有する更に少なくとも１つの層が、式Ｓｉ１−ｘＧｅｘの該基板上に塗布される。
ｂ）全体式Ｓｉ１−ｙＧｅｙのこの更なる層が高温酸化され、これによって、この更なる層が完全もしくは部分的に、酸化ケイ素ＳｉＯ２層へと変換される。
用語「高温酸化」とは一般的に、酸化が、熱エネルギー作用を介することを必須として、この更なる層および任意の補完層（以下参照）の酸化を引き起こすに充分な高温において実施されることを意味するよう意図されるものである。
厚さｈｙおよび全体式Ｓｉ１−ｙＧｅｙを有する少なくとも１つの更なる層が式Ｓｉ１−ｘＧｅｘの該基板表面上に塗布されることを、本発明の方法は必須の特徴とする。用語「全体式」とは、該層により表される平均式を、該層全体に関してｙの平均値を採ることにより意味付けするよう理解されるものであり、該平均値は、例えば種々の厚さにおいて測定されるｙの種々の値から得られるものである。
更なるＳｉ１−ｙＧｅｙ層を塗布するこのようなステップは、先行技術中には記載も示唆もされていない。
こうして、米国特許第６，３５２，９４２号では「更なる層」と呼ばれてもよい層が塗布されるが、これはシリコン層であって、特定の組成を有するシリコンゲルマニウム合金ではない。
本発明による方法のステップｂ）は、式Ｓｉ１−ｙＧｅｙを有するシリコン−ゲルマニウム合金による、犠牲的であり特定の、更なるフィルムを作るステップとして定義されてもよい。
この層は、先行技術の方法の殆どについて追加層であり、ここでその酸化されるべき構造は、それが基板であってもまたはフィルムであっても、Ｓｉ１−ｘＧｅｘの組成の材料を有するその表面において終わっているものである。
この層は、それの初期の厚さ（ｈｙ）とｙにより定義されるそれの組成とが、この層が作られる該基板または支持体によって選ばれるので、特異的な層であり、該ＳｉＯ２層の上流において、コントロールされた特定のゲルマニウム濃度を得る。
この層は、それがそれの厚さの全てまたは一部に亘って酸化シリコン生成のために働くことになるという意味において、犠牲的なものである。
本発明による方法は、特にステップｂ）における該追加層の塗布のお陰で、先行技術の方法の欠点、短所、制限、および不利を持たず、先行技術の方法の問題を解決する。
特に、本発明によれば、該追加層の酸化後に得られるものは、一方の該Ｓｉ１−ｙＧｅｙ層中形成されたＳｉ１−ｘＧｅｘもしくはＳｉ１−ｚＧｅｚ（下記参照）と、もう一方の形成された酸化シリコンとの間の高品質界面である。
更に、該追加Ｓｉ１−ｙＧｅｙ層の適切な選択により、該酸化シリコンとの界面近傍において、実質的に一定なゲルマニウム濃度を得ることも可能であり、該ゲルマニウムの分離も該界面近くのそれの濃度の上昇もない。これ故に該基板表面上で得られるのはＳｉ１−ｘＧｅｘであり、但し、ＳｉＯ２層を伴う。こうするために、Ｓｉ１−ｙＧｅｙ追加層が塗布され、ｙは、酸化後にこの追加層の一部が消費され、該層の残りがＳｉ１−ｘＧｅｘへと変換されるように選ばれる。
対照的に、もし所望であれば、適切な追加層を選ぶことによって再び、該酸化物の上流で、ｘとは異なるコントロールされたゲルマニウム濃度を得ることが可能であり（つまり、該Ｓｉ１−ｘＧｅｘと該酸化物層との間のＳｉ１−ｚＧｅｚにおいて、場合に依って、ｚをｘよりも小さくするかまたは大きくすることが可能）、一方、作られる該酸化物の厚さを尚も完全にコントロールする。
換言すれば、該酸化後に：
Ｓｉ１−ｙＧｅｙも完全に酸化される：その後、該Ｓｉ１−ｘＧｅｘ上にはＳｉＯ２層ができ、この組成はコントロールされた最前線のＧｅを持つ（その後、Ｓｉ１−ｘＧｅｘ表面上にはＳｉ１−ｘ’Ｇｅｘ’層（ｘ’＞ｘ）ができる）；あるいは
Ｓｉ１−ｙＧｅｙが部分的に酸化される：その後、Ｓｉ１−ｘＧｅｘ上のＳｉ１−ｚＧｅｚ上にはＳｉＯ２層ができ（ｚ＞ｙ）、ｚ＝ｘを確実にすることが有益である。
更に、本発明の方法により形成された該酸化物は、酸化ゲルマニウムのない純粋な酸化シリコンであって、混合酸化物ではない。
これ故に、有利には、ｙおよび／またはｈｙは酸化後に、該酸化シリコン層下に横たわるこのＳｉＧｅ合金層のゲルマニウム濃度をコントロールするように選ばれる。
有利には、ｙおよび／または厚さｈｙにより定義される該追加層の組成は、該Ｓｉ１−ｘＧｅｘ基板により、および／または、酸化シリコンＳｉＯ２層の厚さにより、および／または、該酸化シリコン層直下にあるシリコン−ゲルマニウム合金層のゲルマニウム濃度により、選ばれる。
有利には、ｙおよび／または厚さｈｙにより定義される該追加層の組成は、Ｓｉ１−ｘＧｅｘとＳｉ１−ｙＧｅｙとの間での結晶格子パラメーターにおける違いにより発生する歪みを制限するように、選ばれる。
有利には、ステップｂ）の間に、該追加層が部分的に酸化シリコンへと変換され、式Ｓｉ１−ｚＧｅｚおよび厚さｈｚの層上に、酸化シリコン層を与える。
有利には、ｚは実質的に、ｘに等しい。
該追加層は、そのゲルマニウム濃度が連続的に変動し、好ましくは連続的に該基板から減少して行く、勾配を付けられた組成の層であってもよい。
ｙ値において異なる幾つかの追加層が塗布されてもよく、好ましくは該ｙ値は、該層が厚さｈｙに位置する限り、該基板近くに位置する該追加層から減少して行く。
少なくとも１層の該追加層上にＳｉＧｅ補完層を塗布することも更に可能であり、該補完層もまた、酸化シリコンＳｉＯ２層へと完全に変換される。
あるいは、少なくとも１層の該追加層上にＳｉＯ２補完層を塗布することも可能である。
この酸化は一般的に、湿式および／または乾式にて実施される酸化的熱処理による酸化である。
それのＳｉＯ２層を伴って提供される該基板による、本方法の最後において呈されるこれら一組の有利な特性は、例えば、高周波マイクロエレクトロニクスもしくはその他、ＳｉＧｅＯＩ基板もしくはＧＯＩ基板の生産（それぞれ絶縁体上のＳｉＧｅもしくはＧｅ）のような、全ての目論まれる適用において使用されるのを、より容易にする。
本発明はまた、少なくとも１つのステップを含む、光学または電子素子（例えばＭＯＳＦＥＴ）を調製する方法に関し、ここでは、ＳｉＯ２層は、前記のような方法によって調製されるものである。
本発明は、Ｓｉ１−ｘＧｅｘＯＩ構造体を調製する方法に関し、ここでは、第１の実施形態において、酸化シリコンＳｉＯ２層により覆われるＳｉ１−ｘＧｅｘフィルムを含む構造体が、前記した本発明による方法によって調製され、該Ｓｉ１−ｘＧｅｘフィルム内に位置する層が弱体化され、ステップｂ）の前もしくは後に、例えば気体状化学種の侵入により、この弱められた層を含むこの構造体が基板、例えばシリコン基板へと結合され、該基板および該構造体を含む組み立て品を得、この組み立て品は、熱および／または機械処理によって、この弱められた層において分けられる。
本発明は、Ｓｉ１−ｘＧｅｘＯＩ構造体を調製する方法に関し、ここでは、第２の実施形態において、酸化シリコンＳｉＯ２層により覆われるＳｉ１−ｘＧｅｘフィルムを含む構造体が、前記した本発明による方法によって調製され、この構造体が基板へと結合され、該基板および該構造体を含む組み立て品を得、この組み立て品は、機械的および／または化学的に薄くされる。
本発明は今から、添付の図面と共に、以下の記載において詳細に記載される。
本発明の方法は、高温酸化による、基板上での二酸化ケイ素層の調製方法であり、該基板は式Ｓｉ１−ｘＧｅｘを満たす。
本発明による該基板は一般的に、該二酸化ケイ素層が調製される必ず平らな表面を持っている。
該Ｓｉ１−ｘＧｅｘ基板はバルク基板でもよく、特にｘ＝１の場合はつまり、バルクゲルマニウム基板である。このような基板は一般的に、典型的には３００〜９００μｍの厚さを有するディスク（円盤）形態である。
該Ｓｉ１−ｘＧｅｘ基板はまた、好ましくは層またはフィルム形態であってもよく、好ましくは単一晶層またはフィルムであり、一般的には５ｎｍ〜１ないし数ミクロン（例えば、１、２、５、または１０μｍ）の厚さのＳｉ１−ｘＧｅｘ（１２、２２、３２、４２）であり、これ自体が支持体（１１、２１、３１、４１）上に塗布される。
該支持体（１１、２１、３１、４１）は、単一材料でできた支持体（いわゆる単一材料支持体）であってもよく、例えば、ゲルマニウムまたはシリコンでできたものであるが、それは組成物支持体であってもよい。この支持体は、例えばシリコンでできた基礎基板を含んでもよく、この上に、例えばＳｉＧｅの１以上の緩衝適合層が、この技術分野の当業者には既知の種々の技術によって作られる。
該Ｓｉ１−ｘＧｅｘ（基板）層またはフィルム（１２、２２、３２、４２）は、例えば、エピタキシーまたはＣＶＤ（化学的蒸着）によって、該支持体上に塗布される。それは一般的に、緩和層である。
この層は一般的に、例えば、１〜数ｎｍの厚さ（例えば、１、２、または１０ｎｍ）から１〜数ミクロンの厚さ（例えば、１、２、または１０μｍ）を持っている。
式Ｓｉ１−ｘＧｅｘ中、ｘは０よりも大きく、１以下である。これ故に、このことは、該基板がゲルマニウムまたはシリコン−ゲルマニウム合金でできていてもよいことを意味し、このゲルマニウム組成は、厳密に０〜１の間である。例えば、それは０．３であってもよい。
本発明の方法によれば（ステップａ））、全体式Ｓｉ１−ｙＧｅｙであり厚さｈｙ（式中、ｙは０よりも大きく、ｘよりも小さく、例えばｘ＝０．３の場合、ｙは０．２５の値を持っている）の、少なくとも１層の追加層またはフィルムが、式Ｓｉ１−ｘＧｅｘの基板上に塗布される。
既に前記した通り、この追加層は、それの組成（ｙ）およびそれの初期の厚さｈｙ（酸化前）が、それが上に作られるＳｉ１−ｘＧｅｘ基板によって、および／または、形成される酸化物の厚さによって、および／または、望まれるこの酸化物の上流でのＧｅ濃度によって選ばれるので、特異的な層でもある。有利には、ｙは該酸化後に、作り出される該酸化物層近傍において、ｘに等しいゲルマニウム濃度を得るべく選ばれるであろう。
特に、この追加層またはフィルム生産の間、それが望まれる限りにおいて、例えば、エピタキシー品質のこのフィルムを得るために、制限されるべき（to be respected）該追加フィルムの厚さの上限を設けてもよい。これは、Ｓｉ１−ｘＧｅｘおよびＳｉ１−ｙＧｅｙ結晶格子における違いによって発生される歪みが、該追加層またはフィルムにとって大きくなり過ぎることがあるからであり、結果的に、該追加層における転位（dislocations）になる。
引き続き、該追加層（単数または複数）の厚さｈｙは一般的に、Ｓｉ１−ｘＧｅｘおよびＳｉ１−ｙＧｅｙ間での結晶格子における違いによって発生される歪みを制限するように選ばれる。更に、該追加層（単数または複数）の初期の厚さｈｙは、該酸化物の上流でのゲルマニウム濃度、つまり、該酸化シリコン層直下に横たわるシリコン−ゲルマニウム合金層のゲルマニウム濃度をコントロールするように選ばれる（この濃度はｘに等しくてもよく、目的とされる適用に依っては、より高いかより低い値を持ってもよい）。
該層（単数または複数、これらの層の厚さの合計）の厚さｈｙは一般的に、０〜数ｎｍ、例えば１〜５もしくは１０ｎｍである。
該追加層（単数または複数）は、この技術分野の当業者には既知の如何なる方法、例えばＣＶＤ（化学蒸着）プロセスによって塗布されてもよく、好ましいプロセスはＲＰＣＶＤ（減圧化学蒸着）を介してのエピタキシーである。
１追加層は、該基板または幾つかの追加層上に、塗布されてよい。
図１Ａ〜４Ａおよび１Ｂ〜４Ｂ中、該基板は支持体（１１、２１、３１、４１）（単一材料、例えばＧｅ支持体、組成物支持体、例えばＳｉＧｅ適合層を伴うＳｉ）および緩和Ｓｉ１−ｘＧｅｘ層（１２、２２、３２、４２）を含み、例えばｘ＝０．３であるが、この層は勿論、例示としてのみ与えられるものである。
図１Ａ中例示される本発明による方法を履行する第１の方法では、単一追加層（１３）が塗布され、これは一般的に１〜数ｎｍの厚さｈｙを持ち（例えば、２、５、または１０ｎｍ）、この層（１３）は式Ｓｉ１−ｙＧｅｙを持ち、ｙの値は該層（１３）全体の厚さについて一定に保たれ、前に定義された通りであり、例えば０．２５に等しい（Ｓｉ０．７５Ｇｅ０．２５）。
図２Ａ中例示される本発明による方法を履行する第２の方法では、該追加層またはフィルム（２３）は、勾配を付けられた組成の層（２３）であり、ここではその初期のゲルマニウム濃度（ｙ）は、連続的に変動する。好ましくは、このゲルマニウム濃度は、該基板から連続的に減少して行き、該基板から離れて行って、厚さｈｙとなった時に最小となる。
例えば、該基板近くでのｙの値ｙ０は０．３〜０．１５であってもよく、厚さｈｙでのｙの値ｙｈｙは０．２５〜０．０５であり、ｈｙは恐らく１〜１０ｎｍである。
このことは、このゲルマニウム濃度勾配が例えば、１〜１０／１０００／ｎｍの割合にて、該基板表面から減少して行く勾配であってよいことを意味する。
該追加層（２３）はこれ故に、この第２の履行方法では、式Ｓｉ１−ｇｒａｄ ｙＧｅｇｒａｄ ｙによって定義されてよく、これ故に、式中、ｇｒａｄ ｙは、例えば０．３（該追加層／Ｓｉ１−ｘＧｅｘ層界面近傍）から下って０．１５（厚さｈｙにおける）にかけて、連続的に変動する。
図３Ａ中例示される本発明による方法を履行する第３の方法では、幾つかの追加層が塗布される。これ故に、図３Ａ中では、４層の追加層（３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ）が塗布されるが、これは１例に過ぎない。
これらの層（３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ）の合計の厚さは、前に既に定義されたがｈｙに等しく、各層が異なる厚さを持っていてもよく、または、同一の厚さを持っていてもよく、この厚さは一般的に、１ｎｍ〜数十ｎｍ（例えば２００ｎｍ）である。
幾つかの追加層がある場合、これらの層は一般的に、それらのｙ値において異なる。該ｙ値は好ましくは、該基板近傍に位置される該追加層（該基板３２との界面を形成する該層３３Ａ）から、ｈｙの厚さに位置される層（最外層３３Ｄ）にかけて減少して行き、これはｙ値ｙ０（これは好ましくは０．１〜０．５、例えば０．３）から下って行き、ｙ値ｙｈｙ（これは好ましくは０．０１〜０．３、例えば０．２）まで下って行く。
好ましくは、ｙ値は同じ段差だけ、または、幾つかの追加層の中の各追加層間の増加分Δｙだけ、減少する。
図３Ａでは４層の追加層が塗布されているが、ｙは例えば、該基板寄りの３３Ａ層についての０．２７５（ｙ０）から下って行って、最外層３３Ｄについての０．２００（ｙｈｙ）まで変動し、０．２５の段差または増加分Δｙを伴う。これら４層はこれ故に、０．２７５、０．２５０、０．２２５、および０．２００といったｙ値を持つことになるであろう。
第４の履行方法では、「補完層」と呼ばれる層が、該追加層（単数または複数）上に更に塗布される。これ故に、図４Ａでは、補完層（４４）が、例えばｈｗの厚さをもって、追加層（４３）上に塗布されている。該補完層はまた、酸化シリコンＳｉＯ２層へと完全に変換されてよい。変法として、それが直接、例えばＬＰＣＶＤによって塗布される酸化物（ＳｉＯ２）であってもよい。
この補完層は例えば、該追加層（単数または複数）の組成に対応して決定する厚さが許容するものよりも厚い酸化物の厚さを得ることが望まれる場合、有利である。有利なことに、この層は、例えば式Ｓｉ１−ｗＧｅｗのＳｉＧｅでできていてよい。この層は、酸化層へと完全に変換されるのであるが、高い結晶品質である必要はなく、それは、多晶質、非晶質、またはその他の単一晶であってもよく、高転位密度を有する。
一旦該追加層（単数または複数）および任意の該補完層が該Ｓｉ１−ｘＧｅｘ基板上に塗布されると、全体式Ｓｉ１−ｙＧｅｙの該追加層（単数または複数）の高温酸化が実施され、これによって、該追加層（単数または複数）および任意の該補完層が、完全または部分的に、酸化シリコンＳｉＯ２、またより厳密には、酸化シリコンＳｉＯ２層へと変換される。
該酸化は、以前定義されたように、高温、典型的には４００℃を上回る高温において実施される。形成されるＳｉＯ２酸化物は、「熱」ＳｉＯ２またはシリカとして定義される。
該酸化は、乾式酸化でもよい。この場合、該酸化は一般的に、該追加層（単数または複数）および任意の該補完層を、乾燥酸化ガス、例えば酸素と接触させるようにすることにより、実施される。
あるいは、該酸化は湿式酸化でもよく、つまり、該追加層および任意の該補完層が、蒸気、水素、および酸素混合物のような蒸気含有ガスと接触するようにさせられる。
該高温酸化効果の下、全体式Ｓｉ１−ｙＧｅｙおよび厚さｈｙの該追加層が、完全または部分的に、酸化シリコン層へと変換される。
もし補完層が存在して、既に酸化シリコンでできているのでなければ、これは完全に酸化シリコンへと変換されるであろうことが、特記されるべきである。
一般的に、ステップｂ）において、該追加層、あるいは、該追加層と任意の該補完層との組み合わせは、部分的にのみ酸化シリコンへと変換され、その表面上において酸化シリコンＳｉＯ２層を与えるが、これは厚さｈｚの式Ｓｉ１−ｚＧｅｚの層上に横たわっており、これ故に、式中、ｚは、この適用に関して望まれる該酸化物の上流（upstream）でのゲルマニウム濃度である。幾つかの場合では、ｚは有利にｘへと近づくであろうし、実質的にｘに等しくなることさえある。
換言すれば、該ＳｉＯ２フィルムまたは層がどんどん、該追加層表面上において形成され、該層が該Ｓｉ１−ｙＧｅｙ層中含有されるシリコンの酸化により得られるものなので、その組成は、厚さｈｚの該追加フィルムの残り（の部分）において、ゲルマニウムに富むようになり、この組成は、この厚さｈｚに亘って平均化されたものであるが、ｙ未満のｚを有するＳｉ１−ｚＧｅｚとなる。
本発明の方法を履行する第１の方法では、図１Ｂにおいて例示されるように、該酸化が結果的にＳｉＯ２層（１４）の形成へと至り、これは典型的に数ｎｍの厚さ（例えば、２、５、または１０ｎｍ）を有し、これはＳｉ１−ｙＧｅｙ追加層（１３）中生成され、そして厚さｈｚを有するＳｉ１−ｚＧｅｚ層（１５）は、その初期の追加層（１３）に比較してＧｅに富んでいる。
本発明の方法を履行する第２の方法では、図２Ｂにおいて例示されるように、該酸化が結果的にＳｉＯ２層（２４）の形成へと至り、これはＳｉ１−ｇｒａｄ ｙＧｅｇｒａｄ ｙ追加フィルムまたは層（２３）中生成され、その初期の追加層（２３）に比較してＧｅに富んでいる層（２５）である。
本発明による方法を履行する第３の方法では、図３Ｂにおいて例示されるように、該酸化が結果的にＳｉＯ２層（３４）の形成へと至り、これは追加フィルム（３３Ａ〜３３Ｄ）中生成され、その幾つかの初期の追加層（３３Ａ〜３３Ｄ）に比較してＧｅに富んでいる領域（３５）である（図３Ａ中では、これらの付番４）。
本発明による方法を履行する第３の方法では、図３Ｂにおいて例示されるように、該酸化が結果的にＳｉＯ２層（３４）の形成へと至り、これは追加フィルム（３３Ａ〜３３Ｄ）中生成され、その幾つかの初期の追加層（３３Ａ〜３３Ｄ）に比較してＧｅに富んでいる領域（３５）である（図３Ａ中では、これらの付番４）。
本発明の方法を履行する第４の方法では、図４Ｂにおいて例示されるように、該酸化が結果的にＳｉＯ２層（４５）の形成へと至り、これは補完フィルム（４４）中（つまり、該補完フィルム全体において）生成されるか、あるいは、これはこの補完フィルムを含有し、もしそれがＳｉＯ２でできていれば、追加フィルム（４３）の一部分において生成され、その初期の追加層（４３）に比較してＧｅに富んでいる層（４６）である。
例えば、本発明による方法は、例えばその記載に読者が言及してもよい米国特許第５，３７４，５６４号中記載の方法を使用して、フィルム移動（film transfer）に関して使用されてもよい。
ＧｅＯＩまたはＳｉＧｅＯＩタイプの構造の熱酸化物、これは将来的には被覆される酸化物またはＢＯｘであるが、本発明の方法により、生成される。
本発明の方法により提供される利点はこれ故に、電子（部品）品質のＳｉ１−ｘＧｅｘ／ＢＯｘ界面を持つものか、あるいは、本発明による方法のお陰で、この界面領域においてできるだけ一定なＳｉ１−ｘＧｅｘ層を持つものである。
この構造（ＧｅＯＩまたはＳｉＧｅＯＩ）は、本発明の方法により得られる構造から得られてもよく、つまり、その表面上において、１層の酸化物（ＳｉＯ２）により覆われた少なくとも１つのＳｉＧｅまたはＧｅフィルムを持っている構造である。
この構造において、例えば米国特許第５，３７４，５６４号に記載のような気体化学種の侵入により、このＳｉＧｅまたはＧｅフィルム中、被覆される弱い領域を作り出すよう注意が払われてもよく、該侵入は、該酸化の前もしくは後または該追加層の塗布前においてさえ、実施され得る。
この被覆された弱い層はこれ故に、ＳｉｘＧｅ１−ｘフィルム中またはＳｉｚＧｅ１−ｚフィルム中作り出されてもよい。この構造は次いで、当業者には既知の技術を使用して、分子結合により、最終的な基板、例えば表面が酸化されてもされなくともよいシリコン基板へと結合される。こうして得られた該構造は次いで、熱および／または機械処理により、この弱められた領域において分離される。この所望のＧｅＯＩまたはＳｉＧｅＯＩ構造はこれ故に、両側で得られ、この被覆されて弱められた領域の位置に依存して、その初期の構造の一部分が酸化され、Ｓｉ１−ｚＧｅｚ層の一部分と共に提供される該構造が酸化される。
あるいは、被覆された弱い領域を作り出す代わりに、本発明の方法により得られる構造が、分子結合により直接、最終的な基板へと結合されてもよく、その後この構造は、所望のＧｅＯＩまたはＳｉＧｅＯＩ構造を得るために、機械的および／または化学的処理によって、薄くされてよい。
本発明は今から、以下の実施例に言及して記載され、これらの実施例は例示のために与えられるが、限定を意味するものではない。
［実施例１］
この実施例では、本発明による方法の履行が、従来技術から既知の種々の技術、例えばＣＶＤまたはＲＰＣＶＤエピタキシー、例えば塗布に関する連続勾配技術を使用して、基板上において、例えばシリコンでできた基板（２００ｎｍのシリコン「初期」基板）上において、ＳｉＧｅ緩衝層の塗布をもって始まり、Ｓｉ１−ｘＧｅｘ層の濃度ｘが、その表面において０から所望の濃度へと連続的に変動する。
次に、厚さ１μｍの緩和Ｓｉ０．７Ｇｅ０．３フィルムが、積層したＳｉＧｅ緩衝層上において、例えばＣＶＤまたはＲＰＣＶＤエピタキシーにより、生産される。約６５ｎｍの、犠牲的および特異的なＳｉ０．７５Ｇｅ０．２５（ｙ＝０．２５）追加フィルムが次いで、本発明の方法により、例えばＣＶＤエピタキシーにより、該Ｓｉ０．７Ｇｅ０．３フィルム上に塗布される。
次に、該追加フィルムの熱処理、特に、９００℃の温度における流速８Ｌ／分を有する乾燥Ｏ２を使用した乾式酸化を含む熱処理が実施される。
ＳｉＯ２酸化物が、４時間５５ｎｍの割合にて生成される。該酸化物を形成させるための該追加層の「消耗」は約２５ｎｍであり、残存する該Ｓｉ１−ｚＧｅｚ追加層は約４０ｎｍの厚さを持っている。
この残存追加層のゲルマニウムによる富化は、例えばＳＩＭＳによって測定され、こうして、この層に関してはｚが約０．３７に等しくなる。
［実施例２］
この第２の実施例は、第１の実施例の酸化に関しての変法である。この実施例では、以前と同一の構造が、蒸気、Ｈ２（流速８Ｌ／分）、およびＯ２（流速４Ｌ／分）により、９００℃の温度において、湿式酸化を受ける。
ＳｉＯ２酸化物はこの場合、１５分７６ｎｍの割合にて生成される。該酸化物を形成させるための該追加層の「消耗」は約３５ｎｍであり、残存する該Ｓｉ１−ｚＧｅｚ追加層は約３０ｎｍの厚さを持っており、以前に説明されたようなメカニズムに依存して、ゲルマニウム濃度に富んでいる。
図１Ａおよび１Ｂは、本発明による方法を履行する第１の方法を例示し、ここで、式Ｓｉ１−ｙＧｅｙを持つ追加層またはフィルムが前記基板上に塗布され、該層またはフィルムは酸化により、Ｇｅに富む式Ｓｉ１−ｚＧｅｚのフィルムおよびＳｉＯ２フィルムを提供する。 図２Ａおよび２Ｂは、本発明による方法を履行する第２の方法を例示し、ここで、Ｓｉ１−ｇｒａｄ ｙＧｅｇｒａｄ ｙの勾配を付けられた組成物フィルムである追加層またはフィルムが前記基板上に塗布され、該層またはフィルムは酸化により、Ｇｅに富む式Ｓｉ１−ｇｒａｄ ｚＧｅｇｒａｄ ｚのフィルムおよびＳｉＯ２フィルムを提供する。 図３Ａおよび３Ｂは、本発明による方法を履行する第３の方法を例示し、ここで、式Ｓｉ１−ｙＧｅｙ（ｙの値は種々）を保有する幾つかの追加層またはフィルムが前記基板上に塗布され、これらの層は酸化により、Ｇｅに富む式Ｓｉ１−ｚＧｅｚのフィルムおよびＳｉＯ２フィルムを提供する。 図４Ａおよび４Ｂは、本発明による方法を履行する第４の方法を例示し、ここで、例えば式Ｓｉ１−ｗＧｅｗの補完層またはフィルムも前記Ｓｉ１−ｙＧｅｙ追加層上に塗布され、その酸化の間に、Ｇｅに富む式Ｓｉ１−ｚＧｅｚのフィルムが該追加層中生成され、ＳｉＯ２酸化物フィルムが該補完層および該追加層中生成される。

Claims (16)

  1. 式Ｓｉ１−ｘＧｅｘ（式中、ｘは０よりも大きく１以下）の基板上で、高温酸化により二酸化ケイ素層を調製する方法であって、該方法が以下の連続ステップ：
    ａ）厚さｈｙであり全体式Ｓｉ１−ｙＧｅｙ（式中、ｙは０よりも大きくｘ未満）の少なくとも１つの追加層が、式Ｓｉ１−ｘＧｅｘの該基板上に塗布されるステップ；および
    ｂ）全体式Ｓｉ１−ｙＧｅｙの該追加層の該高温酸化が実施され、これにより、該追加層が、完全または部分的に、酸化ケイ素ＳｉＯ２層へと変換されるステップ
    を含む方法。
  2. 前記基板が、支持体上で、好ましくは単一晶のＳｉ１−ｘＧｅｘ層から構成され、該支持体が、ゲルマニウムまたはケイ素のような単一材料でできているか、あるいは、例えばＳｉでできているような基礎基板を含み、該基礎基板上で、例えばＳｉＧｅでできている１つ以上の緩衝適合層（単数または複数）が作られる、請求項１に記載の方法。
  3. ｙおよび／またはｈｙが、前記酸化後に、前記酸化ケイ素層下に横たわる前記ＳｉＧｅ合金層のゲルマニウム濃度をコントロールするよう選ばれる、請求項１または２に記載の方法。
  4. ｙおよび／または前記厚さｈｙにより定義される前記追加層の組成が、前記Ｓｉ１−ｘＧｅｘ基板および／または前記酸化ケイ素ＳｉＯ２層の厚さおよび／または前記酸化ケイ素層直下に横たわる前記ケイ素−ゲルマニウム合金層のゲルマニウム濃度によって選ばれる、請求項１〜３のいずれか１項に記載の方法。
  5. ｙおよび／または前記厚さｈｙにより定義される前記追加層の組成が、Ｓｉ１−ｘＧｅｘおよびＳｉ１−ｙＧｅｙ間の結晶格子パラメーターにおける違いにより生成される歪みを制限するよう選ばれる、請求項１〜４のいずれか１項に記載の方法。
  6. ステップｂ）の間に、前記追加層が部分的に酸化ケイ素へと変換され、式Ｓｉ１−ｚＧｅｚおよび厚さｈｚの層上に酸化ケイ素層を与える、請求項１〜５のいずれか１項に記載の方法。
  7. ｚが実質的にｘに等しい、請求項６に記載の方法。
  8. 前記追加層が、前記ゲルマニウム濃度が連続的に変動し、好ましくは前記ゲルマニウム濃度が前記基板（側）から連続的に減少して行く勾配を付けられた組成の層である、請求項１〜７のいずれか１項に記載の方法。
  9. ｙ値において異なる幾つかの追加層が塗布される、請求項１〜８のいずれか１項に記載の方法。
  10. 前記基板近くに位置する前記追加層（側）から前記厚さｈｙに位置する層までｙ値が減少して行く、請求項９に記載の方法。
  11. ＳｉＧｅ補完層もまた、少なくとも１つの前記追加層上に塗布され、該補完層もまた、酸化ケイ素ＳｉＯ２層へと完全に変換される、請求項１〜１０のいずれか１項に記載の方法。
  12. ＳｉＯ２補完層もまた、少なくとも１つの前記追加層上に塗布される、請求項１〜１０のいずれか１項に記載の方法。
  13. 前記酸化が、乾式および／または湿式酸化熱処理による酸化である、請求項１〜１２のいずれか１項に記載の方法。
  14. 光学部品または電子部品を調製する方法であって、二酸化ケイ素層が、請求項１〜１３のいずれか１項に記載の方法により調製される少なくとも１つのステップを含む、方法。
  15. Ｓｉ１−ｘＧｅｘＯＩ構造体を調製する方法であって、酸化ケイ素ＳｉＯ２層により覆われるＳｉ１−ｘＧｅｘフィルムを含む構造体が、請求項１〜１３のいずれか１項に記載の方法により調製され、該Ｓｉ１−ｘＧｅｘフィルム内に位置する層が、ステップｂ）前もしくは後に、例えば気体状化学種の侵入により弱体化され、この弱められた層を含むこの構造体が、基板、例えばシリコン基板へと結合され、該基板および該構造体を含む組み立て品を得、この組み立て品が、熱処理および／または機械処理により、この弱められた層において分離される方法。
  16. Ｓｉ１−ｘＧｅｘＯＩ構造体を調製する方法であって、酸化ケイ素ＳｉＯ２層により覆われるＳｉ１−ｘＧｅｘフィルムを含む構造体が、請求項１〜１３のいずれか１項に記載の方法により調製され、この構造体が基板へと結合され、該基板および該構造体を含む組み立て品を得、この組み立て品が、機械的および／または化学的に薄くされる方法。
JP2005088550A 2004-03-25 2005-03-25 Ｓｉ１−ｘＧｅｘの基板上で酸化により二酸化ケイ素層を調製する方法、光学部品または電子部品を調製する方法、およびＳｉ１−ｘＧｅｘＯＩ構造体を調製する方法 Active JP5175424B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0450590 2004-03-25
FR0450590A FR2868202B1 (fr) 2004-03-25 2004-03-25 Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.

Publications (3)

Publication Number Publication Date
JP2005322891A true JP2005322891A (ja) 2005-11-17
JP2005322891A5 JP2005322891A5 (ja) 2013-01-17
JP5175424B2 JP5175424B2 (ja) 2013-04-03

Family

ID=34855231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088550A Active JP5175424B2 (ja) 2004-03-25 2005-03-25 Ｓｉ１−ｘＧｅｘの基板上で酸化により二酸化ケイ素層を調製する方法、光学部品または電子部品を調製する方法、およびＳｉ１−ｘＧｅｘＯＩ構造体を調製する方法

Country Status (4)

Country Link
US (1) US7435690B2 (ja)
EP (1) EP1580805B1 (ja)
JP (1) JP5175424B2 (ja)
FR (1) FR2868202B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532276A (ja) * 2005-02-24 2008-08-14 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ ＳｉＧｅ層の熱酸化およびその諸応用例
JP2010219249A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2021507533A (ja) * 2017-12-20 2021-02-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 垂直型トランジスタのための自己整合された底部スペーサを形成する方法及び半導体デバイス

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP4413580B2 (ja) * 2003-11-04 2010-02-10 株式会社東芝 素子形成用基板の製造方法
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US8440547B2 (en) 2009-02-09 2013-05-14 International Business Machines Corporation Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US10256098B2 (en) * 2015-10-29 2019-04-09 Micron Technology, Inc. Integrated assemblies containing germanium
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136036A (ja) * 1985-12-10 1987-06-19 Nec Corp 絶縁膜形成法
JPH01143220A (ja) * 1987-11-27 1989-06-05 Nec Corp ゲルマニウムの保護膜およびその製造方法
JP2002539613A (ja) * 1999-03-12 2002-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果デバイス用高速Ｇｅチャネル・ヘテロ構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089428A (en) * 1989-12-27 1992-02-18 Texas Instruments Incorporated Method for forming a germanium layer and a heterojunction bipolar transistor
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
WO2001001465A1 (en) 1999-06-25 2001-01-04 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
JP3647777B2 (ja) * 2001-07-06 2005-05-18 株式会社東芝 電界効果トランジスタの製造方法及び集積回路素子
US7008864B2 (en) * 2001-10-26 2006-03-07 Sige Semiconductor Inc. Method of depositing high-quality SiGe on SiGe substrates
US20030230778A1 (en) * 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6673696B1 (en) * 2003-01-14 2004-01-06 Advanced Micro Devices, Inc. Post trench fill oxidation process for strained silicon processes
US7022593B2 (en) * 2003-03-12 2006-04-04 Asm America, Inc. SiGe rectification process
EP1667214B1 (en) * 2003-09-10 2012-03-21 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer
JP4413580B2 (ja) * 2003-11-04 2010-02-10 株式会社東芝 素子形成用基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136036A (ja) * 1985-12-10 1987-06-19 Nec Corp 絶縁膜形成法
JPH01143220A (ja) * 1987-11-27 1989-06-05 Nec Corp ゲルマニウムの保護膜およびその製造方法
JP2002539613A (ja) * 1999-03-12 2002-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果デバイス用高速Ｇｅチャネル・ヘテロ構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532276A (ja) * 2005-02-24 2008-08-14 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ ＳｉＧｅ層の熱酸化およびその諸応用例
JP2010219249A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2021507533A (ja) * 2017-12-20 2021-02-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 垂直型トランジスタのための自己整合された底部スペーサを形成する方法及び半導体デバイス
JP7266352B2 (ja) 2017-12-20 2023-04-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 垂直型トランジスタのための自己整合された底部スペーサを形成する方法及び半導体デバイス

Also Published As

Publication number Publication date
US7435690B2 (en) 2008-10-14
EP1580805B1 (fr) 2013-06-19
EP1580805A2 (fr) 2005-09-28
FR2868202A1 (fr) 2005-09-30
FR2868202B1 (fr) 2006-05-26
EP1580805A3 (fr) 2010-10-20
US20050215071A1 (en) 2005-09-29
JP5175424B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5175424B2 (ja) Ｓｉ１−ｘＧｅｘの基板上で酸化により二酸化ケイ素層を調製する方法、光学部品または電子部品を調製する方法、およびＳｉ１−ｘＧｅｘＯＩ構造体を調製する方法
KR100979148B1 (ko) 반도체 웨이퍼 및 그 제조 방법
US5685946A (en) Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
JP2694120B2 (ja) 疑似基板構造体
US6991956B2 (en) Methods for transferring a thin layer from a wafer having a buffer layer
EP1595280B8 (en) Buffer structure for heteroepitaxy on a silicon substrate
US20090170295A1 (en) MANUFACTURING METHOD FOR A SEMI-CONDUCTOR ON INSULATOR SUBSTRATE COMPRISING A LOCALISED Ge ENRICHED STEP
JP2005322891A5 (ja) Ｓｉ1-xＧｅxの基板上で酸化により二酸化ケイ素層を調製する方法、光学部品または電子部品を調製する方法、およびＳｉ1-xＧｅxＯＩ構造体を調製する方法
JP2002525255A (ja) 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
US7427779B2 (en) Microstructure for formation of a silicon and germanium on insulator substrate of Si1-XGeX type
US8394194B1 (en) Single crystal reo buffer on amorphous SiOx
JP3491050B2 (ja) 炭化けい素半導体装置の熱酸化膜形成方法
JPH08143398A (ja) 誘電体薄膜上の無欠陥化合物の半導体薄膜の製造方法
JP2005210071A (ja) 半導体基板ならびにその製造方法
JP2006344865A (ja) Ｓｏｉ基板及び該基板の製造方法
JP2005229062A (ja) Ｓｏｉ基板及びその製造方法
JP4905784B2 (ja) 剥離基板の製造方法
JP2004363199A (ja) 半導体基板の製造方法
Fathauer et al. New class of Si‐based superlattices: Alternating layers of crystalline Si and porous amorphous Si1− x Ge x alloys
JPS62136036A (ja) 絶縁膜形成法
WO2023037490A1 (ja) ナノワイヤおよびその製造方法
JP2742854B2 (ja) 半導体薄膜の製造方法
JP2000091176A (ja) 基板張り合わせ方法
JP2652346B2 (ja) シリコンウエーハの製造方法
JPH08316444A (ja) 半導体多層材料及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110408

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250