JP2000091176A - 基板張り合わせ方法 - Google Patents

基板張り合わせ方法

Info

Publication number
JP2000091176A
JP2000091176A JP10274368A JP27436898A JP2000091176A JP 2000091176 A JP2000091176 A JP 2000091176A JP 10274368 A JP10274368 A JP 10274368A JP 27436898 A JP27436898 A JP 27436898A JP 2000091176 A JP2000091176 A JP 2000091176A
Authority
JP
Japan
Prior art keywords
substrate
silicon layer
amorphous silicon
layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10274368A
Other languages
English (en)
Inventor
Masahito Kigami
雅人 樹神
Tsutomu Uesugi
勉 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP10274368A priority Critical patent/JP2000091176A/ja
Publication of JP2000091176A publication Critical patent/JP2000091176A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 1000℃以下の温度領域の熱処理でも適用
可能な基板張り合わせ方法を提供する。 【解決手段】 本発明の基板張り合わせ方法は、(a)
第1のシリコン基板10と第2のシリコン基板(単結晶
シリコン基板)20との間に非晶質シリコン層14を介
在させる工程、および(b)非晶質シリコン層14が単
結晶シリコン層18(または多結晶シリコン層)になる
ような熱処理を非晶質シリコン層14に施す工程、を含
む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板と基板との張
り合わせ方法に関する。
【0002】
【背景技術】従来、シリコン基板とシリコン基板とを張
り合わる技術を、たとえばSOI構造を形成する手段と
して適用する場合、以下のような手法がとられている
(電子情報通信学会,研究会資料,SDM91−19
4,pp9−14)。
【0003】(1)張り合わせたい二つの基板のそれぞ
れの表面に酸洗浄することによりOH基を終端させる。
【0004】(2)次に、基板と基板とを突き合わせ
る。この突き合わせは、OHが終端された一の基板の表
面と、OHが終端された他の基板の表面とが接するよう
に行われる。
【0005】(3)その後、1000℃程度あるいはそ
れより高い温度の熱処理を行い、基板と基板とを張り合
わせる。
【0006】ここで、熱処理の温度が1000℃程度あ
るいはそれより高い温度でなければならない理由は、熱
処理の温度が1000℃より低い温度であると、シリコ
ン基板の表面に凹凸が生じ、十分な接合強度が得られな
いからである。
【0007】しかし、このような高い温度で熱処理を行
うと、半導体層の不純物領域の不純物拡散による乱れ
や、それに伴う半導体素子の破壊などが生じたりする問
題がある。
【0008】
【発明が解決しようとする課題】本発明の目的は、10
00℃以下の温度領域の熱処理でも適用可能な基板張り
合わせ方法を提供することにある。
【0009】
【課題を解決するための手段】本発明の基板張り合わせ
方法は、一の基板と他の基板とを張り合わせる方法であ
って、以下の工程(a)および(b)を含む。
【0010】(a)一の基板と他の基板との間に非晶質
シリコン層を介在させる工程、および(b)前記非晶質
シリコン層が単結晶シリコン層または多結晶シリコン層
になる熱処理を該非晶質シリコン層に施す工程。
【0011】この基板張り合わせ方法によれば、前記非
晶質シリコン層が熱処理されて、単結晶シリコン層また
は多結晶シリコン層となることにより、一の基板と他の
基板との張り合わせが達成される。また、非晶質シリコ
ン層が単結晶シリコン層または多結晶シリコン層になる
温度の熱処理で済むため、従来のように、1000℃程
度あるいはそれより高い温度の熱処理を要しない。
【0012】本発明の基板張り合わせ方法は、さらに、
たとえば、以下のいずれかの工程を含むことが好まし
い。
【0013】(1)第1に、前記工程(a)の前に、相
互に接することになる前記一の基板の表面および前記非
晶質シリコン層の表面に水素を終端する工程を含む。
【0014】このように非晶質シリコン層の面と基板の
面とが接し合うそれぞれの面に水素を終端させることに
より、それら表面が化学的に安定な状態になり、それら
表面の酸化を防止することができる。したがって、それ
らの表面の接合面において、接合が強くなる。
【0015】(2)第2に、前記工程(a)の前に、相
互に接することになる第1の非晶質シリコン層と第2の
非晶質シリコン層の表面に水素を終端する工程を含む。
【0016】このように、相互に接することになる第1
の非晶質シリコン層と第2の非晶質シリコン層の表面に
水素を終端することにより、それら表面が化学的に安定
な状態になり、それら表面の酸化を防止することができ
る。したがって、それらの表面の接合面において、接合
が強くなる。
【0017】さらに、本発明の基板張り合わせ方法は、
前記一の基板が単結晶シリコン基板であることが好まし
い。
【0018】このように、基板が単結晶シリコン基板か
らなることにより、熱処理によって、単結晶シリコン基
板の結晶面から、固相エピタキシャル成長により非晶質
シリコン層が単結晶化され、固相成長層が形成される。
固相成長層が形成されることにより、単結晶シリコン基
板と固相成長層との接合が強くなる。
【0019】また、本発明の基板張り合わせ方法は、さ
らに、前記一の基板と前記非晶質シリコン層との間およ
び前記他の基板と前記非晶質シリコン層との間のうち少
なくともいずれか一方に、絶縁層を介在させる工程を含
んでいてもよい。
【0020】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
【0021】(第1の実施の形態) (張り合わせ基板の構造)図1(f)は、本発明の実施
の形態にかかる張り合わせ基板100を模式的に示す断
面図である。
【0022】図1(f)に示す張り合わせ基板100
は、第1のシリコン基板10と第2のシリコン基板20
とが対向している。第1のシリコン基板10と第2のシ
リコン基板20との間には、第1のシリコン基板10側
から順に、絶縁層12と固相成長層(以下「SPE層」
という)18とが介在している。第2のシリコン基板2
0は、単結晶である。SPE層18は、第2のシリコン
基板20の結晶面22から、固相エピタキシャル成長に
より非晶質シリコン層14を単結晶化した単結晶層であ
る。
【0023】以下に、第1のシリコン基板10と第2の
シリコン基板20との張り合わせ方法について説明す
る。
【0024】(基板張り合わせ方法)図1は、基板の張
り合わせる工程を示す模式図である。
【0025】(1)まず、図1(a)に示すように、第
1のシリコン基板10の上に、例えば任意の膜厚の二酸
化ケイ素(SiO2 )からなる絶縁層12を形成する。
絶縁層12の製造条件は特に制限されないが、例えば、
熱酸化プロセス等を用いることができる。
【0026】(2)ついで、図1(b)に示すように、
膜厚が10nm以上の非晶質シリコン層14を絶縁層1
2上に形成する。非晶質シリコン層14の形成は、たと
えば、減圧CVD装置内の温度を500〜550℃程度
まで昇温し、第1のシラン系化合物ガスを、例えば30
0SCCMの流量で流す減圧CVD法により行われる。
【0027】第1のシラン系化合物としては、特に制限
されないが、モノシラン,ジシラン,トリシラン,テト
ラシラン等を例示することができる。
【0028】以下、上記一連の工程で形成された第1の
シリコン基板10,絶縁層12および非晶質シリコン層
14からなる層構造を基板積層体16という。
【0029】(3)次に、図1(c)に示すように、非
晶質シリコン層14の表面に水素30を終端させる。こ
のように、非晶質シリコン層14の表面に水素30を終
端させることで、非晶質シリコン層14の表面を化学的
に安定な状態とすることができ、その表面の酸化を防止
することができる。
【0030】非晶質シリコン層14の表面に水素30を
終端させる方法としては、たとえば、エッチングを挙げ
ることができる。エッチングとして好ましくは、水素含
有化合物によるエッチングを挙げることができる。水素
含有化合物によるエッチングによれば、非晶質シリコン
層14の表面に自然酸化膜が形成されていた場合に、こ
の自然酸化膜を除去することができる利点を有する。
【0031】水素含有化合物によるエッチングとして
は、希フッ化水素溶液によるウェットエッチング、ある
いは水素,塩酸,フッ酸等によるドライエッチング等を
用いることができ、特にフッ化水素を1〜5重量%の割
合で含む溶液によるウェットエッチングがプロセスの簡
便化,表面の化学的安定性の点より好ましい。
【0032】(4)また、図1(d)に示すように、基
板積層体16とは別に、単結晶シリコンからなる第2の
シリコン基板20を用意する。図1(e)に示すよう
に、この第2のシリコン基板20の表面に水素30を終
端させる。このようにして、第2のシリコン基板20の
表面に水素を終端させることにより、第2のシリコン基
板20の表面を化学的に安定な状態とすることができ、
その表面の酸化を防止することができる。
【0033】第2のシリコン基板の表面に水素30を終
端させる手法としては、上述の工程(3)で示した手法
を適用することができる。
【0034】(5)次いで、図1(f)に示すように、
基板積層体16と第2のシリコン基板20とを突き合わ
せる。この突き合わせは、水素30が終端された非晶質
シリコン層14の表面と、水素30が終端された第2の
シリコン基板20の表面とが接するようにしてなされ
る。
【0035】(6)次いで、突き合わされた基板積層体
16と第2のシリコン基板20とを、550℃以上、好
ましくは580〜1000℃、より好ましくは580〜
600℃の温度で、たとえば4〜24時間アニールをす
る。このようにアニールすることにより、第2のシリコ
ン基板20の結晶面22から、固相エピタキシャル成長
により非晶質シリコン層14が単結晶化され、こうし
て、SPE層18が形成される。このように、SPE層
18が第2のシリコン基板20を種結晶として形成され
ることにより、結果として、第1のシリコン基板10と
第2のシリコン基板20とが、SPE層18を介して張
り合わされることになる。
【0036】本実施の形態の基板張り合わせ方法におい
て特徴的なことは、主として以下の二つの点にある。
【0037】(1)第1に、第2のシリコン基板20を
種結晶として、非晶質シリコン層14を単結晶化し、S
PE層18を形成することにより、第1のシリコン基板
10と第2のシリコン基板20との張り合わせを達成す
る点である。
【0038】このようにして、第1のシリコン基板10
と第2のシリコン基板20との張り合わせを行うことに
より、次のような利点がある。
【0039】シリコン基板とシリコン基板との間に非晶
質シリコンを介さずに、それら基板を直接に張り合わせ
た場合に、良好な張り合わせを行うためには、熱処理の
温度は、1000℃程度あるいはそれより高い温度が必
要である。しかし、本発明によれば、熱処理の温度は、
第2のシリコン基板20を種結晶として、非晶質シリコ
ン層14が単結晶化する温度、すなわち550℃以上で
あればよい。そのため、熱処理の温度が1000℃以下
の温度領域においてもシリコン基板とシリコン基板との
張り合わせが可能となる。また、熱処理の温度を100
0℃以下の低温度で行った場合には、たとえば、高温の
熱処理において生じる半導体層の不純物領域の不純物拡
散による乱れ、半導体素子の破壊などを確実に防止する
ことができる利点を有する。
【0040】(2)第2に、基板積層体16の非晶質シ
リコン層14の表面およびその表面と接することになる
第2のシリコン基板20の表面に水素を終端させている
点である。
【0041】非晶質シリコン層14の面と第2のシリコ
ン基板20の面とが接し合うそれぞれの面に水素を終端
させることにより、それら表面が化学的に安定な状態に
なり、それら表面の酸化を防止することができる。その
ため、非晶質シリコン層14を単結晶化させる際に、第
2のシリコン基板20の結晶面22から、良好なエピタ
キシャル成長を達成することができる。
【0042】(第2の実施の形態) (張り合わせ基板)図2(h)は、本発明の実施の形態
にかかる張り合わせ基板200を模式的に示す断面図で
ある。
【0043】図2(h)に示す張り合わせ基板200
は、第1の基板40と第2の基板50とが対向してい
る。第1の基板40と第2の基板50との間には、第1
の基板40側から順に、絶縁層42と多結晶シリコン層
70とが介在している。
【0044】第1の基板40の材質は、絶縁層42と密
着性が高いものであれば特に限定されず、たとえば、シ
リコン,GaAs系半導体,融点が600℃以上の高融
点ガラス,融点が600℃以上の高融点金属などからな
る。
【0045】第2の基板50の材質は、多結晶シリコン
層70と密着性が高いものであれば特に限定されず、た
とえば、GaAs系半導体,融点が600℃以上の高融
点ガラス,融点が600℃以上の高融点金属などからな
る。
【0046】以下に、第1の基板40と第2の基板50
との張り合わせ方法について説明する。
【0047】(基板張り合わせ方法)図2は、基板の張
り合わせる工程を示す模式図である。
【0048】(1)まず、図2(a)に示すように、第
1の基板40を用意する。次いで、図2(b)に示すよ
うに、第1の基板40上に二酸化ケイ素からなる絶縁層
42を形成する。この絶縁層42の製造条件は、特に限
定されないが、たとえば、熱酸化法,CVD法,PVD
法などを用いることができる。
【0049】(2)図2(b)に示すように、絶縁層4
2上に第1の非晶質シリコン層44を形成する。この第
1の非晶質シリコン層44は、第1の実施の形態の工程
(2)と同様にして形成することができる。
【0050】(3)図2(c)に示すように、第1の非
晶質シリコン層44の表面に水素60を終端させる。第
1の非晶質シリコン層44の表面に水素60を終端させ
る方法は、第1の実施の形態の工程(3)と同様であ
る。このように、第1の非晶質シリコン層44の表面に
水素60を終端させることで、第1の非晶質シリコン層
44の表面を化学的に安定な状態とすることができ、そ
の表面の酸化を防止することができる。
【0051】図2(c)に示す、上記一連の工程(1)
〜工程(3)で得られた、第1の基板40、絶縁層42
および第1の非晶質シリコン層44からなる層構造を第
1の基板積層体46という。
【0052】(4)また、図2(d)に示すように、第
1の基板積層体とは別に、第2の基板50を用意する。
図2(e)に示すように、この第2の基板50上に第2
の非晶質シリコン層52を形成する。この第2の非晶質
シリコン層52は、第1の実施の形態の工程(2)と同
様にして形成することができる。
【0053】(5)図2(f)に示すように、第2の非
晶質シリコン層52の表面に水素60を終端させる。第
2の非晶質シリコン層52の表面に水素60を終端させ
る方法は、第1の実施の形態の工程(3)と同様であ
る。このように、第2の非晶質シリコン層52の表面に
水素60を終端させることで、第2の非晶質シリコン層
52の表面を化学的に安定な状態とすることができ、そ
の表面の酸化を防止することができる。
【0054】図2(f)に示す、上記の工程(4)およ
び工程(5)で得られた、第2の基板50および第2の
非晶質シリコン層52を第2の基板積層体54という。
【0055】(6)図2(g)に示すように、第1の基
板積層体46と第2の基板積層体54とを突き合わせ
る。この突き合わせは、水素60が終端された第1の非
晶質シリコン層44の表面と、水素60が終端された第
2の非晶質シリコン層52の表面とが接するようにして
なされる。
【0056】(7)次いで、突き合わされた第1の基板
積層体46と第2の基板積層体54とを、550℃以
上、好ましくは580〜1000℃、より好ましくは、
580〜600℃の温度で、4〜24時間アニールをす
る。このようにアニールすることにより、第1の非晶質
シリコン層44および第2の非晶質シリコン層52と
が、一体化して多結晶化し、第2の基板50と絶縁層4
2との間に、図2(h)に示すように、多結晶シリコン
層70が形成される。このように、第1の非晶質シリコ
ン層44および第2の非晶質シリコン層52が一体化し
て、多結晶シリコン層70となることにより、結果とし
て、第1の基板40と第2の基板50とが、多結晶シリ
コン層70を介して張り合わされることになる。
【0057】なお、本実施の形態では、非晶質シリコン
層を熱処理することにより、多結晶シリコン層70が形
成され、SPE層は形成されない。このように多結晶シ
リコン層70が形成されるのは、第2の基板50が単結
晶シリコン層からなっていないため、第2の非晶質シリ
コン層52と接する第2の基板50の面から、固相エピ
タキシャル成長が行われず、非晶質シリコン層が単結晶
化されないことによる。
【0058】本実施の形態の基板張り合わせ方法におい
て特徴的なことは、主として以下の2つの点にある。
【0059】(1)第1に、第1の非晶質シリコン層4
4および第2の非晶質シリコン層52とを熱処理し、多
結晶シリコン層70を形成することにより、第1の基板
40と第2の基板50との張り合わせを達成する点であ
る。
【0060】このようにして、第1の基板40と第2の
基板50との張り合わせを行うことにより、次のような
利点がある。
【0061】本発明によれば、熱処理の温度は、第1の
非晶質シリコン層44および第2の非晶質シリコン層5
2とが一体化して多結晶化する温度、すなわち550℃
以上であればよい。そのため、1000℃以上の温度の
熱処理を要しない。
【0062】(2)第2に、第1の非晶質シリコン層4
4と第2の非晶質シリコン層52とが接し合うそれぞれ
の表面に水素60を終端させている点である。
【0063】このように水素60を終端させることによ
り、水素60が終端された第1の非晶質シリコン層44
および第2の非晶質シリコン層52の表面が化学的に安
定な状態になり、それぞれの表面の酸化を防止すること
ができる。そのため、第1の非晶質シリコン層44と第
2の非晶質シリコン層52とを多結晶化させる際に、第
1の非晶質シリコン層44と第2の非晶質シリコン層5
2との接合面において、強固な第1の非晶質シリコン層
44と第2の非晶質シリコン層52との接合が達成され
る。
【0064】
【実施例】(サンプルの作成)シリコン基板の上に、熱
酸化プロセスにより、膜厚100nmの二酸化ケイ素か
らなる絶縁層を形成する。ついで、減圧CVD装置内の
温度を520℃程度まで昇温し、Si2 6 のシラン系
化合物ガスを、300SCCMの流量で流す減圧CVD
法により、膜厚100nmの非晶質シリコン層を絶縁層
上に形成する。非晶質シリコン層の形成過程の初期にお
いては、堆積速度は、10nm/分とした。
【0065】以下、上記一連の工程で形成されたシリコ
ン基板,絶縁層および非晶質シリコン層からなる層構造
を基板積層体という。
【0066】次に、基板積層体を1重量%のフッ化水素
溶液に浸漬し、非晶質シリコン層の表面に水素を終端す
る。
【0067】基板積層体とは別に、単結晶シリコン基板
を用意する。この単結晶シリコン基板を基板積層体と同
様にして、1重量%のフッ化水素溶液に浸漬し、単結晶
シリコン基板の表面に水素を終端する。
【0068】次いで、基板積層体と単結晶シリコン基板
とを突き合わせる。この突き合わせは、水素が終端され
た非晶質シリコン層の表面と、水素が終端された単結晶
シリコン基板の表面とが接するようにしてなされる。
【0069】その後、突き合わされた基板積層体と単結
晶シリコン基板とを、600℃の温度で、8時間アニー
ル行ない、非晶質シリコン層を単結晶化し、SPE層を
形成した。
【0070】(実験例)得られた張り合わせ基板のサン
プルについて、以下の実験を行った。
【0071】(1)図3は、張り合わせ基板のサンプル
の断面の結晶状態を示すTEM写真である。図4は、図
3のTEM写真に示された張り合わせ基板の断面構造を
模式的に示した図である。図5は、図4におけるAの部
分に相当する図3の張り合わせ基板の断面構造部分を拡
大したTEM写真である。
【0072】図5から、単結晶シリコン基板の結晶面か
ら、固相エピタキシャル成長により、非晶質シリコン層
が単結晶化して、きわめて良好なSPE層が形成されて
いることがわかる。
【0073】(2)単結晶シリコン基板とSPE層との
接合強度を調べるために、以下の実験を行った。
【0074】シリコン基板と単結晶シリコン基板とを離
す方向に、シリコン基板と単結晶シリコン基板に外力を
加えた。そうしたところ、絶縁層とSPE層との界面に
おいて、剥離した。この結果は、単結晶シリコン基板と
SPE層との接合は、絶縁層とSPE層との接合よりも
強固であるということを示す。
【0075】
【図面の簡単な説明】
【図1】第1の実施の形態にかかる基板の張り合わせる
工程を示す模式図である。
【図2】第2の実施の形態にかかる基板の張り合わせる
工程を示す模式図である。
【図3】実施例で得られた張り合わせ基板の断面構造を
示すTEM写真である。
【図4】図3のTEM写真に示された張り合わせ基板の
断面構造を模式的に示した図である。
【図5】図4におけるAの部分に相当する図3の張り合
わせ基板の断面構造部分を拡大したTEM写真である。
【符号の説明】
10 第1のシリコン基板 12 絶縁層 14 非晶質シリコン層 16 基板積層体 18 SPE層 20 第2のシリコン基板 22 第2のシリコン基板の面 30 水素 40 第1の基板 42 絶縁層 44 第1の非晶質シリコン層 46 第1の積層体 50 第2の基板 52 第2の非晶質シリコン層 54 第2の積層体 60 水素 70 多結晶シリコン層 100,200 張り合わせ基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一の基板と他の基板とを張り合わせる方
    法であって、以下の工程(a)および(b)を含む基板
    張り合わせ方法。 (a)一の基板と他の基板との間に非晶質シリコン層を
    介在させる工程、および(b)前記非晶質シリコン層が
    単結晶シリコン層または多結晶シリコン層になる熱処理
    を該非晶質シリコン層に施す工程。
  2. 【請求項2】 請求項1において、 さらに、前記工程(a)の前に、相互に接することにな
    る前記一の基板の表面および前記非晶質シリコン層の表
    面に水素を終端する工程を含む基板張り合わせ方法。
  3. 【請求項3】 請求項2において、 前記一の基板が単結晶シリコン基板である基板張り合わ
    せ方法。
  4. 【請求項4】 請求項1において、 さらに、前記工程(a)の前に、相互に接することにな
    る第1の非晶質シリコン層と第2の非晶質シリコン層の
    表面に水素を終端する工程を含む基板張り合わせ方法。
  5. 【請求項5】 請求項1ないし4のいずれかにおいて、 さらに、前記一の基板と前記非晶質シリコン層との間お
    よび前記他の基板と前記非晶質シリコン層との間のうち
    少なくともいずれか一方に、絶縁層を介在させる工程を
    含む基板張り合わせ方法。
JP10274368A 1998-09-10 1998-09-10 基板張り合わせ方法 Withdrawn JP2000091176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10274368A JP2000091176A (ja) 1998-09-10 1998-09-10 基板張り合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10274368A JP2000091176A (ja) 1998-09-10 1998-09-10 基板張り合わせ方法

Publications (1)

Publication Number Publication Date
JP2000091176A true JP2000091176A (ja) 2000-03-31

Family

ID=17540692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10274368A Withdrawn JP2000091176A (ja) 1998-09-10 1998-09-10 基板張り合わせ方法

Country Status (1)

Country Link
JP (1) JP2000091176A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152248A (ja) * 2007-12-18 2009-07-09 Seiko Epson Corp 接合方法、接合体、半導体装置および光電変換素子
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
WO2015002266A1 (ja) * 2013-07-05 2015-01-08 株式会社豊田自動織機 半導体基板の製造方法
FR3045935A1 (fr) * 2015-12-22 2017-06-23 Commissariat Energie Atomique Procede de fabrication d’un empilement de dispositifs electroniques.

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152248A (ja) * 2007-12-18 2009-07-09 Seiko Epson Corp 接合方法、接合体、半導体装置および光電変換素子
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
WO2015002266A1 (ja) * 2013-07-05 2015-01-08 株式会社豊田自動織機 半導体基板の製造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法
US20160204023A1 (en) * 2013-07-05 2016-07-14 Kabushiki Kaisha Toyota Jidoshokki Manufacturing method for semiconductor substrate
US9761479B2 (en) 2013-07-05 2017-09-12 Kabushiki Kaisha Toyota Jidoshokki Manufacturing method for semiconductor substrate
KR101846299B1 (ko) 2013-07-05 2018-05-18 가부시키가이샤 사이콕스 반도체 기판의 제조 방법
FR3045935A1 (fr) * 2015-12-22 2017-06-23 Commissariat Energie Atomique Procede de fabrication d’un empilement de dispositifs electroniques.
US9786658B2 (en) 2015-12-22 2017-10-10 Commissariat à l'Energie Atomique et aux Energies Alternatives Fabrication method of a stack of electronic devices

Similar Documents

Publication Publication Date Title
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP3237888B2 (ja) 半導体基体及びその作製方法
US7839001B2 (en) Methods for making substrates and substrates formed therefrom
US8053330B2 (en) Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
TWI758133B (zh) 製備多層結構的方法
JPH1197379A (ja) 半導体基板及び半導体基板の製造方法
JP2001015721A (ja) 複合部材の分離方法及び薄膜の製造方法
JP2000349267A (ja) 半導体部材の作製方法
KR100740032B1 (ko) 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
JPH06275525A (ja) Soi基板及びその製造方法
JP2000091176A (ja) 基板張り合わせ方法
JPH06224404A (ja) 集積回路装置の製造方法
JPH11354761A (ja) Soi基板及びその製造方法
JPH08316443A (ja) Soi基板及びその製造方法
JP5053252B2 (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
JPH08250421A (ja) 半導体基板の製造方法および半導体基板
JP4547056B2 (ja) 貼り合せsoiウェーハの製造方法
JPH08316442A (ja) Soi基板及びその製造方法
JPH056883A (ja) 半導体基板の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
US11211259B2 (en) Structure and method for embedded gettering in a silicon on insulator wafer
JPH05152180A (ja) 半導体装置及び製造方法
JP3237889B2 (ja) 半導体基体及びその作製方法
JP2608443B2 (ja) 半導体ウエハの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110