FR3045935A1 - Procede de fabrication d’un empilement de dispositifs electroniques. - Google Patents

Procede de fabrication d’un empilement de dispositifs electroniques. Download PDF

Info

Publication number
FR3045935A1
FR3045935A1 FR1563133A FR1563133A FR3045935A1 FR 3045935 A1 FR3045935 A1 FR 3045935A1 FR 1563133 A FR1563133 A FR 1563133A FR 1563133 A FR1563133 A FR 1563133A FR 3045935 A1 FR3045935 A1 FR 3045935A1
Authority
FR
France
Prior art keywords
layer
polycrystalline
dielectric layer
substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1563133A
Other languages
English (en)
Other versions
FR3045935B1 (fr
Inventor
Benoit Mathieu
Claire Fenouillet-Beranger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1563133A priority Critical patent/FR3045935B1/fr
Priority to US15/388,617 priority patent/US9786658B2/en
Publication of FR3045935A1 publication Critical patent/FR3045935A1/fr
Application granted granted Critical
Publication of FR3045935B1 publication Critical patent/FR3045935B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ce procédé comporte les étapes : a) prévoir une première structure comportant successivement un premier substrat (10), un premier dispositif électronique (11), une première couche diélectrique (12); une deuxième structure comportant successivement un deuxième substrat, une couche active (21), une deuxième couche diélectrique (22), et une couche semi-conductrice polycristalline, la couche active (21) étant destinée à former un deuxième dispositif électronique; b) bombarder la couche semi-conductrice polycristalline par un faisceau d'espèces configuré pour former une partie amorphe (230) et pour conserver une partie polycristalline superficielle (231) ; c) coller les première et deuxième structures ; d) retirer le deuxième substrat de la deuxième structure ; e) introduire des dopants dans la partie amorphe (230), à travers la couche active (21) exposée; f) activer thermiquement les dopants par une recristallisation de la partie amorphe (230).

Description

PROCEDE DE FABRICATION D’UN EMPILEMENT DE DISPOSITIFS
ELECTRONIQUES
Domaine technique
La présente invention a trait à un procédé de fabrication d'un empilement de dispositifs électroniques. A titre d'exemples non limitatifs, un dispositif électronique peut être un transistor, une mémoire, un microsystème électromécanique etc. Une application envisagée est l'intégration 3D à très grande échelle (VLSI pour « Very-Large-Scale Intégration ») par la technologie CoolCube™ afin de réaliser successivement des transistors, les transistors supérieurs étant fabriqués à basse température (typiquement inférieure à 500°C).
Etat de la technique antérieure
Un procédé connu de l'état de la technique, comporte les étapes : a0) prévoir : - une première structure comportant successivement un premier substrat, un premier dispositif électronique, une première couche diélectrique ; - une deuxième structure comportant successivement un deuxième substrat, une couche active, une deuxième couche diélectrique, et une couche semi-conductrice polycristalline, la couche active étant destinée à former un deuxième dispositif électronique ; b0) coller les première et deuxième structures par une adhésion directe entre la première couche diélectrique et la couche semi-conductrice polycristalline ; c0) retirer le deuxième substrat de la deuxième structure de manière à exposer la couche active ; d0) introduire des dopants dans la couche semi-conductrice polycristalline, à travers la couche active exposée, de manière à former un plan de masse ; e0) activer thermiquement les dopants introduits lors de l'étape d0). L'étape e0) d'activation thermique des dopants doit être exécutée selon un budget thermique qui ne dégrade pas le premier dispositif électronique. A titre d'exemple non limitatif, lorsque le dispositif électronique de la première structure est un transistor planaire de type FDSOI (pour « Fully-Depleted Silicon on Insulator ») tel que décrit dans le document P. Batude et al, Symposium on VLSI Technology Advance Program, 2015, le budget thermique maximal admissible est de l'ordre de 500°C pendant 5 h, 600°C pendant 1 min, 800°C pendant 1 ms. L'étape e0) est importante afin d'obtenir un plan de masse efficace permettant par exemple une modulation de la tension de seuil d'un transistor, et une réduction de l'influence des effets de canal court d'un transistor.
Ainsi, il est connu de l'état de la technique d'exécuter l'étape e0) par : (i) une amorphisation du plan de masse formé lors de l'étape d0), (ii) suivie d'une recristallisation du plan de masse à une température inférieure à 500°C, pendant quelques minutes, de manière à activer thermiquement les dopants.
Un tel procédé de l'état de la technique n'est pas entièrement satisfaisant dans la mesure où l'étape (i) d'amorphisation du plan de masse conduit à une implantation profonde à travers la couche active, la deuxième couche diélectrique et le plan de masse. En outre, le plan de masse présente une épaisseur assez faible (typiquement de l'ordre de 20 à 30 nm). Il en résulte qu'une telle implantation est délicate et est susceptible de ne pas activer correctement les dopants, ou encore endommager les couches environnantes du plan de masse, en particulier la couche active, en l'amorphisant.
Exposé de l’invention
Ainsi, la présente invention vise à remédier en tout ou partie aux inconvénients précités, et concerne à cet effet un procédé de fabrication d'un empilement de dispositifs électroniques, comportant les étapes : a) prévoir : - une première structure comportant successivement un premier substrat, un premier dispositif électronique, une première couche diélectrique ; - une deuxième structure comportant successivement un deuxième substrat, une couche active, une deuxième couche diélectrique, et une couche semi-conductrice polycristalline, la couche active étant destinée à former un deuxième dispositif électronique ; b) bombarder la couche semi-conductrice polycristalline par un faisceau d'espèces configuré pour former une partie amorphe et pour conserver une partie polycristalline superficielle ; c) coller les première et deuxième structures par une adhésion directe entre la première couche diélectrique et la partie polycristalline superficielle ; d) retirer le deuxième substrat de la deuxième structure de manière à exposer la couche active ; e) introduire des dopants dans la partie amorphe, à travers la couche active exposée, de manière à former un plan de masse ; f) activer thermiquement les dopants introduits lors de l'étape e) par une recristallisation de la partie amorphe. Définitions
Par « adhésion directe », on entend un collage issu de la mise en contact direct de deux surfaces, c'est-à-dire en l'absence d'un élément additionnel tel qu'une colle, une cire ou une brasure. L'adhésion provient principalement des forces de Van der Waals issues de l'interaction électronique entre les atomes ou les molécules de deux surfaces. On parle également de collage par adhésion moléculaire.
Par « amorphe », on entend que la partie présente un taux de cristallinité massique inférieure à 20%.
Par « polycristallin », on entend que la partie présente un taux de cristallinité massique compris entre 20% et 80%.
Par « configuré pour », on entend que les paramètres du bombardement (principalement l'énergie, la dose, l'angle d'attaque) et les paramètres de traitement (principalement la durée d'opération, la température, la pression) sont choisis selon la nature des espèces pour former une partie amorphe et pour conserver une partie polycristalline superficielle.
Par « diélectrique », on entend que la couche présente une conductivité électrique à 300 K inférieure à 10'8 S/cm.
Par « semi-conductrice », on entend que la couche présente une conductivité électrique à 300 K comprise entre 10"8 et 103 S/cm.
Par « budget thermique », on entend le choix d'une valeur de température de recuit et le choix d'une valeur de durée de recuit.
Ainsi, un tel procédé selon l'invention permet d'activer thermiquement les dopants lors de l'étape f), avec un budget thermique réduit relativement à l'état de la technique, tout en s'affranchissant d'une implantation profonde pour l'amorphisation grâce à l'étape b).
En effet, d'une part, le fait de conserver une partie polycristalline superficielle lors de l'étape b) permet à la fois de : - réduire le budget thermique de recristallisation lors de l'étape f), afin de ne pas dégrader le premier dispositif électronique ; - imposer une direction majoritaire (verticale) de cristallisation, afin d'éviter une cristallisation aléatoire, et d'améliorer la qualité et l'efficacité du plan de masse. D'autre part, il n'existe pas d'implantation profonde pour l'amorphisation du plan de masse car l'étape b) de bombardement est exécutée avant l'étape c) de collage, sur la couche semi-conductrice polycristalline, qui est une couche superficielle de la deuxième structure. Par ailleurs, la couche active est protégée du bombardement par la deuxième couche diélectrique.
Avantageusement, l'étape b) est exécutée de sorte que la partie polycristalline superficielle conservée forme un film continu.
Avantageusement, l'étape b) est exécutée de sorte que la partie polycristalline superficielle conservée présente une épaisseur adaptée pour former un germe polycristallin, l'épaisseur étant de préférence comprise entre 2 nm et 4 nm.
Préférentiellement, les espèces du faisceau sont des atomes de silicium.
Avantageusement, l'étape f) est exécutée avec un laser impulsionnel.
Ainsi, il est possible d'appliquer un budget thermique pour la recristallisation selon une température de recuit très supérieure à 500°C (par exemple 1000-1200°C) pendant une durée de recuit très courte (de l'ordre de 20 à 200 nanosecondes). En particulier, pour recristalliser du Si amorphe en une seule impulsion, la température de recuit doit être supérieure à 1100°C, voire supérieure à 1200°C.
Selon une alternative, l'étape f) est exécutée en appliquant un recuit thermique présentant : - une valeur de température de recuit inférieure ou égale à 600°C, - une valeur de durée de recuit inférieure ou égale à 1 min.
Avantageusement, l'étape e) est exécutée de manière à ne pas recristalliser la partie amorphe.
Ainsi, l'introduction des dopants ne conduit ni à la recristallisation de la partie amorphe, ni à la destruction de la partie polycristalline superficielle, ce qui autorise une recristallisation ultérieure concomitante à l'activation thermique des dopants. Or, l'activation thermique des dopants lors de l'étape f) est de meilleure qualité lorsqu'elle s'opère de manière concomitante au recuit thermique de recristallisation.
Préférentiellement, la couche semi-conductrice polycristalline est à base de silicium.
Avantageusement, la première couche diélectrique est à base de dioxyde de silicium, et présente une épaisseur supérieure à 60 nm, de préférence supérieure à 80 nm.
Ainsi, une telle première couche diélectrique permet d'obtenir une isolation thermique satisfaisante du premier dispositif électronique.
Préférentiellement, les dopants introduits lors de l'étape e) sont sélectionnés dans le groupe comportant B, In, P, As.
Avantageusement, le procédé comporte une étape consistant à former une couche d'oxyde sur la partie polycristalline superficielle avant l'étape c), l'adhésion directe s'opérant entre la première couche diélectrique et la couche d'oxyde.
Ainsi, une telle couche d'oxyde permet d'obtenir un collage hydrophile lors de l'étape c) -la première couche diélectrique étant préférentiellement un oxyde- avec une énergie de collage suffisamment élevée pour retirer le deuxième substrat lors de l'étape d) sans risque de rupture de l'interface de collage.
Brève description des dessins D'autres caractéristiques et avantages apparaîtront dans la description qui va suivre de différents modes de réalisation de l'invention, donnés à titre d'exemples non limitatifs, en référence aux dessins annexés dans lesquels : - les figures 1 à 6 sont des vues schématiques en coupe illustrant un mode de réalisation de l'invention ; - la figure 7 est un graphique représentant en abscisses la durée des impulsions d'un laser (en ns) et en ordonnées la température (en °C) simulée à des interfaces de couches, notées T1 à T6 ; - la figure 8 est une vue schématique en coupe de couches appartenant aux première et deuxième structures, et dont la température est simulée à la figure 7 ; - la figure 9 est une vue schématique en coupe illustrant un dispositif électronique de type transistor pouvant appartenir à un niveau inférieur pour une intégration VLSI.
Exposé détaillé des modes de réalisation
Pour les différents modes de réalisation, les mêmes références seront utilisées pour des éléments identiques ou assurant la même fonction, par souci de simplification de la description. Les caractéristiques techniques décrites ci-après pour différents modes de réalisation sont à considérer isolément ou selon toute combinaison techniquement possible.
Le procédé illustré aux figures 1 à 6 est un procédé de fabrication d'un empilement de dispositifs électroniques 11, 21, comportant les étapes : a) prévoir : - une première structure 1 (illustrée à la figure 1) comportant successivement un premier substrat 10, un premier dispositif électronique 11, une première couche diélectrique 12 ; - une deuxième structure 2 (illustrée à la figure 2) comportant successivement un deuxième substrat 20, une couche active 21, une deuxième couche diélectrique 22, et une couche semi-conductrice polycristalline 23, la couche active 21 étant destinée à former un deuxième dispositif électronique ; b) bombarder la couche semi-conductrice polycristalline 23 par un faisceau F d'espèces configuré pour former une partie amorphe 230 et pour conserver une partie polycristalline superficielle 231 (étape illustrée aux figures 2 et 3) ; c) coller les première et deuxième structures 1, 2 par une adhésion directe entre la première couche diélectrique 12 et la partie polycristalline superficielle 231 (étape illustrée à la figure 4) ; d) retirer le deuxième substrat 20 de la deuxième structure 2 de manière à exposer la couche active 21 (étape illustrée à la figure 5) ; e) introduire des dopants dans la partie amorphe 230, à travers la couche active 21 exposée, de manière à former un plan de masse GP (étape illustrée à la figure 6) ; f) activer thermiquement les dopants introduits lors de l'étape e) par une recristallisation de la partie amorphe 230.
Première structure
Le premier substrat 10 comporte avantageusement un substrat support 100 sur lequel est formée une couche diélectrique 101. A titre d'exemple non limitatif, le substrat support 100 est à base de silicium et la couche diélectrique 101 est à base de dioxyde de silicium.
La première couche diélectrique 12 forme une couche intercalaire entre les deux dispositifs électroniques 11, 21. La première couche diélectrique 12 présente préférentiellement une épaisseur supérieure à 60 nm, plus préférentiellement supérieure à 80 nm. La première couche diélectrique 12 est préférentiellement à base de dioxyde de silicium. A titre d'exemple non limitatif, le premier dispositif électronique 11 illustré à la figure 9 est un transistor de type MOSFET (pour « metal-oxide-semiconductor field-effect transistor»). Le dispositif électronique 11 de la première structure 1 comporte : - une source S, un drain D, et une grille G formant les électrodes du transistor, - des contacts 114 s'étendant à partir desdites électrodes, - un canal C, - une couche d'oxyde de grille 110 séparant le canal C de la grille G, - des espaceurs 111 en matériau diélectrique (par exemple du Si N), agencés de part et d'autre de la grille G pour séparer la grille G de la source S et du drain D, et ce afin d'éviter une mise en court-circuit, - une couche de nitrure 112 et une couche d'oxyde 113 s'étendant au-dessus de la grille G et des espaceurs 111 de manière à éviter une mise en court-circuit des contacts 114.
Le premier dispositif électronique 11 comporte avantageusement des niveaux d'interconnexions (non illustrés) entre la couche d'oxyde 113 et la couche diélectrique 12.
Deuxième structure
Le deuxième substrat 20 comporte avantageusement un substrat support 200 sur lequel est formée une couche diélectrique 201. A titre d'exemple non limitatif, le substrat support 200 est à base de silicium et la couche diélectrique 201 est à base de dioxyde de silicium. La couche diélectrique 201 forme avantageusement une couche d'arrêt de gravure lors de l'étape d).
La deuxième structure 2 peut être un substrat de type SOI (« Silicon-on-Insulator ») sur lequel est formée la deuxième couche diélectrique 22, par oxydation thermique ou dépôt.
Selon une variante, le deuxième substrat 20 peut comporter une zone de fragilisation délimitant une première partie et une seconde partie du deuxième substrat 20. La première partie du deuxième substrat 20 forme un substrat support 200. La seconde partie du deuxième substrat 20 est destinée à former la couche active 21. La zone de fragilisation est préférentiellement obtenue par une implantation d'espèces, par exemple de l'hydrogène. Les paramètres de l'implantation, essentiellement la dose et l'énergie, sont déterminés selon la nature des espèces et du deuxième substrat 20.
La deuxième couche diélectrique 22 forme une couche intercalaire entre les deux dispositifs électroniques 11, 21. La deuxième couche diélectrique 22 de la deuxième structure 2 présente avantageusement une épaisseur comprise entre 10 nm et 30 nm. La couche active 21 présente avantageusement une épaisseur comprise entre 5 nm et 40 nm. A titre d'exemple non limitatif, la couche active 21 est à base de silicium et la deuxième couche diélectrique 22 est à base de dioxyde de silicium.
Couche semi-conductrice polycristalline
La couche semi-conductrice polycristalline 23 est préférentiellement à base de silicium. La couche semi-conductrice polycristalline 23 est préférentiellement déposée sur la deuxième couche diélectrique 22 par un dépôt physique ou chimique en phase vapeur (PVD pour « Physical Vapor Déposition » ou CVD pour « Chemical Vapor Déposition » en langue anglaise). La couche semi-conductrice polycristalline 23 présente préférentiellement une épaisseur comprise entre 20 nm et 30 nm.
Bombardement L'étape b) est avantageusement exécutée de sorte que la partie polycristalline superficielle 231 conservée forme un film continu. L'étape b) est avantageusement exécutée de sorte que la partie polycristalline superficielle 231 conservée présente une épaisseur adaptée pour former un germe polycristallin, l'épaisseur étant de préférence comprise entre 2 nm et 4 nm.
Les espèces du faisceau F sont préférentiellement des atomes de silicium. L'homme du métier sait adapter les paramètres expérimentaux du bombardement afin de former une partie amorphe 230 et de conserver une partie polycristalline superficielle 231. A titre d'exemple, lorsque la couche semi-conductrice polycristalline 23 est à base de silicium avec une épaisseur de l'ordre de 20 nm, et lorsque les espèces du faisceau F sont des atomes de silicium, les paramètres suivants permettent de former une partie amorphe 230 et de conserver une partie polycristalline superficielle 231 : - une dose de 1,5x10'4 at.cnrf2, - une énergie de 12 keV, - un débit de dose de 1013 at.cm "2.s"1, - un angle d'attaque a de 15° relativement à la normale à la couche semi-conductrice polycristalline 23, et - une température de 20°C.
Collage
Le procédé peut comporter une étape consistant à former une couche d'oxyde sur la partie polycristalline superficielle 231 avant l'étape c), l'adhésion directe s'opérant alors entre la première couche diélectrique 12 et la couche d'oxyde. L'étape c) peut comporter une étape préalable consistant à aplanir la surface de la première couche diélectrique 12 et/ou la surface de la partie polycristalline superficielle 231. Cette étape préalable est par exemple exécutée par un polissage mécano-chimique (CMP pour «Chemical Mechanical Polishing » en langue anglaise).
Retrait du deuxième substrat L'étape d) comporte préférentiellement une étape de meulage (« grinding » en langue anglaise) du substrat support 200 puis une étape de gravure de la partie restante du substrat support 200, par exemple avec un hydroxyde de tétraméthylammonium (TMAH). Enfin, la couche diélectrique 201 est gravée, préférentiellement par voie humide.
Lorsque le deuxième substrat 20 comporte une zone de fragilisation, l'étape d) est exécutée en fracturant le deuxième substrat 20 suivant la zone de fragilisation de manière à exposer la couche active 21.
Plan de masse
Le plan de masse GP est formé à partir de la partie amorphe 230 dopée.
Les dopants introduits dans la partie amorphe 230 lors de l'étape e) comportent préférentiellement : - des dopants de type p tels que le bore ou l'indium, et - des dopants de type n tels que du phosphore ou l'arsenic.
Les dopants de type p et de type n présentent avantageusement une concentration comprise entre 2 et 5 x 1018 cm'3. L'étape e) est préférentiellement exécutée par une implantation ionique. Par exemple, pour le phosphore, la dose est de l'ordre de 1013 cm"2, l'énergie est de l'ordre de 25-35 keV et l'angle d'attaque est 15°. Pour le bore, la dose est de l'ordre de 1013 cm"2, l'énergie est de l'ordre de 15 keV et l'angle d'attaque est de 15°. Pour l'indium, la dose est de l'ordre de 1013 cm"2, l'énergie est de l'ordre de 80 keV et l'angle d'attaque est nul. De tels paramètres permettent d'éviter une amorphisation de la couche active 21. L'étape e) est avantageusement exécutée de manière à ne pas recristalliser la partie amorphe 230. Pour ce faire, le débit de dose et la température d'implantation sont choisis de manière à ne pas recristalliser la partie amorphe 230. A titre d'exemple, un débit de dose de l'ordre de 1014 at.cm"2.s"1 et une température d'implantation inférieure à 100°C permettent d'éviter la recristallisation de la partie amorphe 230.
Avantageusement, l'étape e) comporte préalablement des étapes de photolithographie et de gravure au sein de l'empilement comportant la partie polycristalline 231, la partie amorphe 230, la deuxième couche diélectrique 22 et la couche active 21. Les étapes de photolithographie et de gravure consistent préférentiellement à former des premiers et seconds motifs (« patterning » en langue anglaise) au sein dudit empilement. Il est alors possible d'introduire des dopants de type p dans la partie amorphe 230 des premiers motifs, et des dopants de type n dans la partie amorphe 230 des seconds motifs. Le plan de masse GP formé à l'issue de l'étape e) comporte alors des zones dopées p et des zones dopées n.
Activation thermique des dopants
Selon un premier mode de réalisation, l'étape f) exécutée en appliquant un recuit thermique présentant un budget thermique adapté pour ne pas dégrader le premier dispositif électronique 11. A titre d'exemple non limitatif, il est possible d'activer thermiquement des atomes de bore, lorsque leur concentration est de l'ordre de 1018 cm"3, avec une température de recuit de 600°C pendant une durée de recuit d'une minute.
Selon un second mode de réalisation, l'étape f) est exécutée avec un laser impulsionnel. La longueur d'onde du laser est choisie pour sa sélectivité, c'est-à-dire que la couche active 21 et la deuxième couche diélectrique 22 doivent être transparentes à cette longueur d'onde, tandis que la partie amorphe 230 doit être absorbante à cette longueur d'onde. A titre d'exemple non limitatif, lorsque la couche active 21 est à base de silicium, lorsque la deuxième couche diélectrique 22 est à base de dioxyde de silicium, et lorsque la partie amorphe 230 est à base de silicium amorphe, une longueur d'onde comprise entre 530 nm et 540 nm est sélective. En outre, la fluence du laser (de l'ordre du J.cm"2) et la durée des impulsions (de l'ordre de 20 ns à 200 ns) sont adaptées aux épaisseurs de la couche active 21 et de la deuxième couche diélectrique 22 afin d'atteindre et d'activer thermiquement les dopants introduits dans la partie amorphe 230, et ce sans détériorer le premier dispositif électronique 11. A titre d'exemple non limitatif illustré aux figures 7 et 8, pour une longueur d'onde de 532 nm, lorsque la couche active 21 et la deuxième couche diélectrique 22 présentent respectivement une épaisseur de 10 nm et 20 nm, alors une fluence de 0,13 J.cm"2 et une durée d'impulsions de 43 ns permettent d'atteindre et d'activer thermiquement les dopants introduits dans la partie amorphe 230 (d'une épaisseur de 20 nm), et ce sans détériorer le premier dispositif électronique 11 (l'épaisseur de la première couche diélectrique 12, intercalaire, étant égale à 120 nm). Comme illustré à la figure 7, pour une durée d'impulsions de 43 ns : - la température T3 est supérieure à 1200°C dans la partie amorphe 230, ce qui permet de recristalliser le silicium ; - la température T1 est inférieure à 1400°C, ce qui permet d'empêcher la fusion de la couche active 21 ; - la température T6 au sein du premier dispositif électronique 11 demeure inférieure à 400°C.
Les valeurs de fluence et de durée d'impulsions précitées sont issues de simulations. Bien entendu, les valeurs expérimentales correspondantes sont susceptibles de différer, par exemple jusqu'à 15%.
Si la couche active 21 est recouverte d'une couche d'oxyde ou si l'on augmente l'épaisseur de la couche active 21, une possibilité d'adaptation des paramètres est une augmentation de la fluence du laser.
Interconnexions, niveaux d’empilements
Bien entendu, la première structure 1 peut être munie d'un ensemble de premiers dispositifs électroniques 11 s'étendant sur le substrat 10. Les premiers dispositifs électroniques 11 de l'ensemble sont avantageusement interconnectés par des lignes métalliques.
En outre, la présente invention ne se limite pas à deux niveaux d'empilement de dispositifs électroniques 11, 21. Il est tout-à-fait possible d'envisager au moins un troisième niveau d'empilement en réitérant les étapes du procédé après la formation du deuxième dispositif électronique à partir de la couche active 21.

Claims (11)

  1. REVENDICATIONS
    1. Procédé de fabrication d'un empilement de dispositifs électroniques (11, 21), comportant les étapes : a) prévoir : - une première structure (1) comportant successivement un premier substrat (10), un premier dispositif électronique (11), une première couche diélectrique (12) ; - une deuxième structure (2) comportant successivement un deuxième substrat (20), une couche active (21), une deuxième couche diélectrique (22), et une couche semi-conductrice polycristalline (23), la couche active (21) étant destinée à former un deuxième dispositif électronique ; b) bombarder la couche semi-conductrice polycristalline (23) par un faisceau (F) d'espèces configuré pour former une partie amorphe (230) et pour conserver une partie polycristalline superficielle (231) ; c) coller les première et deuxième structures (1, 2) par une adhésion directe entre la première couche diélectrique (12) et la partie polycristalline superficielle (231) ; d) retirer le deuxième substrat (20) de la deuxième structure (2) de manière à exposer la couche active (21) ; e) introduire des dopants dans la partie amorphe (230), à travers la couche active (21) exposée, de manière à former un plan de masse (GP) ; f) activer thermiquement les dopants introduits lors de l'étape e) par une recristallisation de la partie amorphe (230).
  2. 2. Procédé selon la revendication 1, dans lequel l'étape b) est exécutée de sorte que la partie polycristalline superficielle (231 ) conservée forme un film continu.
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel l'étape b) est exécutée de sorte que la partie polycristalline superficielle (231) conservée présente une épaisseur adaptée pour former un germe polycristallin, l'épaisseur étant de préférence comprise entre 2 nm et 4 nm.
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel les espèces du faisceau (F) sont des atomes de silicium.
  5. 5. Procédé selon l'une des revendications 1 à 4, dans lequel l'étape f) est exécutée avec un laser impulsionnel.
  6. 6. Procédé selon l'une des revendications 1 à 4, dans lequel l'étape f) est exécutée en appliquant un recuit thermique présentant : - une valeur de température de recuit inférieure ou égale à 600°C, - une valeur de durée de recuit inférieure ou égale à 1 min.
  7. 7. Procédé selon l'une des revendications 1 à 6, dans lequel l'étape e) est exécutée de manière à ne pas recristalliser la partie amorphe (230).
  8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel la couche semi-conductrice polycristalline (23) est à base de silicium.
  9. 9. Procédé selon l'une des revendications 1 à 8, dans lequel la première couche diélectrique (12) est à base de dioxyde de silicium, et présente une épaisseur supérieure à 60 nm, de préférence supérieure à 80 nm.
  10. 10. Procédé selon l'une des revendications 1 à 9, dans lequel les dopants introduits lors de l'étape e) sont sélectionnés dans le groupe comportant B, In, P, As.
  11. 11. Procédé selon l'une des revendications 1 à 10, comportant une étape consistant à former une couche d'oxyde sur la partie polycristalline superficielle (231) avant l'étape c), l'adhésion directe s'opérant entre la première couche diélectrique (12) et la couche d'oxyde.
FR1563133A 2015-12-22 2015-12-22 Procede de fabrication d’un empilement de dispositifs electroniques. Active FR3045935B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1563133A FR3045935B1 (fr) 2015-12-22 2015-12-22 Procede de fabrication d’un empilement de dispositifs electroniques.
US15/388,617 US9786658B2 (en) 2015-12-22 2016-12-22 Fabrication method of a stack of electronic devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1563133 2015-12-22
FR1563133A FR3045935B1 (fr) 2015-12-22 2015-12-22 Procede de fabrication d’un empilement de dispositifs electroniques.

Publications (2)

Publication Number Publication Date
FR3045935A1 true FR3045935A1 (fr) 2017-06-23
FR3045935B1 FR3045935B1 (fr) 2018-02-16

Family

ID=55300704

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1563133A Active FR3045935B1 (fr) 2015-12-22 2015-12-22 Procede de fabrication d’un empilement de dispositifs electroniques.

Country Status (2)

Country Link
US (1) US9786658B2 (fr)
FR (1) FR3045935B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108787A1 (fr) * 2020-03-31 2021-10-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé basse température de transfert et de guérison d’une couche semi-conductrice

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130519A (ja) * 1985-12-03 1987-06-12 Sony Corp 半導体薄膜への不純物ド−ピング方法
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2898430A1 (fr) * 2006-03-13 2007-09-14 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
WO2010018204A1 (fr) * 2008-08-14 2010-02-18 Commissariat A L'energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
WO2010049657A1 (fr) * 2008-10-31 2010-05-06 Commissariat A L'energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
EP2551897A1 (fr) * 2011-07-28 2013-01-30 Soitec Procédé de transfert d'une couche de semi-conducteur monocristallin sur un substrat de support
US20150102471A1 (en) * 2013-10-16 2015-04-16 Taiwan Semiconductor Manufacturing Company Limited Semiconductor-on-insulator structure and method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507320B2 (en) * 2007-02-15 2016-11-29 Leibniz-Institut Fuer Neue Materialien Gemeinnuetzige Gesellschaft Mit Beschraenkter Haftung Method for transferring surface textures, such as interference layers, holograms and other highly refractive optical microstructures
EP2200084A1 (fr) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Procédé de fabrication d'un capteur d'image rétro-éclairé
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8546238B2 (en) * 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
WO2012166686A2 (fr) * 2011-05-27 2012-12-06 Mc10, Inc. Appareil électronique, optique et/ou mécanique et systèmes et procédés pour le fabriquer
US8902663B1 (en) * 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130519A (ja) * 1985-12-03 1987-06-12 Sony Corp 半導体薄膜への不純物ド−ピング方法
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2898430A1 (fr) * 2006-03-13 2007-09-14 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
WO2010018204A1 (fr) * 2008-08-14 2010-02-18 Commissariat A L'energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
WO2010049657A1 (fr) * 2008-10-31 2010-05-06 Commissariat A L'energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
EP2551897A1 (fr) * 2011-07-28 2013-01-30 Soitec Procédé de transfert d'une couche de semi-conducteur monocristallin sur un substrat de support
US20150102471A1 (en) * 2013-10-16 2015-04-16 Taiwan Semiconductor Manufacturing Company Limited Semiconductor-on-insulator structure and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108787A1 (fr) * 2020-03-31 2021-10-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé basse température de transfert et de guérison d’une couche semi-conductrice
EP3890003A1 (fr) * 2020-03-31 2021-10-06 Commissariat à l'énergie atomique et aux énergies alternatives Procédé basse température de transfert et de guérison d'une couche semiconductrice

Also Published As

Publication number Publication date
US9786658B2 (en) 2017-10-10
FR3045935B1 (fr) 2018-02-16
US20170179114A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
FR3045934A1 (fr) Procede de fabrication d’un empilement de dispositifs electroniques
EP2840594B1 (fr) Recristallisation de blocs de source et de drain par le haut
FR2831713A1 (fr) Dispositif a semi-conducteur et procede de fabrication
FR3014244A1 (fr) Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant
FR2898430A1 (fr) Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
FR2888400A1 (fr) Procede de prelevement de couche
EP2779223B1 (fr) Procédé de réalisation d'un substrat muni d'une protection de bord
EP2822028B1 (fr) Procédé d'activation électrique d'espèces dopantes dans un film de GaN
WO2014037410A1 (fr) Procédé de gravure d'un matériau semiconducteur cristallin par implantation ionique puis gravure chimique à base de chlorure d'hydrogène
EP2835832A2 (fr) Procede ameliore de realisation de zones dopees et/ou exercant une contrainte sous les espaceurs d'un transistor
EP1788635B1 (fr) Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille
FR3023972A1 (fr) Procede de fabrication d'un transistor dans lequel le niveau de contrainte applique au canal est augmente
EP2782119A1 (fr) Procédé de modification localisée des contraintes dans un substrat du type SOI, en particulier FD SOI, et dispositif correspondant
FR3047352A1 (fr) Procede de fabrication d'un transistor a dopant localise a l'aplomb de la grille
FR3045935A1 (fr) Procede de fabrication d’un empilement de dispositifs electroniques.
FR2995135A1 (fr) Procede de realisation de transistors fet
FR3051972A1 (fr) Procede de realisation d'un transistor comprenant des source et drain obtenus par recristallisation de semi-conducteur
WO2010012739A1 (fr) Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP2772941A1 (fr) Procédé de fabrication d'un transistor MOS à ailette
FR2918792A1 (fr) Procede de traitement de defauts d'interface dans un substrat.
FR3059148A1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
FR3052293A1 (fr) Procede de fabrication d'un empilement de dispositifs electroniques
FR3063834A1 (fr) Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
FR3130069A1 (fr) Procédé de fabrication de circuit 3D à étapes de recristallisation et d’activation de dopants mutualisées

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170623

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9