FR2918792A1 - Procede de traitement de defauts d'interface dans un substrat. - Google Patents

Procede de traitement de defauts d'interface dans un substrat. Download PDF

Info

Publication number
FR2918792A1
FR2918792A1 FR0756370A FR0756370A FR2918792A1 FR 2918792 A1 FR2918792 A1 FR 2918792A1 FR 0756370 A FR0756370 A FR 0756370A FR 0756370 A FR0756370 A FR 0756370A FR 2918792 A1 FR2918792 A1 FR 2918792A1
Authority
FR
France
Prior art keywords
substrate
layer
process according
disorganized
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0756370A
Other languages
English (en)
Other versions
FR2918792B1 (fr
Inventor
Carlos Mazure
Ian Cayrefourcq
Konstantin Bourdelle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0756370A priority Critical patent/FR2918792B1/fr
Priority to US12/165,365 priority patent/US7799651B2/en
Publication of FR2918792A1 publication Critical patent/FR2918792A1/fr
Application granted granted Critical
Publication of FR2918792B1 publication Critical patent/FR2918792B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

La présente invention concerne un procédé de traitement d'une structure (10) réalisée à partir de matériaux semiconducteurs, comprenant un premier substrat (1) et un deuxième substrat (2), lesdits substrats définissant une interface commune (3) comprenant des défauts (4). Ledit procédé comprend au moins les étapes de :- formation d'une couche dite désorganisée (5) comprenant l'interface (3), dans laquelle au moins une partie du réseau cristallin est désorganisé ;- réorganisation du réseau cristallin de ladite couche désorganisée (5), afin de repousser lesdits défauts dans l'épaisseur du premier substrat (1).

Description

i PROCEDE DE TRAITEMENT DE DEFAUTS D'INTERFACE DANS UN SUBSTRAT
DOMAINE DE L'INVENTION La présente invention concerne un procédé de traitement d'une structure semiconductrice comprenant un premier substrat et un deuxième substrat, lesdits substrats définissant une interface commune comprenant des défauts. L'invention vise plus précisément les substrats réalisés par collage direct, par exemple de type DSB (acronyme du terme anglo-saxon Direct Silicon Bonding ), qui sont obtenus par mise en contact de couches de nature identique mais d'orientations cristallines différentes, ou alors de couches de natures différentes.
ARRIERE PLAN DE L'INVENTION Le collage direct permet d'obtenir des substrats dans lesquels la couche active et le substrat receveur sont directement collés l'un à l'autre sans couche intermédiaire, sans couche de collage comme une couche isolante par exemple. Par exemple on peut ainsi envisager un collage direct entre une couche active et un substrat présentant des orientations cristallines différentes, ou, plus généralement, des caractéristiques cristallographiques différentes.
Or, ces caractéristiques cristallines différentes peuvent engendrer, à l'interface entre la couche active et le substrat receveur, des défauts cristallins tels que des dislocations susceptibles de se propager dans l'une ou l'autre des couches. Par ailleurs, les traitements de surface destinés à améliorer la tenue du collage hydrophile ou hydrophobe génèrent une modification de l'interface avec, par exemple, la formation de précipités d'oxygène. En effet, lors de collages hydrophiles, un film très mince d'oxyde (de l'ordre de quelques couches atomiques c'est-à-dire d'une épaisseur de 5 à 10 angstrôms) est formé en surface des substrats. En ce qui concerne les collages hydrophobes, ce film n'existe pas mais le substrat lui même contient depuis sa fabrication à partir des lingots, des atomes d'oxygène au sein de sa matrice. Les différents traitements que subissent les plaques avant leur mise en contact vont engendrer la formation de précipités, d'inclusions (ou clusters selon la terminologie anglo-saxonne) formés par regroupement, agglomération de ces différents atomes d'oxygène. Ces défauts sont typiquement des petites structures discontinues polygonales ou sphériques de dimension de l'ordre de quelques manomètres de diamètre. De tels défauts nuisent à la tenue du collage et par conséquent à la qualité et aux performances des composants qui seront fabriqués par la suite sur le substrat. L'article de Bourdelle et al. ("Fabrication of Directly Bonded Si Substrates with Hybrid Crystal Orientation for Advanced Bulk CMOS Technology", ECS Transactions, 3 (4) 409-415 (2006)) propose ainsi un procédé de fabrication de substrat de type DSB selon la technologie Smart CutTM via un collage hydrophile entre un substrat donneur en silicium d'orientation cristalline (110) et un substrat receveur en silicium (100). Une fine couche d'oxyde sacrificiel est déposée sur le substrat donneur avant l'étape d'implantation suivie de la mise en contact intime des deux substrats. Après des étapes de finition adéquates, un traitement thermique est réalisé afin de dissoudre l'oxyde résiduel et former une interface de collage conductrice. La couche d'oxyde sacrificiel sert d'écran pour protéger la surface du substrat donneur de la contamination par des particules ou des métaux, ce qui permet d'obtenir une interface dépourvue de défauts et une couche mince issue du substrat donneur présentant une très bonne qualité cristallographique. Par ailleurs, on connaît des procédés de fabrication de substrats hybrides, c'est-à-dire dont la couche active présente des régions d'orientations cristallines différentes, utilisant la technique de l'amorphisation. On pourra à cet égard se référer à l'article de Saenger et al. ("Amorphization/templated recrystallization method for changing the orientation of single-crystal silicon: An alternative approach to hybrid orientation substrates", App. Phys. Lett., 87, 221911, 2005), qui décrit, pour un substrat réalisé avec une couche active de silicium d'une première orientation collée sur un substrat support également en silicium mais ayant une deuxième orientation, l'amorphisation de certaines zones de la couche active puis leur recristallisation selon l'orientation cristalline du substrat support. Toutefois, cette méthode consiste à amorphiser la couche active sur toute son épaisseur, jusqu'à une profondeur se situant au delà de l'interface. De plus, cette méthode aboutit à une recristallisation de la couche active selon l'orientation cristalline du substrat support, de sorte que l'on ne distingue plus l'interface dans les zones ayant subi ce traitement. L'un des buts de l'invention est donc de proposer un procédé de traitement d'un substrat de type DSB formé par collage d'une couche active issue d'un substrat donneur sur un substrat receveur, permettant d'améliorer la qualité de l'interface ou de déplacer les défauts présents à l'interface au sein de la structure, tout en conservant les caractéristiques cristallines de la couche active et du substrat receveur. i0 BREVE DESCRIPTION DE L'INVENTION Un premier objet de l'invention concerne un procédé de traitement d'une structure réalisée à partir de matériaux semiconducteurs, comprenant un premier substrat et un deuxième substrat, lesdits substrats définissant une interface 15 commune comprenant des défauts, ledit procédé étant caractérisé en ce qu'il comprend au moins les étapes de : - formation d'une couche dite désorganisée comprenant l'interface, dans laquelle au moins une partie du réseau cristallin est désorganisé ; - réorganisation du réseau cristallin de ladite couche désorganisée, afin de 20 repousser lesdits défauts dans l'épaisseur du premier substrat. Selon d'autres caractéristiques avantageuses du procédé selon l'invention, prises séparément ou en combinaison : - la formation de la couche désorganisée est obtenue par l'implantation d'espèces à travers le deuxième substrat au moins jusqu'à la profondeur de 25 l'interface ; - lesdites espèces sont choisies parmi le germanium, l'argon et le xénon ; - l'implantation est effectuée avec une dose comprise entre 1.1014 et 5.1015 atomes/cm2 et une énergie comprise entre 30 et 120 keV ; - la réorganisation de la couche désorganisée est obtenue par l'application 30 d'un traitement thermique ; - le traitement thermique est effectué à une température comprise entre 500 et 1000 C pendant 20 minutes à 2 heures ; - le premier substrat et le deuxième substrat sont de nature identique ou différente ; - le premier substrat et le deuxième substrat présentent des orientations cristallines différentes ; - le premier substrat est du Si (100) ou du SiC ; - le deuxième substrat est en Si (110) ; - la couche désorganisée est amorphe ; - la formation de la couche amorphe est effectuée par une implantation avec une dose comprise entre 2.1014 et 5.1015 atomes/cm2 et une énergie comprise entre 30 et 120 keV, de manière à décaler les défauts cristallins de l'interface dans l'épaisseur du premier substrat ; - la formation de la couche amorphe comporte au moins une étape supplémentaire d'implantation de manière à décaler plus profondément les défauts ; - la réorganisation est une recristallisation ; - la recristallisation est effectuée par un traitement thermique à une température comprise entre 500 C et 1000 C pendant 20 minutes à 2 heures ; - les substrats sont liés par un collage hydrophile ou hydrophobe ; - les défauts sont repoussés de 1000 à 3000 A dans l'épaisseur du premier substrat ; - la couche désorganisée est discontinue ; - l'implantation est faite à travers un masque. Un autre objet de l'invention concerne un procédé de fabrication d'une structure par collage d'un premier substrat et d'un deuxième substrat, lesdits substrats définissant une interface commune, ledit procédé étant caractérisé en ce que l'on applique, après le collage, un traitement tel que décrit précédemment. Selon un mode particulier de réalisation, ce procédé comprend, avant le collage, la formation d'une couche isolante à la surface du premier ou du deuxième substrat.
De manière particulièrement avantageuse, ce procédé comprend, après le collage et avant le traitement, la dissolution sélective de la couche isolante de manière à former une couche isolante discontinue, et le traitement est appliqué de manière à former des régions désorganisées dans les régions où la couche isolante a été dissoute, de sorte que les défauts résultant de la dissolution sont repoussés dans l'épaisseur du premier substrat. On utilise avantageusement le même masque pour la dissolution sélective de la couche isolante et pour la formation de la couche désorganisée discontinue. Un autre objet de l'invention concerne une structure réalisée à partir de matériaux semiconducteurs, comprenant un premier substrat et un deuxième substrat définissant une interface commune, ladite structure étant caractérisée en ce qu'elle comprend une couche dite désorganisée comprenant au moins une partie de l'interface, dans laquelle au moins une partie du réseau cristallin est désorganisé. Selon une variante de la structure, la couche désorganisée est amorphe.
BREVE DESCRIPTION DES DESSINS D'autres avantages et caractéristiques de l'invention ressortiront mieux de la description détaillée qui va suivre de plusieurs variantes d'exécution, données à titre d'exemples non limitatifs, du procédé de traitement conforme à l'invention, en référence aux figures annexées sur lesquelles : - les figures 1A à 1 D représentent les principales étapes du procédé de traitement conforme à l'invention ; -les figures 2A à 2B représentent les principales étapes d'une première variante de formation d'un substrat par transfert de couches ; - les figures 3A à 3D représentent les principales étapes d'une deuxième variante de formation d'un substrat par transfert de couches ; - les figures 4A à 4C représentent les principales étapes d'une variante de réalisation du traitement conforme à l'invention ; - les figures 5A à 5D illustrent un autre exemple de mise en oeuvre de l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION Le principe général de l'invention est, dans une première étape, de désorganiser l'interface en créant au niveau de celle-ci une couche dont au moins une partie du réseau cristallin est désorganisé puis, dans une deuxième étape, de réorganiser le réseau cristallin de ladite couche désorganisée. Par désorganisation d'au moins une partie du réseau cristallin, on entend le fait de perturber l'ordonnancement des atomes de la couche dite désorganisée, de sorte que l'agencement des atomes présente, dans certaines zones, une certaine irrégularité, tout en conservant des mailles cristallines. Cette désorganisation se traduit par la perte de la périodicité de la maille élémentaire du réseau cristallin conduisant, à l'extême, jusqu'à l'amorphisation, c'est-à-dire la perte du caractère cristallin. On parle en général de désordre du paramètre de maille : ainsi pour caractériser un changement des paramètres de maille, on parle de déviation (6) du paramètre de maille. Par exemple, des analyses par rayons X permettent de définir via les spectres d'absorption, l'environnement d'un atome dans une structure cristalline. Dans l'invention, la désorganisation peut donc comprendre divers degrés pouvant aller jusqu'à l'amorphisation complète, c'est à dire la perte complète du caractère cristallin.
Dans ce dernier cas, la réorganisation de la couche amorphe est appelée recristallisation . En référence à la figure 1A, l'invention s'applique à une structure 10 comprenant un premier substrat 1 et un deuxième substrat 2 présentant des orientations cristallines différentes et définissant une interface commune 3. A l'interface 3, on trouve des défauts 4 qui peuvent être des dislocations, des précipités d'oxygène ou tout autre défaut cristallin. Selon un mode particulier de réalisation, le deuxième substrat 2 peut être une couche mince transférée d'un substrat donneur sur le premier substrat 1 par exemple selon un procédé de type Smart Cut .
Comme on l'a vu, l'invention propose un procédé de traitement qui comprend principalement deux étapes. En référence aux figures 1B et 1C, une première étape comprend la désorganisation (voire l'amorphisation) d'une couche 5 comprenant l'interface 3. En référence à la figure 1 D, cette étape est suivie d'une étape de réorganisation (le cas échéant, de recristallisation) de la couche désorganisée 5. De façon particulièrement avantageuse, la désorganisation ù ou l'amorphisation ù est obtenue par implantation à la profondeur de l'interface d'espèces lourdes, telles que du germanium, du xénon ou de l'argon. Cette implantation est schématisée par les flèches sur la figure I B. Les paramètres de l'implantation, à savoir la dose et l'énergie, sont adaptés en fonction de la profondeur à atteindre, de l'épaisseur de la couche que l'on souhaite désorganiser et du degré de désorganisation que l'on souhaite atteindre. Dans tous les cas, la gamme d'énergie est comprise entre 20 et 200 keV et les doses implantées sont de l'ordre de 1014 à 1016 atomes/cm2. D'une manière générale, l'implantation permet de mélanger les atomes au sein du cristal, et également de casser les liaisons SiO2 des précipités d'oxygène. Les atomes implantés se placent de part et d'autre de l'interface 3 de collage de telle sorte que les défauts 4 présents à l'interface se trouvent repoussés dans l'épaisseur du substrat receveur après recristallisation. La réorganisation ù ou la recristallisation ù est ensuite effectuée au moyen d'un traitement thermique dont la température et la durée sont adaptées en fonction de l'état de la couche désorganisée. Dans le cas d'une recristallisation, la couche mince et le substrat receveur servent de germe de recristallisation. En référence à la figure ID, on obtient à l'issue du traitement thermique une structure 10 dont l'interface 3 est exempte de défauts, les défauts ayant été décalés dans la profondeur du substrat 1 pour former une zone défectueuse 6, le substrat 2 conservant ses caractéristiques cristallines. Le positionnement de cette zone défectueuse 6 en profondeur dans le substrat 1 dépend de différents facteurs. En effet, la zone défectueuse 6 sera décalée à une profondeur plus ou moins importante selon la nature et l'état amorphisé des matériaux soumis au traitement thermique, mais aussi selon l'épaisseur amorphisée, ainsi que la cinétique de recristallisation du matériau lié à la vitesse de recuit et donc à la température et la durée du recuit. D'une manière générale, les défauts et l'interface sont repoussés de quelques milliers d'angstrôms par rapport à leur position initiale, typiquement de 1000 à 3000 A au-dessous de l'interface initiale. Toutefois, ces défauts n'ont pas d'influence sur la qualité de l'interface car ils se trouvent enfouis dans l'épaisseur du substrat 1. Ils peuvent alors jouer le rôle de pièges pour des espèces contaminantes telles que des métaux.
Plusieurs variantes de réalisation de l'invention sont envisageables, en sachant que les substrats obtenus par collage direct, comme par exemple des substrats de type DSB, peuvent être obtenus par différentes techniques de transfert de couche, via un collage hydrophile ou hydrophobe et/ou via une étape de dissolution de la couche isolante en SiO2 présente au sein d'un substrat de type SOI. On va décrire, à titre illustratif mais non limitatif, deux variantes de mise en oeuvre de l'invention : la première fait intervenir une amorphisation suivie d'une recristallisation d'une couche comprenant l'interface d'un substrat de type DSB obtenu par collage hydrophile ; la deuxième fait intervenir une désorganisation suivie d'une réorganisation d'une couche comprenant l'interface d'un substrat obtenu par dissolution d'une couche d'oxyde à l'interface. Première variante : Amorphisation - recristallisation En référence à la figure 2A, un substrat dit donneur 20, par exemple en silicium (110) est soumis à une implantation ou une co-implantation atomique, schématisée par les flèches, afin de former une zone de fragilisation 21. La zone de fragilisation 21 définit ainsi une couche mince 2. En vue du collage de la couche mince 2 du substrat donneur 20 sur un substrat dit receveur 1, qui est par exemple en silicium (100), l'un et/ou l'autre de ces substrats subit un traitement de préparation de surface. Un tel traitement peut comprendre une technique connue de l'homme du métier tel qu'un nettoyage de type RCA, un brossage, une activation par plasma d'azote ou d'oxygène. En référence à la figure 2B, les deux substrats sont alors mis en contact pour 3o permettre un collage par adhésion moléculaire.
Ensuite, un traitement thermique à une température comprise entre 250 C et 600 C est appliqué, pendant une durée allant de quelques minutes pour les températures les plus fortes à quelques heures pour les températures les plus faibles, de manière à détacher la couche mince 2 de silicium (110) du substrat donneur 20 pour la transférer vers le substrat receveur 1. Pour ce transfert, on peut également utiliser, de manière connue, des forces mécaniques, éventuellement en combinaison avec un traitement thermique. Enfin, si le substrat donneur n'a pas été soumis à une étape d'implantation au préalable, la couche transférée peut être obtenue par des étapes de meulage, polissage (procédé de type BESOI).
Enfin, un recuit de finition et/ou de renforcement de l'interface de collage est appliqué. En référence à la figure 1A, le substrat DSB ainsi obtenu comporte, à l'interface 3 entre les deux substrats, des précipités d'oxygène 4. En référence aux figures 1B et 1C, on implante le substrat avec des atomes de germanium, de silicium, et/ou de xénon de telle sorte que ceux-ci désorganisent le réseau cristallin du matériau dans lequel ils sont implantés. On forme ainsi une couche 5 comprenant l'interface 3, qui est désorganisée. Selon un mode de réalisation particulier, l'implantation est réalisée avec une dose comprise entre 2.1014 atomes.cm-2 et 5.1015 atomes.cm-2 et une énergie comprise entre 30 et 120 keV. La dose appliquée dépend de la nature de l'atome implanté. Ainsi pour des atomes de silicium, la dose doit être supérieure à 2.1015 atomes.cm-2, pour des atomes de germanium, supérieure à 4.1014 atomes.cm- 2 alors que pour des atomes de xénon, la dose est supérieure à 2.1014 atomes.cm-2. Dans ces conditions, la désorganisation est telle qu'elle conduit à une amorphisation de la couche 5. L'amorphisation suivie de l'application d'un traitement thermique a pour effet de repousser les défauts cristallins 4 dans l'épaisseur du substrat receveur 1 pour former une zone défectueuse 6. D'une façon générale, plus l'énergie d'implantation appliquée est importante, plus la région amorphisée 5 est épaisse et plus les défauts sont enterrés profondément dans le substrat receveur 1 après l'étape de recuit. Plus précisément, les énergies d'implantation sont choisies de telle sorte que l'interface 3 i0 se situe dans la zone amorphisée 5 voire de préférence au milieu ou vers la partie supérieure de la zone perturbée, afin de repousser au maximum les défauts dans la profondeur du substrat receveur 1. Dans les conditions décrites plus haut, on parvient à repousser les défauts 4 d'une profondeur de l'ordre de 1000 à 3000 A dans le substrat receveur 1. En règle générale, plus les températures de recuit sont hautes, plus le temps nécessaire est court. Typiquement la température de recuit doit être supérieure à 500 C quel que soit le niveau de désorganisation ou d'amorphisation. Selon une variante d'exécution, on applique successivement au moins une étape supplémentaire d'amorphisation, ce qui permet de décaler de plus en plus profondément la zone de défauts 6. Dans tous les cas, grâce au déplacement de cette zone de défauts 6, les composants qui seront par la suite fabriqués sur la couche mince 2, ou couche active, auront de meilleures performances du fait de cet enterrement des défauts.
En référence à la figure ID, on applique un traitement thermique à des températures de l'ordre de 500 C à 1000 C. Ce traitement thermique permet la recristallistation de la couche amorphe 5, la couche mince 2 en silicium (110) d'une part, le substrat receveur 1 en silicium (100) d'autre part, servant de germes de recristallisation.
On obtient alors une interface entre des matériaux de caractéristiques cristallines différentes de bonne qualité, les défauts d'interface étant repoussés, avec l'interface, dans la profondeur du substrat et les atomes d'oxygène, dans le cas où un oxyde natif était présent avant l'application du traitement, étant répartis dans une zone plus profonde.
Deuxième variante : Désorqanisation - réorganisation Selon cette deuxième variante, on forme tout d'abord un substrat DSB par un procédé qui comporte les étapes suivantes. En référence à la figure 3A, une première étape optionnelle consiste à former une couche isolante 22, de préférence en SiO2 à la surface d'un substrat donneur 20 en silicium (110). A cet effet, on emploie une technique connue, telle qu'une 2918792 Il oxydation par voie humide ou, de préférence, sèche, ou encore un dépôt par CVD ( Chemical Vapor Deposition ), LPCVD ( Low Pressure Chemical Vapor Deposition ) ou PECVD ( Plasma Enhanced Chemical Vapor Deposition ) ou encore suite à un traitement plasma sous oxygène. Toutes ces techniques sont bien 5 connues de l'homme du métier et ne seront donc pas décrites plus en détail. La couche isolante 22 ainsi formée présente une épaisseur inférieure à 200 nm, de préférence inférieure à 100 nm, et plus particulièrement comprise entre 10 et 50 nm. Selon une variante d'exécution, on ne forme pas la couche isolante décrite ci-dessus mais on conserve l'oxyde natif présent à la surface du silicium (110), celui-ci 10 présentant une épaisseur correspondant à quelques couches atomiques c'est-à-dire de l'ordre de 0,5 à 1,5 nm. En référence à la figure 3B, on implante ou co-implante le substrat donneur 20 de manière à créer une zone de fragilisation 21 définissant une couche mince 2. Dans une étape suivante, on prépare les surfaces du substrat donneur 20 et 15 d'un substrat receveur 1 qui est en silicium (100), par des techniques connues telles qu'un nettoyage, par exemple de type RCA, un brossage, et/ou une activation par plasma azote ou oxygène. En référence à la figure 3C, on met ensuite en contact intime les deux substrats de manière à obtenir un collage par adhésion moléculaire, de sorte que la couche 20 d'oxyde 22 est à l'interface entre les deux substrats. En référence à la figure 3D, on détache ensuite la couche mince 2 de silicium (110) du substrat donneur 20 pour la transférer vers le substrat receveur 1, en appliquant un traitement thermique et/ou des forces mécaniques, ces méthodes ayant déjà été décrites pour la première variante. 25 On applique ensuite un recuit de finition et/ou de renforcement de l'interface de collage, puis un recuit sous atmosphère inerte ou réductrice afin de dissoudre la couche d'oxyde de silicium à l'interface, dans le cas où une telle couche était présente ou avait été formée au préalable. Dans le cas où une dissolution est nécessaire, afin qu'elle soit complète, il importe que la couche mince transférée 2 30 présente une épaisseur comprise entre 10 et 500 nm, de préférence entre 10 et 250 nm, plus particulièrement encore entre 10 et 120 nm. L'épaisseur de la couche d'oxyde doit être comprise entre 1 et 100 nm, de préférence entre 1 et 50 nm. Un traitement thermique est mis en oeuvre de manière que l'épaisseur de la couche d'oxyde diminue jusqu'à disparition complète, par diffusion de l'oxygène à travers la couche mince transférée. D'une manière générale, la température et la durée de ce traitement thermique, ainsi que les épaisseurs de la couche transférée et de la couche d'oxyde, seront choisies pour inciter l'oxygène présent dans la couche d'oxyde à diffuser à travers la couche transférée plutôt qu'à travers le substrat receveur. A titre d'exemple illustratif, les conditions minimales de recuit sous une atmosphère contenant de l'argon et/ou de l'hydrogène pour dissoudre une couche de SiO2 de 2 nm d'épaisseur sous une couche transférée en silicium de 100 nm d'épaisseur, sont les suivantes : 1100 C pendant 2 heures, ou 1200 C pendant 10 minutes, ou encore 1250 C pendant 4 minutes. On notera de plus que l'épaisseur de la couche transférée et la température du recuit déterminent la vitesse moyenne de diminution de l'épaisseur de la couche d'oxyde : plus l'épaisseur de la couche transférée est importante est plus la vitesse est faible ; plus la température est élevée, plus la dissolution est rapide. Toutefois, en référence aux figures 3D et 1A, il subsiste des défauts cristallins dont des précipités d'oxygène 4 à l'interface 3 entre les deux substrats, même après la dissolution de la couche d'oxyde 22.
Pour améliorer la qualité de l'interface, on applique un traitement conforme à un mode de réalisation de l'invention. Dans ce mode de réalisation, en référence à la figure 1B, on implante des atomes lourds tels que du germanium, du silicium et/ou du xénon, de manière à désorganiser le cristal dans une couche 5 comprenant l'interface de collage 3. Par rapport à la première variante qui conduisait à une amorphisation de la couche 5, les doses et énergies d'implantation sont plus faibles. Plus précisément, on choisit des doses de l'ordre de 1.1014 à 2.1015 atomes.cm-2 et des énergies comprises entre 30 et 120 keV. Tout comme pour l'amorphisation, la dose appliquée dépend de la nature de l'atome implanté. Ainsi, pour des atomes de silicium, la dose doit être supérieure à 1.1015 atomes.cm-2, pour des atomes de germanium, supérieure à 2.1014 atomes.cm-2 alors que pour des atomes de xénon, la dose est supérieure à 1.1014 atomes.cm-2.
Ce traitement de désorganisation permet de mélanger les atomes implantés au sein du cristal et de casser les liaisons SiO2 des précipités d'oxygène 4 qui pouvaient subsister à l'interface 3 malgré la dissolution de la couche d'oxyde 22. Un recuit de réorganisation de la couche 5 est ensuite appliqué, dans une 5 gamme de températures de l'ordre de 500 à 1000 C pendant 20 minutes à 2 heures, typiquement 900 C pendant 30 minutes. Dans le cas particulier des défauts du type précipités d'oxygène, le traitement thermique a pour effet de répartir les atomes d'oxygène au sein des substrats. Les autres défauts cristallins se trouvent enterrés plus profondément dans le substrat 10 receveur 1, comme cela est représenté par le repère 6 sur la figure ID.
Il va de soi que les modes de réalisation décrits plus haut ne sont pas limitatifs. Ainsi, l'invention s'applique aussi à des substrats DSB obtenus par un collage hydrophobe. 15 L'invention n'est pas non plus limitée à des substrats en silicium d'orientations cristallines différentes telles que le Si (100) et le Si (110), mais peut s'appliquer de manière plus générale à des substrats de nature différente, tels que du SiC et du Si, ou encore à des substrats de même nature mais d'orientations cristallines différentes. Enfin, l'invention ne se limite pas à une désorganisation voire amorphisation sur 20 toute la surface de l'interface, elle peut en effet être réalisée localement afin de déplacer localement l'interface et les défauts qui lui sont rattachés. En référence à un repère orthogonal x, y, z associé à la structure et représenté sur la figure 4B, les axes x et y définissant un plan horizontal correspondant auplan de l'interface 3, l'axe z définissant un plan vertical, on entend par désorganisation locale le fait de 25 désorganiser sélectivement certaines régions du plan (x, y), Les variantes exposées précédemment visaient en effet à former une couche désorganisée 5 continue, c'est-à-dire s'étendant sur toute la surface des substrats 1 et 2. Il est toutefois possible de créer une couche désorganisée discontinue, c'est-à-dire, en référence à la figure 4C, se présentant sous la forme de régions discrètes 5' 30 comprenant une partie de l'interface 3. A cet effet, en référence à la figure 4A, on dépose à la surface du deuxième substrat 2 un masque 7, puis on effectue une implantation dans les mêmes conditions que celles décrites dans les exemples précédents. Le masque 7 empêche l'implantation dans les régions qui en sont recouvertes. Par conséquent, la désorganisation n'a lieu que dans les régions 5' non protégées par le masque 7, et qui forment ainsi une couche désorganisée discontinue, représentée à la figure 4B. Cette désorganisation locale a donc pour effet un déplacement localisé de l'interface 3 et des défauts 6 qui lui sont rattachés. En référence à la figure 4C, on obtient donc une structure dans laquelle l'interface 3 entre les substrats 1 et 2 n'est pas située dans un même plan mais présente des différences de niveau dans l'épaisseur de la structure.
Cette variante de réalisation de l'invention s'applique notamment à des structures comprenant une couche isolante discontinue, c'est à dire qui n'est pas présente sur toute la surface du substrat, comme représenté sur la figure 5D, Une telle structure peut par exemple comprendre initialement un premier substrat 1 sur lequel est formée une couche isolante 11, et un deuxième substrat 2, comme représenté sur la figure 5A. Typiquement, si le premier substrat 1 est en Si, la couche isolante 11 est en SiO2. En référence à la figure 5B, on obtient une couche isolante discontinue 11' en dissolvant sélectivement certaines régions de la couche isolante à travers un masque 8, les conditions de la dissolution ayant été exposées plus haut. L'interface dans les régions dépourvues d'isolant peut alors présenter une qualité d'interface insuffisante se traduisant par des défauts 4. De manière particulièrement avantageuse, on met en oeuvre le procédé de traitement conforme à l'invention en utilisant à cet effet le masque 8 utilisé pour la dissolution sélective de la couche isolante 11, les conditions d'implantation et de traitement thermique pour la désorganisation puis la réorganisation du réseau cristallin étant les mêmes que celles décrites dans les exemples qui précèdent. En référence à la figure 5D, on obtient donc une structure comprenant une couche isolante discontinue, dans laquelle les défauts 6 liés à l'interface résultant de la dissolution sélective de la couche isolante sont repoussés dans l'épaisseur du substrat 1.

Claims (2)

REVENDICATIONS
1 û Procédé de traitement d'une structure (10) réalisée à partir de matériaux semiconducteurs, comprenant un premier substrat (1) et un deuxième substrat (2), lesdits substrats définissant une interface commune (3) comprenant des défauts (4), caractérisé en ce qu'il comprend au moins les étapes de : - formation d'une couche dite désorganisée (5) comprenant l'interface (3), dans laquelle au moins une partie du réseau cristallin est désorganisé ; - réorganisation du réseau cristallin de ladite couche désorganisée (5), afin de 10 repousser lesdits défauts dans l'épaisseur du premier substrat (1). 2 û Procédé selon la revendication 1, caractérisé en ce que la formation de la couche désorganisée (5) est obtenue par l'implantation d'espèces à travers le deuxième substrat (2) au moins jusqu'à la profondeur de l'interface (3). 3 û Procédé selon la revendication 2, caractérisé en ce que lesdites espèces sont choisies parmi le germanium, l'argon et le xénon. 4 û Procédé selon l'une des revendications 2 ou 3, caractérisé en ce que 20 l'implantation est effectuée avec une dose comprise entre 1.1014 et 5.1015 atomes/cm2 et une énergie comprise entre 30 et 120 keV. 5 û Procédé selon l'une des revendications 1 à 4, caractérisé en ce que la réorganisation de la couche désorganisée (5) est obtenue par l'application d'un 25 traitement thermique. 6 - Procédé selon la revendication 5, caractérisé en ce que le traitement thermique est effectué à une température comprise entre 500 et 1000 C pendant 20 minutes à 2 heures. 15 307 - Procédé selon l'une des revendications 1 à 6, caractérisé en ce que le premier substrat (1) et le deuxième substrat (2) sont de nature identique ou différente. 8 - Procédé selon l'une des revendications 1 à 7, caractérisé en ce que le 5 premier substrat (1) et le deuxième substrat (2) présentent des orientations cristallines différentes. 9 ù Procédé selon l'une des revendications 1 à 8, caractérisé en ce que le premier substrat (1) est du Si (100) ou du SiC.
10 ù Procédé selon l'une des revendications 1 à 9, caractérisé en ce que le deuxième substrat (2) est en Si (110). 11 ù Procédé selon l'une des revendications 1 à 10, caractérisé en ce que la 15 couche désorganisée (5) est amorphe. 12 ù Procédé selon la revendication 11, caractérisé en ce que la formation de la couche amorphe est effectuée par une implantation avec une dose comprise entre
2.1014 et 5.1015 atomes/cm2 et une énergie comprise entre 30 et 120 keV, de 20 manière à décaler les défauts cristallins (4) de l'interface (3) dans l'épaisseur du premier substrat (1). 13 ù Procédé selon la revendication 12, caractérisé en ce que la formation de la couche amorphe comporte au moins une étape supplémentaire d'implantation de 25 manière à décaler plus profondément les défauts. 14 û Procédé selon l'une des revendications 11 à 13, caractérisé en ce que la réorganisation est une recristallisation. 1015 - Procédé selon la revendication 14, caractérisé en ce que la recristallisation est effectuée par un traitement thermique à une température comprise entre 500 C et 1000 C pendant 20 minutes à 2 heures. 16 - Procédé selon l'une des revendications 1 à 15, caractérisé en ce les substrats sont liés par un collage hydrophile ou hydrophobe. 17 ù Procédé selon l'une des revendications 1 à 16, caractérisé en ce que les défauts (4) sont repoussés de 1000 à 3000 A dans l'épaisseur du premier substrat Io (1). 18 - Procédé selon l'une des revendications 2 à 17, caractérisé en ce que la couche désorganisée (5) est discontinue. 15 19 -Procédé selon la revendication 18, caractérisé en ce que l'implantation est faite à travers un masque (7). 20 ù Procédé de fabrication d'une structure par collage d'un premier substrat (1) et d'un deuxième substrat (2), lesdits substrats définissant une interface commune 20 (3), caractérisé en ce que l'on applique, après le collage, un traitement selon l'une des revendications 1 à 19. 21 ù Procédé selon la revendication 20, caractérisé en ce qu'il comprend, avant le collage, la formation d'une couche isolante (11) à la surface du premier (1) ou du 25 deuxième substrat (2). 22 ù Procédé selon la revendication 21, caractérisé en ce qu'il comprend, après le collage et avant le traitement, la dissolution sélective de la couche isolante de manière à former une couche isolante discontinue (11'), et en ce que le traitement est 30 appliqué de manière à former des régions (5') désorganisées dans les régions où lacouche isolante a été dissoute, de sorte que les défauts résultant de la dissolution sont repoussés dans l'épaisseur du premier substrat (1). 23 ù Procédé selon la revendication 22, caractérisé en ce que l'on utilise le 5 même masque pour la dissolution sélective de la couche isolante (11) et pour la formation de la couche désorganisée discontinue. 24 - Structure réalisée à partir de matériaux semiconducteurs, comprenant un premier substrat (1) et un deuxième substrat (2) définissant une interface commune Io (3), caractérisée en ce qu'elle comprend une couche dite désorganisée (5) comprenant au moins une partie de l'interface (3), dans laquelle au moins une partie du réseau cristallin est désorganisé. 25 û Structure selon la revendication 24, caractérisée en ce que la couche 15 désorganisée (5) est amorphe.
FR0756370A 2007-07-10 2007-07-10 Procede de traitement de defauts d'interface dans un substrat. Active FR2918792B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0756370A FR2918792B1 (fr) 2007-07-10 2007-07-10 Procede de traitement de defauts d'interface dans un substrat.
US12/165,365 US7799651B2 (en) 2007-07-10 2008-06-30 Method of treating interface defects in a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0756370A FR2918792B1 (fr) 2007-07-10 2007-07-10 Procede de traitement de defauts d'interface dans un substrat.

Publications (2)

Publication Number Publication Date
FR2918792A1 true FR2918792A1 (fr) 2009-01-16
FR2918792B1 FR2918792B1 (fr) 2010-04-23

Family

ID=39183192

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0756370A Active FR2918792B1 (fr) 2007-07-10 2007-07-10 Procede de traitement de defauts d'interface dans un substrat.

Country Status (2)

Country Link
US (1) US7799651B2 (fr)
FR (1) FR2918792B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010121309A1 (fr) * 2009-04-21 2010-10-28 Petar Branko Atanackovic Dispositif optoélectronique avec jonction pin ou pin latérale
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
US20040009626A1 (en) * 2002-07-11 2004-01-15 Tweet Douglas J. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US20060154442A1 (en) * 2005-01-07 2006-07-13 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
WO2006130360A2 (fr) * 2005-06-01 2006-12-07 International Business Machines Corporation Procede de recristallisation modelisee/d'amorphisation amelioree destine a des substrats a orientation hybride

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602965A (en) * 1984-03-13 1986-07-29 Communications Satellite Corporation Method of making FETs in GaAs by dual species implantation of silicon and boron
JPS61199641A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd 化合物半導体素子の製造方法
US4659392A (en) * 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
US20040009626A1 (en) * 2002-07-11 2004-01-15 Tweet Douglas J. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US20060154442A1 (en) * 2005-01-07 2006-07-13 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
WO2006130360A2 (fr) * 2005-06-01 2006-12-07 International Business Machines Corporation Procede de recristallisation modelisee/d'amorphisation amelioree destine a des substrats a orientation hybride

Also Published As

Publication number Publication date
FR2918792B1 (fr) 2010-04-23
US20090014720A1 (en) 2009-01-15
US7799651B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
EP1058946B1 (fr) Procede de formation de cavites dans un substrat semiconducteur, par implantation d'atomes
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
EP1051739B1 (fr) Substrat compliant en particulier pour un depot par hetero-epitaxie
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2911430A1 (fr) "procede de fabrication d'un substrat hybride"
FR2863771A1 (fr) Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
WO2008031980A1 (fr) Procede de transfert d'une couche a haute temperature
FR2888400A1 (fr) Procede de prelevement de couche
FR3048306A1 (fr) Support pour une structure semi-conductrice
FR2845076A1 (fr) Substrat semi-conducteur et procede de fabrication
FR3098642A1 (fr) procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR2893446A1 (fr) TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP2822028A1 (fr) Procédé d'activation électrique d'espèces dopantes dans un film de GaN
EP2782118A1 (fr) Procédé de formation d'une couche de silicium contraint
JP4739213B2 (ja) ボンディング層が消滅する間接ボンディング
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
FR2918792A1 (fr) Procede de traitement de defauts d'interface dans un substrat.
EP3335239B1 (fr) Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
FR2926925A1 (fr) Procede de fabrication d'heterostructures
FR2968121A1 (fr) Procede de transfert d'une couche a haute temperature
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR2851848A1 (fr) Relaxation a haute temperature d'une couche mince apres transfert
EP1786025B1 (fr) Procédé de formation de couches non-contraintes

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17