JPS61230329A - 半導体表面への酸化物薄膜の形成方法 - Google Patents
半導体表面への酸化物薄膜の形成方法Info
- Publication number
- JPS61230329A JPS61230329A JP61032674A JP3267486A JPS61230329A JP S61230329 A JPS61230329 A JP S61230329A JP 61032674 A JP61032674 A JP 61032674A JP 3267486 A JP3267486 A JP 3267486A JP S61230329 A JPS61230329 A JP S61230329A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- maximum temperature
- oxide thin
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000010894 electron beam technology Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012994 industrial processing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路に係り、特に集積回路製造の際におけ
る絶縁薄膜の形成に関する。
る絶縁薄膜の形成に関する。
従来の技術及びその問題点
集積回路製造の際の鍵となる段階は、多くの場合、例え
ばゲート用！１［体として使われる酸化物絶縁薄膜の形
成である。集積密度が増大するにつれ酸化物の厚さは減
少され、一様性を達成するのが困難になっている。従来
のシリコン処理では酸化物薄膜は例えば半導体を７００
℃を超える温度で酸素あるいは水蒸気に数分間ないし数
時間露出することで成長されている。現在必要とされて
いる厚さが１０ｎｍ以下の酸化物ＩＩＩを形成する場合
、従来の処理方法では工業的処理で要求される高度な一
様性と再現性を得ることができない。
ばゲート用！１［体として使われる酸化物絶縁薄膜の形
成である。集積密度が増大するにつれ酸化物の厚さは減
少され、一様性を達成するのが困難になっている。従来
のシリコン処理では酸化物薄膜は例えば半導体を７００
℃を超える温度で酸素あるいは水蒸気に数分間ないし数
時間露出することで成長されている。現在必要とされて
いる厚さが１０ｎｍ以下の酸化物ＩＩＩを形成する場合
、従来の処理方法では工業的処理で要求される高度な一
様性と再現性を得ることができない。
本発明はこの問題点を軽減ないし解決をぜんとするもの
である。
である。
問題を解決するための手段
本発明は半導体表面上に薄い一様な酸化物薄膜を形成す
る方法であって、半導体を酸化雰囲気中で５００℃を超
える最高温度までパルス的に加熱することを含む方法を
提供する。
る方法であって、半導体を酸化雰囲気中で５００℃を超
える最高温度までパルス的に加熱することを含む方法を
提供する。
シリコンウェハを酸化雰囲気中で５００℃を超える温度
へ急速に加熱し、さらにその温度を短時間維持１−るこ
とにより、半導体表面に酸化物薄膜が形成されることが
見出された。加熱は熱を加えることにより、あるいはマ
イクロ波ないしレーザの照射、あるいは非コヒーレント
光照射により行なわれる。
へ急速に加熱し、さらにその温度を短時間維持１−るこ
とにより、半導体表面に酸化物薄膜が形成されることが
見出された。加熱は熱を加えることにより、あるいはマ
イクロ波ないしレーザの照射、あるいは非コヒーレント
光照射により行なわれる。
本発明は例えば０．８ないし２０ｎｍの酸化物薄膜をシ
リコン基板上に形成する方法であって、基板を酸化雰囲
気中で５００℃を超え、典型的には７００ないし１２０
０℃の範囲の最高温度までパルス的に加熱することを含
む方法を提供する。
リコン基板上に形成する方法であって、基板を酸化雰囲
気中で５００℃を超え、典型的には７００ないし１２０
０℃の範囲の最高温度までパルス的に加熱することを含
む方法を提供する。
酸化物薄膜は例えばＭＯ８技術においてゲート用誘電体
として使用される。
として使用される。
実施例
以下、本発明を実施例について図面を参照しながら説明
する。
する。
典型的な処理過程では、シリコンウェハは研摩及び洗浄
された後例えば酸素あるいは水蒸気よりなる酸化雰囲気
に曝露される。ウェハは急速に５００℃を超える温度、
好ましくは７００ないし１２００℃の範囲の温度まで加
熱され、最高温度で１ないし６０秒間保持された後周囲
温度まで自然に冷却される。最高温度は９００ないし１
０００℃であるのが好ましく、ウェハは５ないし３５秒
間この温度で維持されるのが好ましい。
された後例えば酸素あるいは水蒸気よりなる酸化雰囲気
に曝露される。ウェハは急速に５００℃を超える温度、
好ましくは７００ないし１２００℃の範囲の温度まで加
熱され、最高温度で１ないし６０秒間保持された後周囲
温度まで自然に冷却される。最高温度は９００ないし１
０００℃であるのが好ましく、ウェハは５ないし３５秒
間この温度で維持されるのが好ましい。
この短時間の高温工程により半導体表面上に一様な酸化
物薄膜が形成される。薄膜は以後の集積回路形成過程に
おいて例えばゲート絶縁体として使用される。膜厚は０
．８ないし２０ｎｍであるのが典型的である。
物薄膜が形成される。薄膜は以後の集積回路形成過程に
おいて例えばゲート絶縁体として使用される。膜厚は０
．８ないし２０ｎｍであるのが典型的である。
膜厚は最高温度、加熱時間及び加熱がその中でなされる
雰囲気中の酸化剤の分圧により決定される。本発明によ
る技術の使用例として、シリコンウェハを７００ないし
１１００℃に１ないし４５秒間、ニー・ジー・アソシエ
ーツのヒートパルス２１０Ｔシステム中で加熱すること
により酸化した。酸化は全て大気圧の純酸素中で行なっ
た。最高温度が７４０〜１１００℃の範囲にある場合の
結果を図に示しである。光学的測定により膜は屈折率が
１．４５であるのが示され、またオージェ分光の結果で
は膜は化学量論組成を有しているのが示された。再現性
は高く、膜厚は２．Ｑｎｍの厚さに対して±０．２ｎｍ
であるのが典型的である。薄膜の成長速度は従来の技術
により達成される値より著しく大きい。
雰囲気中の酸化剤の分圧により決定される。本発明によ
る技術の使用例として、シリコンウェハを７００ないし
１１００℃に１ないし４５秒間、ニー・ジー・アソシエ
ーツのヒートパルス２１０Ｔシステム中で加熱すること
により酸化した。酸化は全て大気圧の純酸素中で行なっ
た。最高温度が７４０〜１１００℃の範囲にある場合の
結果を図に示しである。光学的測定により膜は屈折率が
１．４５であるのが示され、またオージェ分光の結果で
は膜は化学量論組成を有しているのが示された。再現性
は高く、膜厚は２．Ｑｎｍの厚さに対して±０．２ｎｍ
であるのが典型的である。薄膜の成長速度は従来の技術
により達成される値より著しく大きい。
さらに別の応用では非常に薄い薄膜を制御しながら成長
させるため低いＭ素分圧を使用した。これは真空装置中
で電子ビーム加熱を使用することでなされた。同様に、
高い成長速度を得るには高い圧力、すなわち典型的には
１ないし２０気圧の圧力を使用することができる。
させるため低いＭ素分圧を使用した。これは真空装置中
で電子ビーム加熱を使用することでなされた。同様に、
高い成長速度を得るには高い圧力、すなわち典型的には
１ないし２０気圧の圧力を使用することができる。
酸化物薄膜はＭＯ８技術のゲート誘電体、及びバイポー
ラ技術の多結晶シリコン装置の界面処理に使用すること
ができる。
ラ技術の多結晶シリコン装置の界面処理に使用すること
ができる。
図は酸化物薄膜と酸化時間との関係を示すグラフである
。 特許出願人 エステイ−シー ビーエルシー図面の浄書
・４内δに変更なし） 白をイと、用トへ〇 （才ケ） 手続補正書 昭和６１年 年月 ３日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和６１年 特許願 第３２６７４号 ２、発明の名称 半導体表面への酸化物１ｌｌＩＩＩの形成方法３、補正
をする者 事件との関係 特許出願人 住 所 イギリス国 ロンドン ダブリューシー２７−
ル１デイーニー ストランド １９０番地名 称 エ
ステイ−シー ピーエルシー代表者 マーク チャール
ズ テニス （国籍 イギリス国） ４、代理人 住 所 〒１０２ 東京都千代田区麹町５丁目７番地
電話０３ （２６３） ３２７１番（代表）５゜補正命
令の日付 ６、 補正の対象 図面。 ７、補正の内容 図面の浄書（内容に変更なし）を別紙のとおり補充する
。
。 特許出願人 エステイ−シー ビーエルシー図面の浄書
・４内δに変更なし） 白をイと、用トへ〇 （才ケ） 手続補正書 昭和６１年 年月 ３日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和６１年 特許願 第３２６７４号 ２、発明の名称 半導体表面への酸化物１ｌｌＩＩＩの形成方法３、補正
をする者 事件との関係 特許出願人 住 所 イギリス国 ロンドン ダブリューシー２７−
ル１デイーニー ストランド １９０番地名 称 エ
ステイ−シー ピーエルシー代表者 マーク チャール
ズ テニス （国籍 イギリス国） ４、代理人 住 所 〒１０２ 東京都千代田区麹町５丁目７番地
電話０３ （２６３） ３２７１番（代表）５゜補正命
令の日付 ６、 補正の対象 図面。 ７、補正の内容 図面の浄書（内容に変更なし）を別紙のとおり補充する
。
Claims (12)
- （１）半導体表面上に薄い一様な酸化物薄膜を形成する
方法であつて、半導体を酸化雰囲気中で５００℃を超え
る最高温度までパルス的に加熱することを特徴とする方
法。 - （２）半導体は７００ないし１２００℃の温度まで加熱
される特許請求の範囲第１項記載の方法。 - （３）最高温度は１ないし６０秒間維持される特許請求
の範囲第１項又は第２項記載の方法。 - （４）最高温度は７４０ないし１１００℃である特許請
求の範囲第２項記載の方法。 - （５）最高温度は１ないし４５秒間維持される特許請求
の範囲第４項記載の方法。 - （６）膜の厚さは０．８ないし２０ｎｍである特許請求
の範囲第１項より第５項のうちいずれか一項記載の方法 - （７）酸化雰囲気は減圧下で維持される特許請求の範囲
第１項乃至第６項のうちいずれか一項記載の方法。 - （８）半導体は電子ビームにより加熱される特許請求の
範囲第１項乃至第７項のうちいずれか一項記載の方法。 - （９）半導体はマイクロ波あるいは光照射により加熱さ
れる特許請求の範囲第１項乃至第７項のうちいずれか一
項記載の方法 - （１０）実質的に図面に関連して説明する半導体の表面
酸化方法。 - （１１）特許請求の範囲第１項より第１０項のうちいず
れか一項記載の方法により表面酸化膜が形成されている
半導体ウエハ。 - （１２）特許請求の範囲第１１項記載のウエハより製造
された集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB858507601A GB8507601D0 (en) | 1985-03-23 | 1985-03-23 | Integrated circuits |
| GB8507601 | 1985-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61230329A true JPS61230329A (ja) | 1986-10-14 |
Family
ID=10576523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61032674A Pending JPS61230329A (ja) | 1985-03-23 | 1986-02-17 | 半導体表面への酸化物薄膜の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0196155A3 (ja) |
| JP (1) | JPS61230329A (ja) |
| KR (1) | KR860007722A (ja) |
| GB (2) | GB8507601D0 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| US5990516A (en) | 1994-09-13 | 1999-11-23 | Kabushiki Kaisha Toshiba | MOSFET with a thin gate insulating film |
| KR100379136B1 (ko) | 1998-10-02 | 2003-04-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 반도체 소자 형성 방법과 반도체 소자 |
| US6429101B1 (en) | 1999-01-29 | 2002-08-06 | International Business Machines Corporation | Method of forming thermally stable polycrystal to single crystal electrical contact structure |
| CN101625974B (zh) | 2008-07-08 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法 |
| DE102011100024A1 (de) * | 2011-04-29 | 2012-10-31 | Centrotherm Thermal Solutions Gmbh & Co. Kg | Verfahren zum ausbilden einer schicht auf einem substrat |
| DE102012200799A1 (de) | 2011-09-26 | 2013-03-28 | Interpane Entwicklungs-Und Beratungsgesellschaft Mbh | Brandschutzelement mit Schutzbeschichtung und dessen Herstellungsverfahren |
| GB2520030A (en) * | 2013-11-06 | 2015-05-13 | Univ Warwick | Tunnel junction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT964137B (it) * | 1971-09-27 | 1974-01-21 | Ibm | Accrescimento di strati isolanti in particolare per dispositivi semiconduttori |
| JPS5559729A (en) * | 1978-10-27 | 1980-05-06 | Fujitsu Ltd | Forming method of semiconductor surface insulating film |
| JPS56124236A (en) * | 1980-03-03 | 1981-09-29 | Nippon Telegr & Teleph Corp <Ntt> | Method for selective thermal oxidized film formation on semiconductor substrate |
| JPS56161646A (en) * | 1980-05-19 | 1981-12-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| GB2164796B (en) * | 1981-09-17 | 1986-11-12 | Itt Ind Ltd | Semiconductor processing |
| GB2106709B (en) * | 1981-09-17 | 1986-11-12 | Itt Ind Ltd | Semiconductor processing |
| FR2543581B1 (fr) * | 1983-03-31 | 1986-11-14 | Fiori Costantino | Procede pour former une couche d'oxyde sur la surface d'un substrat en materiau semiconducteur |
| US4544418A (en) * | 1984-04-16 | 1985-10-01 | Gibbons James F | Process for high temperature surface reactions in semiconductor material |
-
1985
- 1985-03-23 GB GB858507601A patent/GB8507601D0/en active Pending
-
1986
- 1986-02-10 EP EP86300864A patent/EP0196155A3/en not_active Withdrawn
- 1986-02-17 JP JP61032674A patent/JPS61230329A/ja active Pending
- 1986-02-17 KR KR1019860001081A patent/KR860007722A/ko not_active Application Discontinuation
- 1986-02-20 GB GB8604286A patent/GB2172746B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8507601D0 (en) | 1985-05-01 |
| KR860007722A (ko) | 1986-10-15 |
| EP0196155A3 (en) | 1987-05-27 |
| EP0196155A2 (en) | 1986-10-01 |
| GB2172746A (en) | 1986-09-24 |
| GB2172746B (en) | 1989-06-28 |
| GB8604286D0 (en) | 1986-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3798061A (en) | Method for forming a single-layer nitride film or a multi-layer nitrude film on a portion of the whole of the surface of a semiconductor substrate or element | |
| KR940007587B1 (ko) | 반도체장치의 제조방법 | |
| EP0258394B1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| KR890003006A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| JPS61230329A (ja) | 半導体表面への酸化物薄膜の形成方法 | |
| US6436846B1 (en) | Combined preanneal/oxidation step using rapid thermal processing | |
| EP0167208B1 (en) | A method for growing an oxide layer on a silicon surface | |
| ATE109307T1 (de) | Methode zur herstellung einer schicht auf einem substrat. | |
| JP3122125B2 (ja) | 酸化膜の形成方法 | |
| US3447958A (en) | Surface treatment for semiconductor devices | |
| JPS62136036A (ja) | 絶縁膜形成法 | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
| JPH02248045A (ja) | ＳｉＯ↓２膜の形成方法 | |
| KR960002066B1 (ko) | 옥시 나이트라이드 제조방법 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| KR960008903B1 (ko) | 반도체 기판상의 유전체막 형성방법 | |
| JPH02248046A (ja) | ＳｉＯ↓２膜の形成方法 | |
| JPS63291485A (ja) | 酸化物超電導回路の製造方法 | |
| JPH11283975A (ja) | 薄くて均一な酸化物を低い温度で形成する方法 | |
| JPS5928346A (ja) | 半導体基板の処理方法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100398621B1 (ko) | 반도체소자의 게이트산화막 제조방법 |