KR930003327A - 게이트 산화막 제조방법 - Google Patents

게이트 산화막 제조방법 Download PDF

Info

Publication number
KR930003327A
KR930003327A KR1019910013077A KR910013077A KR930003327A KR 930003327 A KR930003327 A KR 930003327A KR 1019910013077 A KR1019910013077 A KR 1019910013077A KR 910013077 A KR910013077 A KR 910013077A KR 930003327 A KR930003327 A KR 930003327A
Authority
KR
South Korea
Prior art keywords
oxide film
temperature
gas
deposition
wafer
Prior art date
Application number
KR1019910013077A
Other languages
English (en)
Other versions
KR940002301B1 (ko
Inventor
김종철
이승석
이석희
박헌섭
천희곤
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910013077A priority Critical patent/KR940002301B1/ko
Publication of KR930003327A publication Critical patent/KR930003327A/ko
Application granted granted Critical
Publication of KR940002301B1 publication Critical patent/KR940002301B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

게이트 산화막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 의해 게이트 산화막을 형성하는 공정단계를 도시한 도면,
제2도는 본 발명의 제2실시예에 의해 게이트 산화막을 형성하는 공정 단계를 도시한 도면,
제3도는 본 발명의 제3실시예에 의해 게이트 산화막을 형성하는 단계를 도시한 도면.

Claims (8)

  1. 고집적 반도체 소자의 게이트 산화막 제조방법에 있어서, 열산화로에서 열산화막을 예정된 두께 형성한 웨이퍼를 예정된 온도의 고온용 저압화학 증착로에 보트인시키고, 증착로 온도를 850∼950℃로 상승시키는 단계와, N`O 또는 NH3가스를 유입시켜서 상기 열산화막을 예정된 시간 인-시투 열처리를 진행하는 단계와, 상기 열산화막 상부에 증착산화막을 예정된 두께 형성하되 SiH2Cl2와 N2O가스, 700mtorr이하의 압력 및 850∼950℃의 온도조건에서 형성하는 단계와, 증착로 온도를 예정된 온도로 하강시켜 웨이퍼를 보트아웃트시키는 단계로 이루어지는 것을 특징으로 하는 게이트 산화막 제조방법.
  2. 제1항에 있어서, 상기 열산화막 상부에 형성하는 증착산화막은 SiH4와 N2O가스, 700mtorr이하의 압력 및 750∼850℃의 온도조건에서 형성하는 것을 포함하는 것을 특징으로 하는 게이트 산화막 제조방법.
  3. 제1항에 있어서, 상기의 고온용 저압화학 증착로에 웨이퍼를 보트인하고, 보트아웃트하는 단계에서 N2가스를 증착로에 흘려주는 것을 특징으로 하는 게이트 산화막 제조방법.
  4. 제1항에 있어서, 상기 열산화막과 증착산화막의 두께의 합은 200Å이하로 형성되는 것을 특징으로 하는 게이트 산화막 제조방법.
  5. 반도체 소자의 게이트 산화막 제조방법에 있어서, 대기압에 기판이 노출될때 성장하는 자연산화막이 성장된 웨이퍼를 예정된 온도의 고온용 저압화학 증착로에 보트인시키고 증착로의 온도를 850∼950℃로 상승시키는 단계와, 상기 자연산화막 상부에 증착산화막을 예정된 두께 형성하되, SiH2Cl2와 N2O가스, 20mtorr이하의 압력 및 850∼95℃의 온도조건에서 형성하는 단계와, 상기의 850∼950℃의 온도에서 N2O또는 NH3가스를 유입시키고 상기 증착산화막을 예정된 시간 인-시투열처리를 진행하는 단계와, 증착로 온도를 예정된 온도로 하강시켜서 웨이퍼를 보트아웃트시키는 단계로 이루어지는 것을 특징으로 하는 게이트 산화막 제조방법.
  6. 제5항에 있어서, 상기 자연산화막 상부에 형성하는 증착산화막은 SiH4와 N2O가스, 700mtorr이하의 압력 및 750∼850℃의 온도조건에서 형성하는 것을 포함하는 것을 특징으로 하는 게이트 산화막 제조방법.
  7. 제5항에 있어서, 상기의 고온용 저압화학증착로에 웨이퍼를 보트아웃트할때 N2가스를 증착로에 흘려주는 것을 특징으로 하는 게이트 산화막 제조방법.
  8. 제5항에 있어서, 상기 자연산화막 상부에 형성하는 증착산화막은 Si(C2H5O)가스, 900mtorr이하의 압력 및 600-700℃의 온도조건에서 형성하는 것을 포함하는 것을 특징으로 하는 게이트 산화막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910013077A 1991-07-30 1991-07-30 게이트 산화막 제조방법 KR940002301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910013077A KR940002301B1 (ko) 1991-07-30 1991-07-30 게이트 산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910013077A KR940002301B1 (ko) 1991-07-30 1991-07-30 게이트 산화막 제조방법

Publications (2)

Publication Number Publication Date
KR930003327A true KR930003327A (ko) 1993-02-24
KR940002301B1 KR940002301B1 (ko) 1994-03-21

Family

ID=19317986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013077A KR940002301B1 (ko) 1991-07-30 1991-07-30 게이트 산화막 제조방법

Country Status (1)

Country Link
KR (1) KR940002301B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332129B1 (ko) * 1995-12-29 2002-11-07 주식회사 하이닉스반도체 반도체소자의산화막형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332129B1 (ko) * 1995-12-29 2002-11-07 주식회사 하이닉스반도체 반도체소자의산화막형성방법

Also Published As

Publication number Publication date
KR940002301B1 (ko) 1994-03-21

Similar Documents

Publication Publication Date Title
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
KR900002316A (ko) 반도체장치의 제조방법
KR930018648A (ko) 반도체 장치 제조방법
KR970067542A (ko) 반도체장치의 제조방법
KR950021138A (ko) 반도체 장치의 제조 방법
KR940001322A (ko) 반도체 장치의 제조방법
US6365490B1 (en) Process to improve the flow of oxide during field oxidation by fluorine doping
KR930003327A (ko) 게이트 산화막 제조방법
KR860009482A (ko) 에피택셜절연막을 가진 반도체장치 및 그 제조방법
US6579614B2 (en) Structure having refractory metal film on a substrate
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR970003811A (ko) 반도체 소자분리막 형성 방법
KR100623800B1 (ko) 질화규소의 증착방법
KR950012636A (ko) 디클로로실란과 육플루오르화 텅스텐을 사용하여 반도체 기판상에 규화 텅스텐 박막을 증착시키기 위한 방법
KR940027093A (ko) 게이트산화막 제조방법
KR970052801A (ko) 게이트 산화막 형성방법
KR960026561A (ko) 반도체 소자의 필드산화막 형성방법
KR970052791A (ko) 반도체 소자의 필드 산화막 형성 방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR950012600A (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성방법
Kooi et al. Brief notes on the history of gate dielectrics in mos devices
KR950005044B1 (ko) 열적산화막을 이용한 측벽스페이서 형성방법
KR910001892A (ko) 포스퍼러스 도우프드 산화물 플로우 공정방법
KR970048922A (ko) 반도체 소자의 선택적 산화 마스크 제조 방법
KR20010058570A (ko) 코발트 실리사이드 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee