KR950012600A - 반도체 소자의 티타늄 실리사이드 콘택 형성방법 - Google Patents
반도체 소자의 티타늄 실리사이드 콘택 형성방법 Download PDFInfo
- Publication number
- KR950012600A KR950012600A KR1019930021059A KR930021059A KR950012600A KR 950012600 A KR950012600 A KR 950012600A KR 1019930021059 A KR1019930021059 A KR 1019930021059A KR 930021059 A KR930021059 A KR 930021059A KR 950012600 A KR950012600 A KR 950012600A
- Authority
- KR
- South Korea
- Prior art keywords
- titanium
- forming
- titanium silicide
- deposited
- heat treatment
- Prior art date
Links
- 229910021341 titanium silicide Inorganic materials 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims abstract 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 13
- 239000010936 titanium Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000010408 film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 238000004151 rapid thermal annealing Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 티타늄 실리사이드 콘택(Ti-Silicide Contact)형성방법에 관한 것으로, 반도체 소자의 제조공정 중 깊이가 얕은 소오스/드레인 접합부(Source/Drain Junction)상에 티타늄(Ti) 증착 및 금속열처리(RTA : Rapid Thermal Annealing)공정을 2단계로 반복 실시하여 티타늄 실리사이드를 형성하므로 접합부의 실리콘 기판의 존재하는 실리콘(Si)의 티타늄과의 반응을 최소화하여 접합부의 깊이에 영향을 미치지 않도록하여 누설전류(Leakage Current)의 증가를 억제하고 콘택저항을 감소시킬 수 있는 반도체 소자의 티타늄 실리사이드 콘택을 형성하는 방법에 관하여 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 의한 반도체 소자의 티타늄 실리사이드 콘택을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판2 : 소오스/드레인 접합부
3 : 층간 절연막4 : 콘택홀
5 : 제 1 티타늄5a : 잔여 티타늄
6 : 제 1 티타늄 나이트라이드7 : 제 2 티타늄
8 : 제 2 티타늄 나이트라이드10 : 티타늄 실리사이드
Claims (3)
- 반도체 소자의 티타늄 실리사이드 콘택 형성방법에 있어서, 실리콘 기판(1)상에 깊이가 얕은 소오스/드레인 접합부(2)를 형성한 후, 층간 절연막(3)을 두껍게 증착 열처리하여 평탄화한 다음, 콘택 마스크를 사용하여 소오스/드레인 접합부(2)에 연통되는 콘택홀(2)을 형성한 상태에서, 상기 콘택홀(4)을 포함한 전체구조 상부에 제 1 티타늄(5)을 얇게 증착하는 단계와, 상기 단계로부터 N2가스 분위기에서 1차 급속열처리공정을 실시하여 상기 제 1 티타늄(5)을 제 1 티타늄 나이트라이드(6)로 변화시키되, 접합부(2) 표면에서는 상기 제 1 티타늄(5)의 일부가 실리콘과 반응하여 티타늄 실리사이드(10)를 얇게 형성하는 단계와, 상기 단계로부터 상기 제 1 티타늄 나이트라이드(6) 상부에 제 2 티타늄(7)을 얇게 증착하는 단계와, 상기 단계로부터 N2가스 분위기에서 2차 급속열처리공정을 실시하여 상기 증착된 제 2 티타늄(7)을 티타늄 나이트라이드로 변화시켜 상기 제 1 티타늄 나이트라이드(6)를 포함하는 제 2 티타늄 나이트라이드(8)를 형성하되, 상기 티타늄 나이트라이드로 변화되는 제 2 티타늄(7)은 상기 1차 급속열처리공정으로 형성된 제 1 티타늄 나이트라이드(6)로 인하여 하부의 실리콘과 반응하지 못해 더 이상의 티타늄 실리사이드(10)를 성장시키지 않으므로 접합부(2) 깊이의 감소화를 방지하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 티타늄 실리사이드 콘택 형성방법.
- 제 1 항에 있어서, 상기 제 1 티타늄(5)은 250~400Å의 두께로 증착하고, 상기 제 2 티타늄(7)은 350~500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 티타늄 실리사이드 콘택 형성방법.
- 제 1 항에 있어서, 상기 1차 급속열처리공정은 650~750℃ 온도에서 10~20초간 실시하고, 상기 2차 급속열처리공정은 500~800℃ 온도에서 40~60초간 실시하는 것을 특징으로 하는 반도체 소자의 티타늄 실리사이드 콘택 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93021059A KR970007818B1 (en) | 1993-10-12 | 1993-10-12 | Forming method of titanium silicide contact in the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93021059A KR970007818B1 (en) | 1993-10-12 | 1993-10-12 | Forming method of titanium silicide contact in the semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012600A true KR950012600A (ko) | 1995-05-16 |
| KR970007818B1 KR970007818B1 (en) | 1997-05-17 |
Family
ID=19365642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93021059A KR970007818B1 (en) | 1993-10-12 | 1993-10-12 | Forming method of titanium silicide contact in the semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970007818B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268803B1 (ko) * | 1997-06-30 | 2000-10-16 | 김영환 | 반도체 소자의 도전층 제조방법 |
| KR100325704B1 (ko) * | 1999-06-28 | 2002-02-25 | 박종섭 | 반도체 소자의 제조 방법 |
-
1993
- 1993-10-12 KR KR93021059A patent/KR970007818B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268803B1 (ko) * | 1997-06-30 | 2000-10-16 | 김영환 | 반도체 소자의 도전층 제조방법 |
| KR100325704B1 (ko) * | 1999-06-28 | 2002-02-25 | 박종섭 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970007818B1 (en) | 1997-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034672A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR100407684B1 (ko) | 반도체 소자의 제조 방법 | |
| KR910002452B1 (ko) | 반도체장치의 제조방법 | |
| WO2001065594A3 (en) | A method of producing a schottky varicap diode | |
| KR950012600A (ko) | 반도체 소자의 티타늄 실리사이드 콘택 형성방법 | |
| US6555425B2 (en) | Method for manufacturing transistor | |
| KR970030291A (ko) | 확산 장벽층 형성방법(Method For Forming Diffusion Barrier Layer) | |
| JP2001036078A5 (ko) | ||
| KR960042961A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| KR0172043B1 (ko) | 반도체 소자 제조 방법 | |
| KR100234381B1 (ko) | 반도체 장치 제조방법 | |
| KR0172770B1 (ko) | 실리사이드를 포함하는 장벽금속층 형성방법 | |
| KR980005677A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR980005519A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR980005615A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030044145A (ko) | 반도체 소자의 제조 방법 | |
| KR970008347A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR20020002905A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR970052921A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010004563A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR19980033877A (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR970013219A (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR970018366A (ko) | 반도체 집적 회로 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |