KR100332129B1 - 반도체소자의산화막형성방법 - Google Patents

반도체소자의산화막형성방법 Download PDF

Info

Publication number
KR100332129B1
KR100332129B1 KR1019950065713A KR19950065713A KR100332129B1 KR 100332129 B1 KR100332129 B1 KR 100332129B1 KR 1019950065713 A KR1019950065713 A KR 1019950065713A KR 19950065713 A KR19950065713 A KR 19950065713A KR 100332129 B1 KR100332129 B1 KR 100332129B1
Authority
KR
South Korea
Prior art keywords
temperature
oxide film
semiconductor device
gas
flow rate
Prior art date
Application number
KR1019950065713A
Other languages
English (en)
Other versions
KR970052858A (ko
Inventor
권오정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950065713A priority Critical patent/KR100332129B1/ko
Publication of KR970052858A publication Critical patent/KR970052858A/ko
Application granted granted Critical
Publication of KR100332129B1 publication Critical patent/KR100332129B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 산화막 형성방법이 개시된다.
본 발명은 주산화공정전에 소량의 N2O가스를 흘려주어 실리콘 기판과 주산화공정으로 형성될 산화막사이의 계면부분에 질소첨가를 용이하 하면서 균일한 산화막을 형성할 수 있다.
따라서, 산화막의 두께가 얇아짐에 따라 생길수 있는 절연특성 열화를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있고, 소자의 고집적화를 실현할 수 있다.

Description

반도체 소자의 산화막 형성방법
본 발명은 반도체 소자의 산화막 형성방법에 관한 것으로, 특히 얇은 산화막 형성시 질소가 용이하게 첨가될수 있도록하여 얇은 산화막의 절연특성을 향상시킬 수 있는 반도체 소자의 산화막을 형성하는 방법에 관한 것이다.
반도체 소자의 제조공정중 산화막을 형성하기 위한 공정이 여러번 실시된다. 특히, DRAM 소자의 트랜지스터에 적용되는 게이트 산화막과 비휘발성 메모리 소자에 적용되는 터널 산화막등은 매우 얇은 두께로 형성된다. 산화막의 두께가 얇아지면서 발생하는 수명 단축등의 결함을 개선하기 위해서 N2O 가스를 사용하여 실리콘 기판과 산화막사이에 질소를 첨가하여 계면 스트레스를 줄이므로써, 산화막의 성능을 향상시키는 방법이 개발되었다. 그러나 이방법은 일반 반응로에서 질소첨가가 어렵고, 균일한 산화막 형성에 어려움이 있다. 일반적으로, 얇고 균일한 산화막 형성방법은 주산화(main oxidation)공정전에 소량의 산소를 흘려주는 것인데, 이때형성된 산화막이 후속공정인 N2O 가스를 사용한 산화공정시 발생하는 질소 첨가 효과를 감소시키는 역할을 하게된다.
따라서, 본 발명은 실리콘 기판과 산화막의 계면에 질소 첨가를 용이하게 하면서 균일한 산화막을 형성할 수 있는 반도체 소자의 산화막 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 산화막 형성방법은 실리콘 웨이퍼를 N2가스 분위기의 확산 반응로에 로딩한 후, 안정화하는 단계; 상기 확산 반응로 내부를 진공정화시킨 후, 소량의 N2O가스를 흘려주면서 온도를 상승시키는 단계; 상기 온도상승후 안정화 시간을 거치고, 다량의 N2O가스를 흘려주어 주산화공정이 실시되는 단계; 상기 확산 반응로 내부를 진공정화시킨 후, N2가스 분위기에서 어닐링공정이 실시되는 단계; 및 온도를 하강시킨후 안정화 시간을 거치고, 상기 실리콘 웨이퍼를 언로딩하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
첨부도면은 본 발명의 실시예에 의한 산화막을 형성하기 위한 공정 흐름도이다.
산화막을 형성하기 위한 실리콘 웨이퍼가 제공되고, 이 웨이퍼를 600 내지 800℃온도의 확산 반응로에 로딩시킨 후, 확산 반응로 내부를 안정화시킨다. 이때, 확산 반응로는 저압공정이 가능한 반응로를 사용하며, 로딩 전후에 20000SCCM의 N2가스를 흘려주어 반응로 내부를 정화하여 오염을 방지한다. 웨이퍼를 로딩한 후에 오염을 줄이고, N2O가스를 흘릴경우의 위험을 방지하면서 주산화공정의 열부담을 줄이기 위하여 진공정화를 실시한다. 진공정화로 인하여 반응로 내부의 압력은 2 내지 9Torr로 된다. 진공정화후 50 내지 1000SCCM의 N2O가스를 흘려주면서 3 내지 60℃/min의 온도 기울기 바람직하게는 10℃/min의 온도 기울기로 800 내지 950℃의 온도까지 온도를 상승시킨다. 온도상승후 안정화 시간을 거치고, 5000 내지 20000SCCM의 N2O가스를 흘려주어 주산화공정을 실시한다. 이때의 반응로 내부 압력은 10 내지 60Torr로 된다. 이후 진공정화공정으로 반응로 내부의 오염요소를 제거하고, 20000SCCM의 N2가스를 흘려주면서 어닐링공정을 실시한다. 어닐링공정후 3 내지 60℃/min의 온도 기울기 바람직하게는 6℃/min의 온도 기울기로 600 내지 800℃의 온도까지 온도를 하강시키고, 안정화 시간을 거친후 산화막이 형성된 웨이퍼를 언로딩 시킨다.
한편, 온도상승공정으로 부터 주산화공정까지 반응가스로 N2O가스 대신에 NO가스를 사용할 수 있다.
상술한 바와같이 본 발명은 주산화공정전에 소량의 N2O가스를 흘려주어 실리콘 기판과 주산화공정으로 형성될 산화막사이의 계면부분에 질소첨가를 용이하면서 균일한 산화막을 형성할 수 있다.
따라서, 산화막의 두께가 얇아짐에 따라 생길수 있는 절연특성 열화를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있고, 소자의 고집적화를 실현할 수 있다.
첨부도면은 본 발명의 실시예에 의한 산화막을 형성하기 위한 공정 흐름도.

Claims (11)

  1. 반도체 소자의 산화막 형성방법에 있어서,
    실리콘 웨이퍼를 N2가스 분위기의 확산 반응로에 로딩한 후, 안정화하는 단계;
    상기 확산 반응로 내부를 진공정화시킨 후, 제 1 유량의 N2O가스를 흘려주면서 온도를 상승시키는 단계;
    상기 온도상승후 안정화 시간을 거치고, 상기 제 1 유량보다 많은 제 2 유량의 N2O가스를 흘려주어 주산화공정이 실시되는 단계;
    상기 확산 반응로 내부를 진공정화시킨 후, N2가스 분위기에서 어닐링공징이 실시되는 단계;
    온도를 하강시킨후 안정화 시간을 거치고, 상기 실리콘 웨이퍼를 언로딩하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  2. 반도체 소자의 산화막 형성방법에 있어서,
    실리콘 웨이퍼를 N2가스 분위기의 확산 반응로에 로딩한 후, 안정화하는 단계;
    상기 확산 반응로 내부를 진공정화시킨 후 제 1 유량의 NO가스를 흘려주면서온도를 상승시키는 단계;
    상기 온도상승후 안정화 시간을 거치고, 제 2 유량의 NO가스를 흘려주어 주산화공정이 실시되는 단계;
    상기 확산 반응로 내부를 진공정화시킨 후, N2가스 분위기에서 어닐링공정이 실시되는 단계;
    온도를 하강시킨후 안정화 시간을 거치고, 상기 실리콘 웨이퍼를 언로딩하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼 로딩온도는 600 내지 800℃인 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 진공정화공정에 의해 상기 확산 반응로 내부는 2 내지 9Torr의 압력으로 되는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 온도상승공정시 흘려주는 N2O가스의 상기 제 1 유량은 50 내지 1000SCCM인 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 주산화공정시 흘려주는 N2O가스의 상기 제 2 유량은 5000 내지 20000SCCM인 것을 특징으로 하는 반도체 소자의 산하막 형성방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 온도상승공정 및 상기 온도하강공정은 3 내지 60℃/min의 온도 기울기로 실시되는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 온도상승공정은 10℃/min의 온도 기울기로 실시되는 것을 특징으로 하는 반도체 소자의 산화막 제조방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 온도상승공정은 800 내지 950℃의 온도가 될때까지 실시되는 것을 특징으로 하는 반도체 소자의 산화막 제조방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 온도하강공정은 600 내지 800℃의 온도가 될때까지 실시되는 것을 특징으로 하는 반도체 소자의 산화막 제조방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 온도상승공정 및 상기 수산화공정시 상기 확산 반응로 내부는 10 내지 60Torr 압력으로 되는 것을 특징으로 하는 반도체 소자의 산화막 제조방법.
KR1019950065713A 1995-12-29 1995-12-29 반도체소자의산화막형성방법 KR100332129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065713A KR100332129B1 (ko) 1995-12-29 1995-12-29 반도체소자의산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065713A KR100332129B1 (ko) 1995-12-29 1995-12-29 반도체소자의산화막형성방법

Publications (2)

Publication Number Publication Date
KR970052858A KR970052858A (ko) 1997-07-29
KR100332129B1 true KR100332129B1 (ko) 2002-11-07

Family

ID=37479411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065713A KR100332129B1 (ko) 1995-12-29 1995-12-29 반도체소자의산화막형성방법

Country Status (1)

Country Link
KR (1) KR100332129B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113130A1 (ko) * 2021-12-15 2023-06-22 주식회사 원익아이피에스 기판처리방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910019121A (ko) * 1990-04-04 1991-11-30 문정환 수평형 저압 화학 기상증착 장치에서의 고온 산화막 제조방법
KR920005244A (ko) * 1990-08-31 1992-03-28 김광호 Lpcvd법을 이용한 산화-질화-산화막 연속형성방법
KR930003327A (ko) * 1991-07-30 1993-02-24 정몽헌 게이트 산화막 제조방법
KR950021208A (ko) * 1993-12-27 1995-07-26 김주용 반도체 소자의 산화막 형성방법
KR950034595A (ko) * 1994-05-26 1995-12-28 김주용 반도체 소자의 산화막 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910019121A (ko) * 1990-04-04 1991-11-30 문정환 수평형 저압 화학 기상증착 장치에서의 고온 산화막 제조방법
KR920005244A (ko) * 1990-08-31 1992-03-28 김광호 Lpcvd법을 이용한 산화-질화-산화막 연속형성방법
KR930003327A (ko) * 1991-07-30 1993-02-24 정몽헌 게이트 산화막 제조방법
KR950021208A (ko) * 1993-12-27 1995-07-26 김주용 반도체 소자의 산화막 형성방법
KR950034595A (ko) * 1994-05-26 1995-12-28 김주용 반도체 소자의 산화막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113130A1 (ko) * 2021-12-15 2023-06-22 주식회사 원익아이피에스 기판처리방법

Also Published As

Publication number Publication date
KR970052858A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR101014938B1 (ko) 다중 어닐링 단계를 사용하여 실리콘 산질화물 게이트 유전체의 형성
US5891809A (en) Manufacturable dielectric formed using multiple oxidation and anneal steps
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US6821566B2 (en) Method and apparatus for forming insulating film containing silicon oxy-nitride
JP2000349081A (ja) 酸化膜形成方法
US5631199A (en) Furnace for manufacturing a semiconductor device, and a method of forming a gate oxide film by utilizing the same
US6649537B1 (en) Intermittent pulsed oxidation process
KR100332129B1 (ko) 반도체소자의산화막형성방법
JPH11186255A (ja) シリコン酸化膜の形成方法
JPH11186248A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
KR0137550B1 (ko) 게이트 산화막 형성 방법
JP3264909B2 (ja) 熱処理装置、熱処理方法及び半導体装置製造方法
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법
KR100695004B1 (ko) 반도체 소자의 산화막 형성 방법
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
JP3357815B2 (ja) 半導体装置の製造方法
KR19980052494A (ko) 플래쉬 메모리의 산화막 형성방법
KR100647002B1 (ko) 플래시 이이피롬의 폴리사이드 산화 방법
JPH07283210A (ja) 絶縁膜形成装置及び絶縁膜形成方法
KR100212013B1 (ko) 산화막 형성방법
KR0132381B1 (ko) 화학기상증착법에 의한 산화막 형성방법
JPH05160114A (ja) 絶縁膜形成方法
JP2000114253A (ja) 半導体酸化膜形成法
JPH11214379A (ja) シリコン酸化膜の形成方法
JPH06124893A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee