KR19980052494A - 플래쉬 메모리의 산화막 형성방법 - Google Patents

플래쉬 메모리의 산화막 형성방법 Download PDF

Info

Publication number
KR19980052494A
KR19980052494A KR1019960071498A KR19960071498A KR19980052494A KR 19980052494 A KR19980052494 A KR 19980052494A KR 1019960071498 A KR1019960071498 A KR 1019960071498A KR 19960071498 A KR19960071498 A KR 19960071498A KR 19980052494 A KR19980052494 A KR 19980052494A
Authority
KR
South Korea
Prior art keywords
reactor
oxide film
flash memory
nitrogen
temperature
Prior art date
Application number
KR1019960071498A
Other languages
English (en)
Inventor
권오정
신승우
김재옥
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960071498A priority Critical patent/KR19980052494A/ko
Publication of KR19980052494A publication Critical patent/KR19980052494A/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

플래쉬 메모리 소자의 층간절연막 형성과정중 산화공정시 주산화단계 전에 발생하는 불필요한 산화막과 질화막의 성장을 막기 위하여 웨이퍼를 반응로에 로드(Load)시 에만 소량의 산소를 주입하고 주산화시 고온에서 산화막을 형성시킬 수 있도록 한다. 그 결과 플래쉬메모리 소자에서 요구되는 산화막의 두께를 형성할 수 있다.

Description

플래쉬 메모리의 산화막 형성방법
본 발명은 플래쉬 메모리(Flash Memory) 소자의 산화막 형성방법에 관한 것으로, 특히 층간 절연막(Oxide-Nitride-Oxide)중 하부층 산화막의 두께를 플래쉬 메모리 소자에서 요구되는 두께로 형성되도록 하여 반도체 소자의 신뢰성을 향상시키는 플래쉬 메모리 소자의 산화막 형성방법에 관한 것이다.
일반적으로 플래쉬메모리 소자에서 플로팅 게이트와 콘트롤 게이트 사이의 층간 절연막으로 ONO(Oxide-Nirtride-Oxide)를 많이 사용하는데 이중 하부층 산화(Oxide)은 폴리실리콘과 산소(O2)와의 화학 반응으로 산화막을 성장시킨다.
도 1은 종래 플래쉬 메모리 소자의 산화공정을 설명하기 위한 도면이다.
도 1을 참조하여 최초 로드(Load) 단계는 웨이퍼가 들어 있는 보트(Boat)를 고온의 반응로에 분당 10 내지 20cm의 속도로 넣는 공정이다. 이때 질소(N2) 및 산소(O2)를 각각 19 SLM 및 1 SLM의 양으로 주입한다. 이후 대기 단계는 웨이퍼의 도를 일정하게 해주기 위하여 기다리는 공정으로 질소 및 산소를 각각 9.5 SLM 및 0.5 SLM의 양으로 주입한다. 온도 상승(Ramp-Up) 단계는 필요한 공정 온도로 상승시키기 위하여 일반적으로 20분간 1분에 4 내지 5℃씩 상승시키며 질소 및 산소를 각각 9.5 SLM 및 0.5 SLM의 양으로 주입한다. 안정화(Stabilization) 단계는 모든 웨이퍼들이 같은 온도를 유지하고, 온도 상승시 발생하는 손상을 방지하기 위한 과정으로 5분간 실시한다. 산화(Oxidation) 단계는 필요한 산화 두께를 얻기 위하여 산화를 실시하는 단계로 100%의 산소(O2) 분위기에서 진행하며 20분간 실시한다. 산화(Purge) 단계는 산화공정이 끝난 뒤 남아 있는 산소를 제거하는 단계이며 질소 10 SLM의 분위기에서 10분간 실시한다. 온도 하강 단계는 웨이퍼를 반응로에서 알아내기 위하여 낮은 온도를 낮추는 단계로 34분간 1분에 3℃씩 낮춘다. 언로드(Unload)단계는 반응로에 들어있는 보오트를 바깥으로 꺼내는 단계이다. 상기와 같이 일반적인 산화방법은 산화공정 중 하부층의 폴리실리콘과 반응하여 질화막을 형성하거나, 또는 하부층의 폴리실리콘에 존재하는 불순물(Impurity)에서 가스가 방출 되는 것을 방지하기 위하여 산화막을 형성한다. 상기 산화막을 형성하기 위하여 산화공정 중 로드 단계, 대기 단계, 온도 상승 단계 및 안정화 단계에 있어서 각각의 단계에 산소를 5% 즉 0.5 SLM를 주입하는 것이 일반적인 방법이었다. 그러나 공기와 같이 소량의 산소를 주입하면 플래쉬 메모리의 플로팅게이트로 사용하고 있는 불순물이 첨가된 폴리실리콘 상에서는 산화막이 120Å 이상 자라게 된다. 4 또는 16 메가비트(Mega bit)의 플래쉬 메모리 소자의 산화막의 목표 두께는 120Å인을 고려하면 공정여유도가 전혀 없음을 알 수 있다. 그래서 실제 산화막 형성시 공정온도를 800℃인 저온으로 낮추어 진행하고 있는 실정이다. 이때 폴리실리콘의 내부 그래인(Grain)과 그래인 계면(Grain Boundary)에서의 산화율(Oxidation Rate) 그래인 자체에서 보다 빠르기 때문에 산화공정 후 폴리실리콘의 조직형태(Morphology)가 나빠져 반도체 소자 제작 후 누설전류가 발생하거나 신뢰성이 떨어지게 된다.
따라서 본 발명은 산화막 형성시 고온에서 산화공정을 진행하여 산소에 의해 성장되는 산화막의 두께를 최소화 하면서 주 산화막이 형성되기 전까지에서 발생하는 질화막의 성장을 막아 상기 문제점을 해소할 수 있는 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 웨이퍼가 들어 있는 보트를 고온의 반응로에 일정한 속도로 로드시 질소와 산소를 동시에 넣어 주는 단계와, 상기 단계로부터 상기 웨이퍼가 상기 반응로 안에서 10분간 대기시 질소 10 SLM의 분위기 형성되는 단계와, 상기 단계로부터 상기 반응로는 질소 10 SLM의 분위기에서 20간 1분에 5℃씩 온도가 상승되는 단계와, 상기 단계로부터 상기 반응로는 질소 10 SLM의 분위기에서 5분간 일정한 고온으로 온도가 안정화되는 단계와, 상기 단계로부터 상기 반응로는 질소와 산소가 동시에 주입된 분위기에서 상기 웨이퍼에 산화막이 형성되는 단계와, 상기 단계로부터 상기 반응로는 질소 10 SLM의 분위기를 형성하여 상기 웨이퍼를 10분간 정화하는 단계와, 상기 단계로부터 상기 반응로는 34분간 1분에 3℃씩 온도를 낮추는 단계와, 상기 단계로부터 상기 반응로는 질소 20 SLM의 분위기에서 상기 웨이퍼를 상기 반응로에서 꺼내는 단계로 이루어지는 것을 특징으로 한다.
도 1은 종래 플래쉬 메모리 소자의 산화막 형성방법을 설명하기 위한 단면도.
도 2는 본 발명에 따른 플래쉬 메모리 소자의 산화막 형성방법을 설명하기 위한 단면도.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 소자의 산화막 형성방법을 설명하기 위한 도면으로 산화공정의 흐름을 나타내었다.
도 2를 참조하여 최초 로드 단계는 웨이퍼가 들어 있는 보트(Boat)를 70 내지 900℃인 고온의 반응로에 분당 10 내지 20cm의 속도로 넣는 공정이다. 이 산소 및 질소를 각각 0.5 SLM 및 19.5 SLM의 양으로 주입하고 그 이후 주산화계 이외에는 산호를 주입하지 않는다.
대기 단계는 웨이퍼의 온도를 일정하게 해주기 위하여 기다리는 공정으로 질소가 10 SLM의 분위기 속에서 10분간 대기시킨다.
온도 상승 단계는 필요한 공정 온도를 상승시키기 위하여 일반적으로 1분에 4 내지 5℃씩 상승하는 공정으로 20분간 실시한다.
안정화 단계는 모든 웨이퍼들이 같은 온도를 유지하도록 900℃에서 5분간 질소 10 SLM의 분위기에서 실시한다. 안정하는 온도 상승시 발생하는 손상을 방지하기 위한 과정이다.
산화 단계는 필요한 산화 두께를 얻기 위하여 산소(O2) 및 질소를 각각 0.2 SLM 및 9.8 SLM의 분위기에서 20분간 실시하며 이때 상기 반응로의 온도는 내지 1500℃이다.
정화 단계는 질소 10 SLM의 분위기에서 10분간 실시하며 산화공정이 끝난 남아있는 산소를 제거하는 단계이다.
온도 하강 단계는 1분에 3℃씩 온도를 낮추며 34분간 실시하며 웨이퍼를 반응로에서 꺼내기 위하여 낮은 온도로 낮추는 단계이다.
언로드(Unload) 단계는 질소 20 SLM의 분위기에서 반응로에 들어있는 보오를 바깥으로 꺼내는 단계이다.
상기와 같이 본 발명의 산화방법은 플래쉬 메모리 소자의 산화막 형성 뿐만 아니라 실리콘과 폴리실리콘의 산화 속도를 비슷하게 가져가야 유리한 DRAM 공정 폴리실리콘의 산화공정에도 사용할 수 있다. 본 발명의 실험결과 주산화단계 전까지 성장하는 산화막의 두께는 실리콘기판상에서는 13 내지 14Å이며, 불순물이 첨가된 폴리실리콘상에는 60 내지 70Å이였고, 질화막의 성장은 관찰되지 않았다. 이렇게 하여 플래쉬 메모리 소자에서 요구하는 산화막의 두께인 120Å을 맞출 수 있다.
상술한 바와 같이 플래쉬 메모리 소자의 ONO막중 산화막 형성시 초기의 로드단계에서만 소량의 산소를 주입하여 주산화과정 전까지 폴리실리콘상에 산화막을 최대한 억제시키고 또한 질화막의 성장을 막음으로서 고온의 산화공정을 가능하게 한다. 그 결과 플래쉬 메모리에서 요구되는 산화막의 두께를 얻어 폴리실리콘의 조직형태와 신뢰성을 향상시키는 효과가 있다.

Claims (5)

  1. 웨이퍼가 들어 있는 보트를 질소와 산소가 동시에 주입되는 고온의 반응로에 일정한 속도로 로드하는 단계와,
    상기 단계로부터 상기 웨이퍼를 질소 분위기의 상기 반응로 안에서 대기시키는 단계와,
    상기 단계로부터 질소 분위기의 상기 반응로의 온도를 단계적으로 상승시키는 단게와,
    상기 단계로부터 상기 반응로를 일정한 고온으로 안정화시키는 단계와,
    상기 단계로부터 질소와 산소가 동시에 주입된 상기 반응로내에서 산화공정을 실시하는 단계와,
    상기 단계로부터 질소 분위기의 상기 반응로에서 정화공정을 실시하는 단계와,
    상기 단계로부터 상기 반응로의 온도를 단계적으로 강하시키는 단계와,
    상기 단계로부터 상기 반응로로부터 웨이퍼가 들어 있는 보트를 언로딩 하는 단계로 이루어지는 것을 특징으로 하는 플래쉬메모리 소자의 산화막 형성방법.
  2. 제1항에 있어서, 상기 반응로의 최초 온도는 700 내지 900℃인 것을 특징으로 하는 플래쉬 메모리 소자의 산화막 형성방법.
  3. 제1항에 있어서, 상기 로드시 산소의 양은 질소의 3 내지 10%인 것을 특징으로 하는 플래쉬 메모리 소자의 산화막 형성방법.
  4. 제1항에 있어서, 상기 웨이퍼에 산화막 형성시 산소의 양은 질소의 5 내지 10%인 것을 특징으로 하는 플래쉬 메모리 소자의 산화막 형성방법.
  5. 제1항에 있어서, 상기 웨이퍼에 산화막 형성시 상기 반응로의 온도는 800 내지 1500℃인 것을 특징으로 하는 플래쉬 메모리 소자의 산화막 형성방법.
KR1019960071498A 1996-12-24 1996-12-24 플래쉬 메모리의 산화막 형성방법 KR19980052494A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960071498A KR19980052494A (ko) 1996-12-24 1996-12-24 플래쉬 메모리의 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960071498A KR19980052494A (ko) 1996-12-24 1996-12-24 플래쉬 메모리의 산화막 형성방법

Publications (1)

Publication Number Publication Date
KR19980052494A true KR19980052494A (ko) 1998-09-25

Family

ID=66384412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071498A KR19980052494A (ko) 1996-12-24 1996-12-24 플래쉬 메모리의 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR19980052494A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003490A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 산화막 형성방법
KR100432896B1 (ko) * 2001-12-27 2004-05-22 동부전자 주식회사 에스티아이 공정의 실리콘 질화막 생성 억제방법
KR100738575B1 (ko) * 2000-06-30 2007-07-11 주식회사 하이닉스반도체 반도체소자 제조를 위한 고온 건식산화방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003490A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 산화막 형성방법
KR100738575B1 (ko) * 2000-06-30 2007-07-11 주식회사 하이닉스반도체 반도체소자 제조를 위한 고온 건식산화방법
KR100432896B1 (ko) * 2001-12-27 2004-05-22 동부전자 주식회사 에스티아이 공정의 실리콘 질화막 생성 억제방법

Similar Documents

Publication Publication Date Title
US20090269939A1 (en) Cyclical oxidation process
KR100557995B1 (ko) 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법
WO2009152327A2 (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
KR19980052494A (ko) 플래쉬 메모리의 산화막 형성방법
US7041558B2 (en) Floating gate memory device and method of manufacturing the same
US6649537B1 (en) Intermittent pulsed oxidation process
JP3400756B2 (ja) 半導体素子の製造方法
JP3548563B2 (ja) 半導体装置の製造方法
KR100495921B1 (ko) 스트레스 제거를 위한 반도체 소자의 제조 방법
KR100647002B1 (ko) 플래시 이이피롬의 폴리사이드 산화 방법
KR100586006B1 (ko) 불휘발성 메모리 장치의 게이트 구조물 형성 방법 및 이를수행하기 위한 장치
KR100246776B1 (ko) 반도체 소자의 산화막 형성방법
KR100332129B1 (ko) 반도체소자의산화막형성방법
KR100470941B1 (ko) 옥시나이트라이드막 형성방법
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR100342862B1 (ko) 반도체장치의적층구조게이트형성방법
KR100367396B1 (ko) 플래쉬메모리소자의게이트전극형성방법
KR100237026B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR100212013B1 (ko) 산화막 형성방법
KR100255167B1 (ko) 반도체 소자의 폴리실리콘 전극 형성 방법
KR100537193B1 (ko) 캐패시터의 제조 방법
KR19980054454A (ko) 폴리실키콘층 형성 방법
KR940005294B1 (ko) Mos 트랜지스터 및 그 제조방법
KR19980055912A (ko) 플래쉬 메모리의 폴리실리콘 산화 방법
JPH0645322A (ja) 窒化シリコン膜の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination