KR100212013B1 - 산화막 형성방법 - Google Patents

산화막 형성방법 Download PDF

Info

Publication number
KR100212013B1
KR100212013B1 KR1019950065637A KR19950065637A KR100212013B1 KR 100212013 B1 KR100212013 B1 KR 100212013B1 KR 1019950065637 A KR1019950065637 A KR 1019950065637A KR 19950065637 A KR19950065637 A KR 19950065637A KR 100212013 B1 KR100212013 B1 KR 100212013B1
Authority
KR
South Korea
Prior art keywords
oxide film
gas
temperature
reactor
silicon substrate
Prior art date
Application number
KR1019950065637A
Other languages
English (en)
Other versions
KR970052854A (ko
Inventor
권오정
김정태
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950065637A priority Critical patent/KR100212013B1/ko
Publication of KR970052854A publication Critical patent/KR970052854A/ko
Application granted granted Critical
Publication of KR100212013B1 publication Critical patent/KR100212013B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 산화막 형성방법을 제공하는 것으로, 실리콘 기판 표면에 산화막이 균일하게 형성될 수 있는 분위기를 조성한 다음 N2O 가스를 이용하여 산화막을 성장시키므로써, 얇고 균일하면서 양호한 막질의 산화막 형성을 가능하게 하여 반도체 소자의 신뢰성 및 고집적화에 기여할 수 있다.

Description

산화막 형성방법
본 발명은 산화막 형성방법에 관한 것으로, 특히 MOS 구조에서 산화막 또는 DRAM에서의 게이트 산화막 또는 플래쉬 메모리, EEPROM 및 EPROM 등의 터널 산화막등에 대한 산화막 형성방법에 관한 것이다.
일반적으로, 반도체 소자가 고집 적화되어 감에 따라 얇은 두께의 게이트 산화막이 요구되고 있다. 산화막의 두께가 얇아짐에 따라 수반되는 신뢰성 저하를 방지하기 위해 실리콘 기판 및 산화막의 계면에 N2를 첨가시키는 방법이 있다. 종래에는 N2첨가가 용이한 RTP(RAPID Thermal Process)장비를 주로 이용하였다. 그러나, RTP 장비는 고온공정(1000이상)에서 진행되므로 산화막 자체의 질이 저하되는 단점이 있으며, 공정에 있어서 한 장의 웨이퍼만 진행이 가능한 상태이기 때문에 소자의 수율을 향상시키기 위해서는 고온의 빠른 성장 속도를 유지하였는데, 이는 패턴이 형성된 웨이퍼의 경우 웨이퍼 가장자리에 금이 가는 슬립(slip) 현상이 나타나고, 또한 산화막의 균일 성장이 어렵게 되는 문제점이 있다.
따라서, 본 발명은 반도체 소자에 적용되는 산화막을 균일하면서 양호한 막질을 갖도록 성장시켜 반도체 소자의 신뢰성 및 고집적화에 기여할 수 있는 산화막 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 산화막 형성방법은 반응로에 N2가스를 주입하면서 실리콘 기판을 로딩시키는 단계와, 상기 반응로에 N2가스와 함께 미량의 O2가스를 주입하면서 산화온도까지 온도를 상승시키는 단계와, 상기 반응로 내부의 온도를 안정화시킨 후에 진공 퍼지를 진행하는 단계와, 상기 반응로 내부로 N2O가스를 주입하여 상기 실리콘 기판상에 산화막을 성장시키는 단계와, 상기 반응로 내부로 N2가스를 주입하여 N2퍼지를 진행하고, 온도를 하강시킨 후에 상기 실리콘 기판을 언로딩하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명의 산화막 형성방법을 상세히 설명하기로 한다.
먼저, 산화막을 형성할 실리콘 기판을 반응로(furnace) 의 보오트에 로딩시키는데, 이때 외부 불순물에 의한 오염을 방지하기 위해 N2가스를 주입한다.
실리콘 기판을 로딩 시킨 후, 반응로 내부의 온도를 3 내지 60/min의 속도로 산화온도인 850 내지 950까지 상승시킨다. 온도 상승시에 N2가스와 미량의 02가스를 주입시키는데, N2가스의 가스량은 5000 내지 20000 sccm 이고, 02가스의 가스량은 200 내지 300sccm 이다. 이때, N2가스는 실리콘 기판의 표면에 N2원자가 함유되도록 하고, 미량의 O2가스는 N2가스에 포함되어 실리콘 기판의 표면을 산화시키게 되어, 후에 형성될 산화막이 균일하게 성장되는데 도움을 주게 된다.
산화온도까지 온도가 상승되면 반응로 내부의 온도를 안정화시킨 후에 후속 산화공정에 사용될 가스만의 분위기를 위해, 진공 펌프를 이용하여 수 mTorr 이하의 낮은 기압으로 진공상태를 유지시켜, 반응로 내부에 존재하는 기존의 가스들을 모두 제거하는 진공 퍼지(purge)를 진행한다.
충분히 진공 퍼지를 한 후에 850 내지 950의 온도 상태인 반응로 내부로 N2O 가스를 서서히 주입하여 반응로 내부가 5 내지 100Torr의 압력이 유지되도록하여 실리콘 기판상에 산화막을 성장시킨다. N2O 가스를 이용한 산화는 산화시 발생된 N2가스가 실리콘 기판과 산화막의 계면에 집중되면서 실리콘 기판의 신화반응을 억제하기 때문에 산화막 성장 속도가 1Å/min이하로 된다.
산화막을 반도체 소자 제조에서 원하는 만큼 성장시킨 후에 반응로 내부로 서서히 N2가스를 주입하여 N2O 가스 및 부산물로 생성된 O2가스등을 제거하는 N2퍼지를 진행하며, 이때 반응로 내부는 저압에서 대기압으로 변화된다.
N2퍼지를 완료한 후에 3내지 20/min 의 속도로 온도를 하강시키고, 산화막이 형성된 실리콘 기판을 언로딩하여 공정을 완료한다.
상기한 본 실시예에 따라 산화막을 45의 두께로 형성시킨 후, CCST(Constant Current Stress Test)라는 신뢰성 측정방법으로 200 × 200 2의 테스트 패턴에서 -40즉, -0.1A/의 전류밀도로 측정한 결과, 평균 -8Q/의 결과를 얻었다. 이러한 결과에 비추어 볼 때, 본 발명에 의해 형성된 산화막이 일반적인 산화막에 비해 신뢰성이 현저히 향상됨을 알 수 있다.
상술한 바와 같이, 본 발명은 실리콘 기판 표면에 산화막이 균일하게 형성될 수 있는 분위기를 조성한 다음 N2O 가스를 이용하여 산화막을 성장시키므로써, 얇고 균일하면서 양호한 막질의 산화막 형성을 가능하게 하여 반도체 소자의 신뢰성 및 고집적화에 기여할 수 있다.

Claims (5)

  1. 반응로에 N2가스를 주입하면서 실리콘 기판을 로딩 시키는 단계와, 상기 반응로에 N2가스와 함께 O2가스를 200 내지 300sccm 주입하면서 산화온도까지 온도를 상승시키는 단계와, 상기 반응로 내부의 온도를 안정화시킨후에 진공 퍼지를 진행하는 단계와, 상기 반응로 내부로 N2O 가스를 주입하고, 5 내지 100Torr의 저압 조건에서 상기 실리콘 기판상에 산화막을 성장시키는 단계와, 상기 반응로 내부로 N2가스를 주입하여 N2퍼지를 진행하고, 온도를 하강시킨 후에 상기 실리콘 기판을 언로딩 하는 단계로 이루어지는 것을 특징으로 하는 산화막 형성방법.
  2. 제1항에 있어서, 상기 산화막은 850 내지 950의 온도에서 성장시키는 것을 특징으로 하는 산화막 형성방법.
  3. 제1항에 있어서, 상기 온도 상승시에 주입되는 N2가스의 가스량은 5000 내지 20000 sccm 인것을 특징으로 하는 산화막 형성방법.
  4. 제1항에 있어서, 상기 산화막의 성장 속도는 약 1Å/min 인 것을 특징으로 하는 산화막 형성방법.
  5. 제1항에 있어서, 상기 온도 상승 속도는 3 내지 60/min 이고, 상기 온도 하강 속도는 3 내지 20/min 인 것을 특징으로 하는 산화막 형성방법.
KR1019950065637A 1995-12-29 1995-12-29 산화막 형성방법 KR100212013B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065637A KR100212013B1 (ko) 1995-12-29 1995-12-29 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065637A KR100212013B1 (ko) 1995-12-29 1995-12-29 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970052854A KR970052854A (ko) 1997-07-29
KR100212013B1 true KR100212013B1 (ko) 1999-08-02

Family

ID=19447112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065637A KR100212013B1 (ko) 1995-12-29 1995-12-29 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100212013B1 (ko)

Also Published As

Publication number Publication date
KR970052854A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
TW509963B (en) Method for manufacturing a semiconductor device and device for manufacturing a semiconductor
US4902642A (en) Epitaxial process for silicon on insulator structure
US7368400B2 (en) Method for forming oxide film in semiconductor device
US6649537B1 (en) Intermittent pulsed oxidation process
KR100212013B1 (ko) 산화막 형성방법
KR0137550B1 (ko) 게이트 산화막 형성 방법
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
KR100332129B1 (ko) 반도체소자의산화막형성방법
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100246776B1 (ko) 반도체 소자의 산화막 형성방법
KR20200121292A (ko) 실리콘 단결정웨이퍼의 열처리방법
KR100305210B1 (ko) 반도체소자의질화막형성방법
KR19980052494A (ko) 플래쉬 메모리의 산화막 형성방법
KR100695004B1 (ko) 반도체 소자의 산화막 형성 방법
KR100192167B1 (ko) 반도체 소자의 금속 장벽층 어닐링 방법
KR100399907B1 (ko) 반도체 소자의 산화막 형성 방법
KR20060024657A (ko) 게이트 절연막 형성 방법
JP3264909B2 (ja) 熱処理装置、熱処理方法及び半導体装置製造方法
US20010034090A1 (en) Methods for forming a gate dielectric film of a semiconductor device
KR100243902B1 (ko) 반도체소자의 게이트절연막 형성방법
KR940005294B1 (ko) Mos 트랜지스터 및 그 제조방법
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
KR0172045B1 (ko) 산화막 형성방법
KR100358572B1 (ko) 반도체소자의 산화막 형성방법
KR970003427A (ko) 반도체 소자의 폴리실리콘막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee